CN102315351A - 半导体元件及制造方法 - Google Patents

半导体元件及制造方法 Download PDF

Info

Publication number
CN102315351A
CN102315351A CN201110174875XA CN201110174875A CN102315351A CN 102315351 A CN102315351 A CN 102315351A CN 201110174875X A CN201110174875X A CN 201110174875XA CN 201110174875 A CN201110174875 A CN 201110174875A CN 102315351 A CN102315351 A CN 102315351A
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor element
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110174875XA
Other languages
English (en)
Other versions
CN102315351B (zh
Inventor
榎村惠滋
井上史大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Publication of CN102315351A publication Critical patent/CN102315351A/zh
Application granted granted Critical
Publication of CN102315351B publication Critical patent/CN102315351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体元件，可以将在半导体元件安装时所使用的接合部件向密接层扩散减轻。本发明的半导体元件具备：半导体层；设于所述半导体层上且具有第一上面和比所述第一上面更突出的第二上面的电极；设于所述电极的第一上面且其上面位于比所述电极的第二上面更靠所述半导体层侧的密接层；从密接层的上面至半导体层为止被覆的绝缘层。

Description

半导体元件及制造方法
技术领域
本发明涉及半导体元件，特别是涉及半导体元件的电极构造。
背景技术
目前，就半导体元件而言，为了保护半导体层不受外部环境影响，往往由SiO2等透光性材料构成的绝缘层被覆。更具体而言，如图6所示，在设于半导体层120上的电极130的上面周缘设有使与绝缘层160的密接性提高的金属层140，且从该金属层140的上面连续至半导体层120由绝缘层160被覆(覆盖)。(参照专利文献1)
专利文献1：日本特开平11-150301号公报
但是，在安装半导体元件时，因为由Au等金属材料构成的接合部件在与金属层相接的状态下被加热，所以特别是在使用高温的共晶接合时，接合部件容易向金属层扩散，从而金属层的密接性降低。由此，绝缘层从电极剥离，最坏的情况下，从剥离的部分有接合部件浸入，由此，半导体元件可能出现不良。
发明内容
因此，本发明是鉴于这样的情况而作成的，其课题在于，提供一种半导体元件，能够将在半导体元件安装时所使用的接合部件向密接层扩散减轻。
根据本发明，上述课题通过以下发明解决。
本发明提供一种半导体元件，其具备：半导体层、设于所述半导体层上且具有第一上面和比第一上面更突出的第二上面的电极、设于所述电极的第一上面且其上面位于比所述电极的第二上面更靠所述半导体层侧的密接层、从所述密接层的上面至所述半导体层为止被覆的绝缘层。
由此，由于密接层从与接合部件相接的第二上面隔离开地设于第一上面，因此，能够将接合部件向密接层扩散减轻。
另外，优选所述电极的第二上面以露出的方式使其周围由所述绝缘层被覆。由此，可以使电极的第二上面为与接合部件的主要的接面。因此，能够使接合部件从第一上面向电极内部扩散、且进而扩散到附近的密接层得以防止。
另外，优选所述电极至少由从第二上面至第一上面为止连续的同一部件构成。由此，即使接合部件从第二上面向电极内部扩散，也能够防止比第一上面更突出的第二上面侧的电极从第一上面侧的电极剥离。
另外，所述电极按照在上面视下所述第一上面包围所述第二上面的周围的方式配置，能够防止绝缘层从电极剥离。
本发明提供一种半导体元件的制造方法中，所述半导体元件具备：半导体层、设于所述半导体层上且具有第一上面和比所述第一上面更突出的第二上面的电极、设于所述电极的第一上面的密接层、被覆所述密接层及所述半导体层的绝缘层，其中，所述半导体元件的制造方法至少具有以下工序：将在电极的上面依次层叠的密接层及绝缘层按照所述电极的上面局部地露出的方式除去；在通过除去所形成的开口部内进一步层叠所述电极。
由此，由于从除去密接层及绝缘层到进一步层叠电极为止在连续的工序下进行，因此，能够容易地构成具有比第一上面更突出的第二上面的电极。
另外，优选上述所露出的电极和在上述开口部内层叠的电极由同一材料构成。因此，可以容易地使电极由第一上面和比该第一上面更突出的第二上面连续的同一材料构成。
另外，作为所述本发明的半导体元件的制造方法，还可以如下实现，即具有将设于半导体层的电极的上面周缘除去而形成第一面的工序。
根据本发明的半导体元件及其制造方法，可以提供一种能够使在半导体元件安装时使用的接合部件向密接层扩散得以减轻的半导体元件。
附图说明
图1是示意性表示第一实施方式的半导体元件的平面图；
图2是示意性表示第一实施方式的半导体元件的图的A-A’线的剖面图；
图3是示意性表示第二实施方式的半导体元件的剖面图；
图4是示意性表示第一实施方式的半导体元件的制造方法的剖面图；
图5是示意性表示第一实施方式的半导体元件的其它制造方法的剖面图；
图6是示意性表示现有的半导体元件的剖面图。
标记说明
10、110  基板
20、120  半导体层
22  n型半导体层
24  p型半导体层
26  活性层
30、130  电极
30a  n侧电极
30b  p侧电极
31b  p侧电极的延伸部
32a  n侧电极的第一上面
32b  p侧电极的第一上面
34a  n侧电极的第二上面
34b  p侧电极的第二上面
40、140  密接层
50  透光性电极
60  绝缘层
70  开口部
80  抗蚀剂掩模
具体实施方式
下面，作为本发明的半导体元件及实施其制造方法的方式，与图一同进行详细说明。另外，各图所表示的部件的大小及位置关系有时为了明确说明而夸张表示。另外，在以下的说明中，对于同一名称、符号在原则上表示相同或同质的部件，适宜省略详细说明。
<第一实施方式>
图1是示意性表示第一实施方式的半导体元件的平面图。图2是示意性表示第一实施方式的半导体元件的图1的A-A’线的剖面线。图4是示意性表示第一实施方式的半导体元件的制造方法的剖面图。图5是示意性表示第一实施方式的半导体元件的其它制造方法的剖面图。
如图1及图2所示，第一实施方式的半导体元件至少具备：基板10；设于基板10的半导体层20；设于半导体层20上且具有第一上面32a、32b和比第一上面32a、32b更突出的第二上面34a、34b的电极30(30a、30b)；设于电极30的第一上面32a、32b且其上面位于比第二上面的34a、34b更靠半导体层20侧的密接层40；从密接层40的上面至半导体层20为止被覆的绝缘层60。另外，本说明书中的“上”是指对于半导体层20层叠了电极30的一侧，为图2中的上方向。
更具体而言，本实施方式的半导体元件是发光元件，在基板10上，作为半导体层20依次层叠有n型半导体层22、活性层26、p型半导体层24。另外，在半导体元件的上面侧设有一对电极30a、30b，且具备与n型半导体层22电连接的n侧电极30a、及与p型半导体层24电连接的p侧电极30b。此时，n侧电极30a被设置于通过使p型半导体层24及活性层26的一部分除去而露出的n型半导体层22的表面。另一方面，p侧电极30b按照与p型半导体层24上的大致整个面所形成的透光性电极50的表面相接的方式设置。n侧电极30a及p侧电极30b均具有第一上面32a、32b、和比第一上面32a、32b更突出的第二上面34a、34b，以在上面视下第一上面32a、32b包围第二上面34a、34b的周围的方式配置。另外，p侧电极30b的第一上面的一部分31b朝向n侧电极30a延伸，可以向透光性电极50均匀供给电流。另外，在各电极的第一上面32a、32b上设置有密接层40，相比密接层40的上面，第二上面34a、34b更突出。由此，密接层40从第二上面34a、34b隔离开，设置在第一上面32a、32b上。另外，在密接层40的上面设有绝缘层60，该绝缘层60从密接层40的上面至半导体层20为止连续设置。第二上面34a、34b以露出的方式其周围由绝缘层60被覆，且按照半导体元件安装时使用的接合部件(未图示)不与第一上面32a、32b直接相接的方式构成。由此，可以防止从第二上面34a、34b向电极30的内部扩散的接合部件扩散到电极30附近的密接层40。另外，第二上面34a、34b处于比密接层40上所设置的绝缘层60的上面更低的位置。即，第二上面34a、34b构成在绝缘层60所形成的开口部70的底面，因此，通过在开口部70内使接合部件充分固留，可以提高接合强度。另外，各电极30a、30b至少由从第二上面34a、34b至第一上面32a、32b连续的同一部件构成。由此，即使从第二上面34a、34b接合部件向电极内部扩散，也能够防止比第一上面更突出的第二上面侧的电极(突出部)从第一上面侧的电极剥离。再有，就密接层40而言，如图1及图2所示，优选在各电极的第一上面32a、32b的整面形成，但在与各电极的比第一上面32a、32b更突出且同第二上面34a、34b连结的部分相连时，在各电极的第一上面32a、32b的一部分设置也可。
具有以上构成的第一实施方式的半导体元件，可以减轻在安装时使用的接合部件向密接层40扩散。
以下，详细说明本发明的实施方式的各构成。
(基板)
基板只要是可以使氮化物外延成长的部件即可，大小及厚度等没有特别限定。作为这样的基板的材料，列举蓝宝石(Al2O3)及尖晶石(MgAl2O4)之类的绝缘性基板、还有碳化硅(SiC)、ZnS、ZnO、Si、GaAs、金刚石、及与氮化物半导体晶格接合的铌酸锂、镓酸钕等氧化物基板。
(半导体层)
半导体层至少由n型半导体层、活性层、p型半导体层构成，其种类、材料没有特别限定，但优选使用例如InxAlyGa1-X-YN(0≤X、0≤Y、X+Y≤1)等氮化稼系的半导体材料。
(电极)
电极是连接在半导体元件安装时使用的焊锡等接合部件、且用于从外部向半导体层供给电流的部件。n侧电极与n型半导体层电连接，p侧电极与p型半导体层电连接。作为这样的电极的材料，可使用Ag、Al、Pt、Au、Ni、Ti、Cr、W、Rh、Ru、Ir、Hf、Mo、Ta等金属材料，特别是优选含有选自可使以Au为主成分的接合部件的扩散减轻的Pt、Rh、Ir、Ru的至少一种。例如，电极可以使用多个这些金属材料层叠，Pt、Rh、Ir、Ru等金属材料优选主要作为与接合部件相接的上面侧的层使用。另一方面，与半导体层及透光性电极的密接性优异的Ti、Ni、Cr、W、Mo、Ta等金属材料、及能够高效地反射来自半导体层的光的Ag、Al、Pt、Rh等金属材料优选作为与半导体层及后述的透光性电极相接的层使用。更具体而言，从半导体层侧依次如Ti/Pt、或Ti/Rh/Pt、Cr/Rh/Pt、Ag/Ti/Pt等那样层叠金属材料，可以将最表面的Pt层作为具有第一上面及第二上面的凸状的层形成。由此，由于可通过减轻接合部件向电极内部及密接层的扩散的Pt层和其之外的层(Ti、Cr、Rh、Ag层)分离功能，所以可以根据要求选择最佳的金属材料。
另外，在电极的第二上面，为了提高与接合部件的接合性，也可以进一步层叠由接合部件中包含的材料构成的接合层。例如，在使用AuSn作为接合部件的材料的情况下，优选使用Au作为接合层的材料。
(透光性电极)
透光性电极是在p型半导体层的上面的大致全面上所设置的、用于使自p侧电极供给的电流在p型半导体层的整个面内均匀流动的部件。透光性电极配置于半导体元件的光取出面一侧，优选以导电性氧化物作为材料使用。虽然也可以使用金属薄膜作为透光性电极，但由于导电性氧化物与金属薄膜相比透光性优异，所以可以将半导体元件制成发光效率高的发光元件。作为这样的导电性氧化物，列举包含选自Zn、In、Sn、Mg中至少一种的氧化物、具体而言ZnO、In2O3、SnO2、ITO等。特别是由于ITO为在可视光(可视区域)具有高的透光性、且导电率较高的材料，所以适合使用。
(密接层)
密接层是以绝缘层不从电极剥离的方式用于使绝缘层和电极的密接性提高的部件。作为这样的密接层的材料，只要是相对于绝缘层及电极密接性优异的材料即可，特别优选使用包含选自Ti、Ni、Cr、W、Mo、Ta中至少一种的材料，且密接层是金属层。再有，密接层也可以使用Ti、Ni、Cr、W、Mo、Ta等氧化物。由此，与绝缘层及电极的密接性优异，而且，能够减轻接合部件向密接层的扩散。
(绝缘层)
绝缘层是用于主要保护半导体层不受外部环境影响的部件，除接合部件相接的第二上面外，将半导体元件的整个上面被覆。作为这种绝缘层的材料，使用具有透光性的Si、Ti、Ta、Zr等的氧化物、例如SiO2或ZrO2。
<半导体元件的制造方法>
关于本发明的半导体的制造方法，参照图4说明一例。图4是示意性表示第一实施方式的半导体元件的制造方法的剖面图。另外，因为关于第一实施方式的半导体元件的构成如上述已说明，所以省略说明。
本发明的半导体元件的制造方法至少具有：在基板10上层叠半导体层20的第一工序(参照图4(a))；在半导体层20上层叠电极30(30a、30b)的第二工序(参照图4(b))；在电极30的上面层叠密接层40的第三工序(参照图4(c))；以将半导体层20及电极30、密接层40连续被覆的方式层叠绝缘层60的第四工序(参照图4(d))；将在电极30的上面依次层叠的密接层40及绝缘层60以电极30的上面局部地露出的方式除去(参照图4(e))，在通过除去所形成的开口部70内进一步层叠电极的第五工序(参照图4(f))。
由此，由于从除去密接层40及绝缘层60到进一步层叠电极为止在连续的工序下进行，所以可以容易地构成具有比第一上面32a、32b更突出的第二上面的34a、34b的电极30。
此时，所露出的电极和在开口部内所层叠的电极优选由相同的材料构成，并且半导体元件的电极30可以由第一上面32a、32b和比该第一上面32a、32b更突出的第二上面34a、34b连续的同一部件容易地形成。
(第一工序)
第一工序是在基板10上层叠由n型半导体层22及发光层26、p型半导体层24构成的半导体层20的工序。具体而言，向由洗净的蓝宝石等构成的异种基板的表面供给含有规定的半导体材料、掺杂剂等的气体，使用MOVPE(有机金属气相沉积法)、HVPE(氢化物气相外延法)、MBE(分子束外延法)、MOMBE(有机金属分子束外延法)等气相成长装置，使n型半导体层22、发光层26、p型半导体层24依次气相成长。
(第二工序)
第二工序为是在n型半导体层22上层叠n侧电极30a、在p型半导体层24上层叠p侧电极30b的工序。第二工序中，首先，在构成半导体层20的p型半导体层24上形成规定形状的抗蚀剂掩模(未图示)。接着，从掩膜上通过RIE(反应性离子蚀刻)装置进行蚀刻直到n型半导体层的表面露出，除去抗蚀剂。
其次，使用溅射装置在半导体层20上成膜ITO膜。接着，以p型半导体层24上的大致全面残留ITO膜的方式形成抗蚀剂掩模(未图示)，之后进行蚀刻，除去抗蚀剂。然后，为了提高ITO膜的欧姆接触性而进行退火，制成透光性电极50。
其次，形成将所露出的n型半导体层22上、及透光性电极50上的各自规定的区域空出了的抗蚀剂掩模(未图示)。从该掩膜上利用溅射装置成膜构成电极30的Ti、Pt等金属材料。此时，由于将多个金属材料连续地成膜，所以能够容易地构成由多层构成的电极(例如Ti/Pt等)。
(第三工序)
第三工序是在层叠的电极30的上面层叠使与后述的绝缘层60的密接性提高的密接层40的工序。第三工序中，从第二工序中层叠电极时使用的掩膜上，接着利用溅射装置将构成密接层40的Ni等金属材料成膜。然后，将抗蚀剂按其上成膜的金属材料(Ti、Pt、Ni等)除去。由此，在上述规定的区域层叠n侧电极30a及p侧电极30b，且处于其上以与各电极30呈相同的平面视形状层叠了密接层40的状态。
(第四工序)
第四工序是以使半导体元件上的整个面被覆的方式层叠绝缘层60的工序。在第四工序中，从半导体元件上利用溅射装置成膜SiO2膜作为绝缘层60。
(第5工序)
第五工序是层叠以从第一上面32a、32b突出的方式具有第二上面34a、34b的电极30的工序。在第五工序中，首先，将密接层40上的规定区域局部地空出的抗蚀剂掩模(未图示)形成，对绝缘层60及密接层40进行蚀刻，使电极30的上面露出。接着，使用相同的掩膜，在通过蚀刻形成的开口部70内将与露出的电极30相同的金属材料由溅射装置成膜，除去抗蚀剂。由此，由于从除去绝缘层60及密接层40到进一步层叠电极为止在连续的工序下进行，所以能够缩短工序。
另外，本发明的半导体元件的制造方法中，为了容易理解说明，使用一个半导体元件进行了说明，但即使是晶片(按半导体元件分割前)的状态也是同样的。
例如，第四工序中，在晶片状态下，对按半导体元件分割的预订线上的半导体层20进行蚀刻，使基板10露出后，层叠压绝缘层60。由此，与使用一个半导体元件的情况相同，可以至半导体层20的侧面为止由绝缘层60被覆。另外，不限于此，也可以在层叠绝缘体60之后(例如第五工序之后)将晶片按半导体元件分割。该情况下，虽然半导体层的侧面从绝缘层60露出，但接合部件未绕至半导体层的侧面，能够降低材料费用，故而优选。
<半导体元件的其它制造方法>
如图5所示，也可以使用上述第三～第五工序以外的方法。另外，图5是示意性表示第一实施方式的半导体元件的其它制造方法的剖面图。
首先，将与电极30的上面周缘对应的区域空出了的抗蚀剂掩模80形成，从该掩膜80上利用RIE装置除去电极30的上面周缘(参照图5(a))。接着，利用溅射装置将构成密接层40的Ni等金属材料成膜，除去抗蚀剂80(参照图5(b))。由此，成为能够形成具有第一上面32a、32b和比第一上面32a、32b更突出的第二上面的34a、34b的电极30。进而处于在电极30的第一上面32a、32b层叠有密接层40的状态。
其次，通过从半导体元件上利用溅射装置将SiO2膜作为绝缘体60成膜，以将半导体元件上的整个面被覆的方式层叠绝缘层60(参照图5(c))。
最后，将与电极30的第二上面34a、34b相对应的区域空出了的抗蚀剂掩模80形成，从该掩膜利用RIE装置，以电极30的第二上面34a、34b露出的方式除去绝缘层60(参照图5(d))。之后，除去抗蚀剂80。
<第二实施方式>
图3是示意性表示第二实施方式的半导体元件的剖面图。
第二实施方式的半导体元件，除电极30是具有扩散减轻层37a、37b的多层构造之外，具有与第一实施方式实质上相同的构造。另外，对于相同的构造，也有省略说明的部分。
本实施方式的半导体元件至少具备基板10、半导体层20、电极30、密接层40、绝缘层60。
在设于基板10上的半导体层20的上面设有电极30。电极30具有第一上面32a、32b和比该第一上面32a、32b更突出的第二上面的34a、34b。在电极的第一上面32a、32b上层叠有密接层40，进而在密接层40的上面层叠有绝缘层60。该绝缘层60以电极的第二上面34a、34b露出的方式包围周围，将从密接层40的上面至半导体层20为止连续地被覆。由此，与第一实施方式相同，能够减轻在安装时使用的接合部件向密接层40扩散。
另外，电极30由多个层构成，具体而言从半导体层20侧开始依次至少层叠扩散减轻层37a、37b和具有第一上面的及第二上面的凸状的层36a、36b。由此，即使接合部件从第二上面34a、34b向电极内部扩散，也能够通过其下的扩散减轻层37a、37b防止接合部件扩散至与半导体层20或透光性电极50的接面。因此，能够防止电极30、和半导体层20或透光性电极50的欧姆接触性损害、或者最差的情况即电极30从半导体层20或透光性电极50剥离。
另外，本实施方式的电极30可以在扩散减轻层37a、37b、和半导体层20或透光性电极50之间层叠反光层38a、38b。作为这样的反光层38a、38b，可以使用能够高效地反射来自半导体层20的光的Ag、Al、Pt、Rh等金属材料。
另外，在电极30的第二上面34a、34b，为了提高与接合部件的接合性，也可以进一步层叠由包含于接合部件的材料构成的接合层(未图示)。例如，在使用AnSn作为接合部件的材料的情况下，优选使用Au作为接合层的材料。
(扩散减轻层)
扩散减轻层是构成电极的一个层，且是用于以在半导体元件安装时使用的接合部件在电极内部不扩散的方式减轻扩散的部件。本实施方式的扩散减轻层被层叠于比具有第一上面及第二上面的凸状的层更靠半导体层侧，但不限于此，例如也可以层叠于比凸状层更靠上面侧。
作为这样的扩散减轻层的材料，可以使用选自Ti、Ni、Cr、W、Mo、Ta等中至少的金属材料。
<其他实施方式>
(A)在上述实施方式中，在n侧电极30a的第一上面32a上设置密接层40，并且在p侧电极30b的第一上面32b上设置密接层40，但并不限定于此。密接层仅在第一上面32a及第一上面32b的一方设置也可。
(B)在上述实施方式中，第二上面34a、34b位于比绝缘层60的上面更靠半导体层20侧，但并不限定于此。绝缘层60的上面位于比第二上面34a、34b更靠半导体层20侧也可，是与第二上面34a、34b同一面也可。
产业上的可利用性
本发明的半导体元件，除了用于一般照明外，还可以用于导航***的背光灯、汽车的头灯、信号机、大型显示器等各种光源。

Claims (7)

1.一种半导体元件，具备：
半导体层；
电极，其设置在所述半导体层上，且具有第一上面和比所述第一上面更突出的第二上面；
密接层，其设置在所述电极的第一上面，且其上面位于比所述电极的第二上面更靠所述半导体层侧；
绝缘层，其从所述密接层的上面被覆至所述半导体层。
2.如权利要求1所述的半导体元件，其中，
所述电极的第二上面以露出的方式使其周围由所述绝缘层被覆。
3.如权利要求1或2所述的半导体元件，其中，
所述电极至少由从第二上面至第一上面为止连续的同一部件构成。
4.如权利要求1～3中任一项所述的半导体元件，其中，
所述电极按照在上面视下所述第一上面包围所述第二上面的周围的方式配置。
5.一种半导体元件的制造方法，所述半导体元件具备：半导体层、设于所述半导体层上且具有第一上面和比所述第一上面更突出的第二上面的电极、设于所述电极的第一上面的密接层、被覆所述密接层及所述半导体层的绝缘层，其中，
所述半导体元件的制造方法具有以下工序：
将在电极的上面依次层叠的密接层及绝缘层按照所述电极的上面局部地露出的方式除去，
在通过除去所形成的开口部内进一步层叠所述电极。
6.如权利要求5所述的半导体元件的制造方法，其中，
所述露出的电极及所述开口部内层叠的电极由相同的材料构成。
7.一种半导体元件的制造方法，所述半导体元件具备：半导体层、设于所述半导体层上且具有第一上面和比所述第一上面更突出的第二上面的电极、设于所述电极的第一上面的密接层、被覆所述密接层及所述半导体层的绝缘层，其中，
所述半导体元件的制造方法具有将在半导体层所设置的电极的上面周缘除去来形成第一面的工序。
CN201110174875.XA 2010-06-29 2011-06-27 半导体元件及制造方法 Active CN102315351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010147133 2010-06-29
JP2010-147133 2010-06-29

Publications (2)

Publication Number Publication Date
CN102315351A true CN102315351A (zh) 2012-01-11
CN102315351B CN102315351B (zh) 2016-09-07

Family

ID=44751245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110174875.XA Active CN102315351B (zh) 2010-06-29 2011-06-27 半导体元件及制造方法

Country Status (5)

Country Link
US (1) US8592954B2 (zh)
EP (1) EP2403024B1 (zh)
JP (1) JP5659966B2 (zh)
CN (1) CN102315351B (zh)
TW (1) TWI527268B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367590A (zh) * 2013-07-08 2013-10-23 安徽三安光电有限公司 一种氮化镓基发光二极管及其制作方法
CN113437188A (zh) * 2021-06-24 2021-09-24 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5974808B2 (ja) * 2012-10-17 2016-08-23 日亜化学工業株式会社 半導体発光素子
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
US9666779B2 (en) * 2013-11-25 2017-05-30 Yangzhou Zhongke Semiconductor Lighting Co., Ltd. Semiconductor light emitting diode chip with current extension layer and graphical current extension layers
TWD172675S (zh) * 2014-12-19 2015-12-21 晶元光電股份有限公司 發光二極體陣列之部分
WO2016181625A1 (ja) * 2015-05-12 2016-11-17 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
TWD182762S (zh) * 2016-02-24 2017-05-01 晶元光電股份有限公司 發光二極體陣列之部分
TWD181129S (zh) * 2016-05-11 2017-02-01 晶元光電股份有限公司 發光二極體陣列之部分
WO2017222279A1 (ko) 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
CN106252470B (zh) * 2016-08-30 2018-08-14 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3511990B1 (en) 2016-09-10 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
US10910519B2 (en) 2016-09-13 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device having layers including aluminum and semiconductor device package including same
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) * 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7068579B2 (ja) * 2017-09-27 2022-05-17 日亜化学工業株式会社 発光素子の製造方法
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024053A1 (en) * 1997-01-31 2002-02-28 Tomio Inoue Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US20050104220A1 (en) * 2003-11-14 2005-05-19 Stanley Electric Co., Ltd. Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate
US20050211989A1 (en) * 2004-03-29 2005-09-29 Stanley Electric Co., Ltd. Semiconductor light emitting device capable of suppressing silver migration of reflection film made of silver

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171740B2 (ja) * 1993-12-22 2001-06-04 株式会社リコー 半導体発光装置
JP3255281B2 (ja) * 1997-11-14 2002-02-12 日亜化学工業株式会社 窒化物半導体素子
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100671924B1 (ko) * 2003-02-19 2007-01-24 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
US7259110B2 (en) * 2004-04-28 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and semiconductor device
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP4601391B2 (ja) * 2004-10-28 2010-12-22 シャープ株式会社 窒化物半導体素子およびその製造方法
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
JP2007049045A (ja) * 2005-08-11 2007-02-22 Rohm Co Ltd 半導体発光素子およびこれを備えた半導体装置
JP4850453B2 (ja) * 2005-08-11 2012-01-11 ローム株式会社 半導体発光装置の製造方法及び半導体発光装置
JP5282085B2 (ja) * 2008-04-15 2013-09-04 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
CN101971349B (zh) * 2008-04-25 2013-03-27 株式会社爱发科 薄膜晶体管的制造方法、薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024053A1 (en) * 1997-01-31 2002-02-28 Tomio Inoue Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US20050104220A1 (en) * 2003-11-14 2005-05-19 Stanley Electric Co., Ltd. Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate
US20050211989A1 (en) * 2004-03-29 2005-09-29 Stanley Electric Co., Ltd. Semiconductor light emitting device capable of suppressing silver migration of reflection film made of silver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367590A (zh) * 2013-07-08 2013-10-23 安徽三安光电有限公司 一种氮化镓基发光二极管及其制作方法
CN113437188A (zh) * 2021-06-24 2021-09-24 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Also Published As

Publication number Publication date
JP2012033898A (ja) 2012-02-16
EP2403024B1 (en) 2017-05-31
EP2403024A3 (en) 2014-06-11
TW201212290A (en) 2012-03-16
TWI527268B (zh) 2016-03-21
CN102315351B (zh) 2016-09-07
JP5659966B2 (ja) 2015-01-28
US20110316126A1 (en) 2011-12-29
EP2403024A2 (en) 2012-01-04
US8592954B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
CN102315351A (zh) 半导体元件及制造方法
CN101834246B (zh) 发光器件、制造发光器件的方法以及发光装置
CN103378240B (zh) 发光器件和发光器件封装件
US7919784B2 (en) Semiconductor light-emitting device and method for making same
CN102148306B (zh) 发光器件、制造发光器件的方法
CN102157653B (zh) 发光器件和具有发光器件的发光器件封装
JP6199948B2 (ja) 発光素子、発光素子パッケージ
CN102347414B (zh) 发光器件
CN102820399A (zh) 半导体发光器件
EP1929545A1 (en) Semiconductor light-emitting device and method for making same
US20150311400A1 (en) Light-emitting device
CN110223999A (zh) 半导体发光装置及其制造方法
JP5609607B2 (ja) 窒化物系半導体発光素子
KR20080048707A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
US20130334551A1 (en) Light-emitting device and method for manufacturing the same
TWI431815B (zh) 半導體發光元件
US9312303B2 (en) Light-emitting device and method for manufacturing the same
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
CN102244173A (zh) 发光元件及其制造方法
CN108281532B (zh) 一种柔性led芯片及其制作方法、封装方法
KR102618107B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
US20170213939A1 (en) Semiconductor element and method for manufacturing same
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR20230024121A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant