CN102315277A - 薄膜晶体管和显示装置 - Google Patents

薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN102315277A
CN102315277A CN2011101796221A CN201110179622A CN102315277A CN 102315277 A CN102315277 A CN 102315277A CN 2011101796221 A CN2011101796221 A CN 2011101796221A CN 201110179622 A CN201110179622 A CN 201110179622A CN 102315277 A CN102315277 A CN 102315277A
Authority
CN
China
Prior art keywords
film
thin
oxide semiconductor
film transistor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101796221A
Other languages
English (en)
Inventor
诸沢成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102315277A publication Critical patent/CN102315277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种薄膜晶体管以及一种包括该薄膜晶体管的显示装置。该薄膜晶体管包括：栅极；氧化物半导体膜，其具有面向栅极的沟道区，并且具有在沟道区的一侧的源极区和在沟道区的另一侧的漏极区；层间绝缘膜，其设置为与氧化物半导体膜接触，且具有连接孔，并且包括有机树脂膜；以及源极和漏极，它们分别经由连接孔而连接于源极区和漏极区。本发明的薄膜晶体管可抑制由层间绝缘膜引起的故障并提高自对准结构的可靠性。

Description

薄膜晶体管和显示装置
相关申请的交叉引用
本申请包括与2010年7月5日向日本专利局提交的日本专利申请JP2010-152754中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及一种使用氧化物半导体的薄膜晶体管(TFT)以及一种包括该TFT的显示装置。
背景技术
在采用有源驱动***的液晶显示器或有机EL(电致发光)显示器中，使用薄膜晶体管作为驱动元件，并且将与用于写入图像的信号电压对应的电荷保持在保持电容中。然而，当在薄膜晶体管的栅极与源极或漏极之间的交叉区域中存在的寄生电容变大时，信号电压波动，这可导致图像质量的恶化。
具体来说，在有机EL显示器中，当寄生电容大时，也期望使保持电容大，并且使像素布局中的布线等的比例增大。因此，发生各布线间的短路等的概率增大，从而可降低产率。
因此，对于将例如氧化锌(ZnO)、铟镓锌氧化物(IGZO)等氧化物半导体用作沟道的薄膜晶体管，人们一直在尝试减小栅极与源极或漏极之间的交叉区域中形成的寄生电容。
例如，文献1和文献2各描述了自对准顶栅型薄膜晶体管。在该薄膜晶体管中，在氧化物半导体薄层的沟道区上，以相同形状形成栅极和栅极绝缘膜，然后，通过减小未被氧化物半导体薄层的栅极和栅极绝缘膜所覆盖的区域的阻抗而形成源漏区域。此外，文献3中描述了具有自对准结构的底栅型薄膜晶体管，其中，通过使用栅极作为掩模进行背曝光(backside exposure)，在氧化物半导体膜中形成源极区和漏极区。
然而，在文献1和文献2中，在对栅极和栅极绝缘膜进行蚀刻后，形成层间绝缘膜，于是存在这样的情况，即，形成相当于蚀刻后的栅极和栅极绝缘膜的总厚度的大台阶，并且所述台阶难以被仅由绝缘膜通过通常的等离子体CVD法制成的层间绝缘膜所覆盖。因此，存在这样的缺点，即，容易发生诸如随后形成的源极和漏极开路或者短路的故障。此外，在上述文献3中，在对沟道保护膜蚀刻后，形成层间绝缘膜，因此，形成相当于蚀刻后的沟道保护膜的厚度的台阶，于是存在与文献1和文献2中的缺点类似的缺点。
文献1：日本未审查专利申请公报2007-220817号
文献2：“Self-aligned top-gate amorphous gallium indium zinc oxidethin film transistors”(Applied Physics Letters，American Institute of Physics，2008，Vol.93，053501，由J.Park及其他11位作者著)
文献3：“Improved Amorphous In-Ga-Zn-O TFTs”(SID 08 DIGEST，200842.1，p.621-624，由R.Hayashi及其他6位作者著)
发明内容
鉴于前面所述，期望提供一种可抑制由层间绝缘膜引起的故障并提高自对准结构的可靠性的薄膜晶体管，并且还期望提供一种包括该薄膜晶体管的显示装置。
根据本发明的实施方式的薄膜晶体管包括下列(A)～(D)：
(A)栅极；
(B)氧化物半导体膜，其具有面向栅极的沟道区，并且具有在沟道区的一侧的源极区和在沟道区的另一侧的漏极区；
(C)层间绝缘膜，其设置为与氧化物半导体膜接触并具有连接孔，并且包括有机树脂膜；以及
(D)源极和漏极，它们分别经由连接孔而连接于源极区和漏极区。
在根据本发明的实施方式的薄膜晶体管中，层间绝缘膜包括有机树脂膜。因此，可增加层间绝缘膜的厚度，并且抑制由层间绝缘膜引起的故障，诸如源极和漏极的开路或者短路。
根据本发明的实施方式的显示装置包括薄膜晶体管和像素，并且该薄膜晶体管配置为采用根据本发明的前述实施方式的薄膜晶体管。
在根据本发明的该实施方式的显示装置中，由本发明的前述实施方式中的薄膜晶体管来驱动像素，并从而显示图像。
根据本发明的实施方式的薄膜晶体管，层间绝缘膜包括有机树脂膜。因此，可抑制由层间绝缘膜引起的故障，诸如源极和漏极的开路或者短路，从而提高自对准结构的可靠性。于是，当使用该薄膜晶体管构成显示装置时，可通过该具有小寄生电容的自对准结构且具有高可靠性的薄膜晶体管实现高质量的显示。
应当理解，前面的一般性描述和下面的详细描述都是示例性的，并且旨在对所要求保护的技术提供进一步的说明。
附图说明
提供附图以便进一步理解本发明，并且将附图并入本申请文件以构成本申请文件的一部分。附图图示了各实施方式，并且与书面说明一起用于解释技术原理。
图1是表示根据本发明的第一实施方式的薄膜晶体管的结构的横截面图。
图2A～图2C是以处理顺序图示如图1所示的薄膜晶体管的制造方法的横截面图。
图3A～图3C是表示接着图2C的处理的横截面图。
图4是表示沟道区和低阻抗区的EDX分析结果的图。
图5A和图5B各是表示如图1所示的薄膜晶体管与相关技术中的薄膜晶体管的特性对比的图。
图6A～图6C是以处理顺序图示根据变化例1的薄膜晶体管的制造方法的横截面图。
图7是表示接着图6C的处理的横截面图。
图8A～图8C是以处理顺序图示根据变化例2的薄膜晶体管的制造方法的横截面图。
图9A和图9B是以处理顺序图示根据变化例3的薄膜晶体管的制造方法的横截面图。
图10是表示根据变化例4的薄膜晶体管的结构的横截面图。
图11A～图11D是以处理顺序图示如图10所示的薄膜晶体管的制造方法的横截面图。
图12A～图12C是表示接着图11D的处理的横截面图。
图13是表示接着图12C的处理的横截面图。
图14A～图14E是以处理顺序图示根据变化例5的薄膜晶体管的制造方法的横截面图。
图15是表示根据本发明的第二实施方式的薄膜晶体管的结构的横截面图。
图16A和图16B是以处理顺序图示如图15所示的薄膜晶体管的制造方法的横截面图。
图17是表示根据本发明的第三实施方式的薄膜晶体管的结构的横截面图。
图18是表示根据本发明的第五实施方式的薄膜晶体管的结构的横截面图。
图19A～图19D是以处理顺序图示如图18所示的薄膜晶体管的制造方法的横截面图。
图20A和图20B是表示接着图19D的处理的横截面图。
图21是表示根据本发明的第六实施方式的薄膜晶体管的结构的横截面图。
图22是表示根据本发明的第七实施方式的薄膜晶体管的结构的横截面图。
图23是表示根据应用示例1的显示装置的电路构造的图。
图24是表示如图23所示的像素驱动电路的例子的等效电路图。
图25是表示应用示例2的外观的立体图。
图26A和图26B分别为表示从前侧看以及从后侧看的应用示例3的外观的立体图。
图27是表示应用示例4的外观的立体图。
图28是表示应用示例5的外观的立体图。
图29A～图29G是表示应用示例6的图，具体来说，图29A是在打开状态下的正视图，图29B是在打开状态下的侧视图，图29C是在闭合状态下的正视图，图29D是左侧视图，图29E是右侧视图，图29F是俯视图，并且图29G是仰视图。
图30是表示如图1所示的薄膜晶体管的变化例的横截面图。
具体实施方式
下面，参照附图详述本发明的实施方式。顺便提及，以下列顺序作出说明。
1.第一实施方式(顶栅型薄膜晶体管：层间绝缘膜为包括第一无机绝缘膜和有机树脂膜的两层结构，并且通过使金属膜氧化而形成第一无机绝缘膜的例子。)
2.变化例1(将金属膜和金属氧化物膜层叠并且使该金属膜氧化，从而形成第一无机绝缘膜的例子。)
3.变化例2(通过使用等离子体形成低阻抗区的例子。)
4.变化例3(通过来自于氮化硅膜的氢的扩散而形成低阻抗区的例子。)
5.变化例4(通过形成包括非晶态膜和结晶化膜的层叠膜，并且通过蚀刻来处理该层叠膜，从而制造氧化物半导体膜的例子。)
6.变化例5(通过形成包括非晶态膜和非晶态膜的层叠膜、通过蚀刻来处理该层叠膜、然后通过对上部非晶态膜进行退火而形成结晶化膜，从而制造氧化物半导体膜的例子。)
7.第二实施方式(顶栅型薄膜晶体管：层间绝缘膜仅由有机树脂膜制成的例子。)
8.第三实施方式(顶栅型薄膜晶体管：层间绝缘膜为包括第一无机绝缘膜、有机树脂膜和第二无机绝缘膜的三层结构，并且通过使金属膜氧化而形成第一无机绝缘膜的例子。)
9.第四实施方式(在将金属膜氧化后去除该金属膜，并且层间绝缘膜为包括有机树脂膜和第二无机绝缘膜的两层结构的例子。)
10.第五实施方式(底栅型薄膜晶体管：层间绝缘膜为包括第一无机绝缘膜和有机树脂膜的两层结构，并且通过使金属膜氧化而形成第一无机绝缘膜的例子。)
11.第六实施方式(底栅型薄膜晶体管：层间绝缘膜仅由有机树脂膜制成的例子。)
12.第七实施方式(底栅型薄膜晶体管：层间绝缘膜为包括第一无机绝缘膜、有机树脂膜和第二无机绝缘膜的三层结构，并且通过使金属膜氧化而形成第一无机绝缘膜的例子。)
13.第八实施方式(在将金属膜氧化之后去除该金属膜，并且层间绝缘膜为包括有机树脂膜和第二无机绝缘膜的两层结构的例子。)
14.应用示例
(第一实施方式)
图1图示了根据本发明的第一实施方式的薄膜晶体管1的横截面结构。薄膜晶体管1用作液晶显示器、有机EL显示器等的驱动元件，并且，薄膜晶体管1例如具有顶栅型(错列型)结构，其中，在基板11上依次层叠有氧化物半导体膜20、栅极绝缘膜30、栅极40、层间绝缘膜50、源极60S和漏极60D。
基板11由例如玻璃基板、塑料膜等制成。塑料材料的例子包括PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)等。在后述的溅射法中，不用加热基板11而形成氧化物半导体膜20，于是，可使用廉价的塑料膜。此外，根据目的，基板11可以是由不锈钢(SUS)等制成的金属基板。
氧化物半导体膜20设置在基板11上，形成为包括栅极40及其邻域的岛状，并且用作薄膜晶体管1的有源层。例如，氧化物半导体膜20具有约为50nm的厚度，并且包括面向栅极40的沟道区20A。在沟道区20A上，以相同形状依次设有栅极绝缘膜30和栅极40。源极区20S设置在沟道区20A的一侧，而漏极区20D设置在沟道区20A的另一侧。换言之，该薄膜晶体管1具有自对准结构。
沟道区20A由氧化物半导体制成。氧化物半导体是包括氧和诸如铟、镓、锌和锡等元素的化合物。具体地，作为非晶态氧化物半导体，可使用铟镓锌氧化物(IGZO)，而晶体氧化物半导体的例子包括氧化锌(ZnO)、铟锌氧化物(IZO(商标))、铟镓氧化物(IGO)、铟锡氧化物(ITO)和氧化铟(InO)。
源极区20S和漏极区20D各在从顶面起沿深度方向的部分中具有低阻抗区21。
例如，通过将低阻抗区21的氧浓度设置为低于沟道区20A的氧浓度，使得低阻抗区21具有低阻抗。期望使低阻抗区21含有的氧浓度小于/等于30％。这是因为当低阻抗区21中的氧浓度超过30％时，阻抗增大。
或者，通过包括铝作为掺杂剂，使得低阻抗区21具有低阻抗。期望使低阻抗区21中包括的铝的浓度高于沟道区20A中的铝的浓度。
顺便提及，在每个源极区20S和漏极区20D中，除低阻抗区21以外的任何区域都由与沟道区20A类似的氧化物半导体制成。低阻抗区21的深度在后面说明。
栅极绝缘膜30具有例如约300nm的厚度，并且，采用由氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜等制成的单层膜或层叠膜来构成。具体地，优选采用氮化硅膜或氧化铝膜，因为这些膜难以引起氧化物半导体膜20的还原。
栅极40用于对薄膜晶体管1施加栅极电压，并且通过该栅极电压来控制氧化物半导体膜20中的电子密度。栅极40设置在基板11上的选择区中，并且栅极40的厚度例如为10nm～500nm、具体地约为200nm，并且由钼(Mo)制成。期望使栅极40具有低阻抗，因此，优选地使用例如铝(Al)或铜(Cu)等低阻抗金属作为栅极40的材料。此外，还优选地使用通过将由铝(Al)或铜(Cu)制成的低阻抗层与由钛(Ti)或钼(Mo)制成的阻挡层组合而形成的层叠膜。因为这样可减小栅极40的阻抗。
层间绝缘膜50设置为与氧化物半导体膜20接触，并且包括有机树脂膜51。这使得该薄膜晶体管1可抑制由层间绝缘膜50引起的故障，并且提高具有自对准结构的薄膜晶体管1的可靠性。
有机树脂膜51具有例如约2μm～3μm的厚度，并且是由诸如聚酰亚胺、丙烯酸树脂或酚醛树脂等酰亚胺树脂制成的有机树脂膜。因为层间绝缘膜50包括有机树脂膜51，故层间绝缘膜50可具有约2μm的膜厚度。因此，可由充分厚的层间绝缘膜50来可靠地覆盖栅极绝缘膜30和栅极40的台阶，并且可降低由层间绝缘膜50引起的故障，例如源极60S和漏极60D的开路或者短路。此外，可降低由金属布线形成的布线电容，这足以应对液晶显示器或有机EL显示器的大型化和帧率的提高。
而且，层间绝缘膜50优选地具有包括有机树脂膜51和第一无机绝缘膜52的层叠结构。氧化物半导体膜20的电气特性易因氧和水而变化。然而，由于第一无机绝缘膜52具有对氧、水等的高阻隔性能，故可抑制水混合和扩散至氧化物半导体膜20中，从而，可提高薄膜晶体管1的可靠性。
层间绝缘膜50优选地具有从设有氧化物半导体膜20的那一侧起依次层叠的第一无机绝缘膜52和有机树脂膜51。这是因为具有高阻隔性能的第一无机绝缘膜52能够在氧化物半导体膜20附近提供保护，故可实现更好的效果。
第一无机绝缘膜52优选地由例如氧化铝膜、氧化钛膜或氧化铟膜制成。由氧化钛、氧化铝或氧化铟制成的第一无机绝缘膜52对外部空气具有良好的阻隔性能。因此，第一无机绝缘膜52可降低氧和水的影响，并且使薄膜晶体管1的电气特性稳定，所述氧和水会引起氧化物半导体膜20的电气特性变化。第一无机绝缘膜52的厚度为例如20nm以下。
源极60S和漏极60D经由设置在层间绝缘膜50中的连接孔50A而分别连接于源极区20S的低阻抗区21和漏极区20D的低阻抗区21。例如，源极60S和漏极60D每个都具有约200nm的厚度，并且由钼(Mo)制成。而且，类似于栅极40，源极60S和漏极60D每个都优选地由低阻抗金属布线形成，所述金属布线由铝(Al)、铜(Cu)等制成。而且，优选地使用通过由铝(Al)或铜(Cu)制成的低阻抗层与由钛(Ti)或钼(Mo)制成的阻挡层组合而成的层叠膜。使用这种层叠膜可以以小的布线延迟进行驱动。
此外，期望将源极60S和漏极60D各设置为避开栅极40正上方的区域。这是因为，这样可减小在栅极40与源极60S和漏极60D之间的交叉区域中形成的寄生电容。
例如，可如下所述地制造该薄膜晶体管1。
图2A～图2C以及图3A～图3C以处理顺序表示制造薄膜晶体管1的方法。首先，在基板1的整个表面上，例如通过溅射法，以上述材料制成厚度约为50nm的氧化物半导体膜20。此时，使用与待形成的氧化物半导体膜20具有相同成分的陶瓷靶材作为靶材。此外，氧化物半导体膜20中的载流子浓度主要取决于溅射处理中的氧分压，于是，控制氧分压以得到期望的晶体管特性。
接下来，如图2A所示，例如通过光刻和蚀刻，使氧化物半导体膜20形成为包括沟道区20A、沟道区20A一侧的源极区20S以及另一侧的漏极区20D的岛状。此时，期望通过使用磷酸、硝酸和乙酸的混合物的湿法蚀刻进行处理。磷酸、硝酸和乙酸的混合物可充分提高对基板的选择比，使得处理相对容易。
接下来，如图2B所示，在基板11和氧化物半导体膜20的整个表面上，例如通过等离子体CVD(化学气相沉积)法等，形成厚度约为300nm的栅极绝缘材料膜30A，栅极绝缘材料膜30A例如为氮化硅膜或氧化铝膜。除了等离子体CVD法，也可通过反应溅射法来形成氮化硅膜。而且，可通过反应溅射法、CVD法或原子层沉积法形成氧化铝膜。
接下来，还如图2B所示，在栅极绝缘材料膜30A的整个表面上，例如通过溅射法形成厚度约为200nm的栅极材料膜40A，栅极材料膜40A是由钼(Mo)、钛(Ti)、铝(Al)等制成的单层膜或层叠膜。
在形成栅极材料膜40A后，如图2C所示，例如通过光刻和蚀刻，使栅极材料膜40A形成期望的形状，从而，在氧化物半导体膜20的沟道区20A上形成栅极40。
接下来，同样如图2C所示，通过使用栅极40作为掩模而对栅极绝缘材料膜30A进行蚀刻，形成栅极绝缘膜30。此时，在氧化物半导体膜20由诸如ZnO、IZO和IGO等结晶材料制成的情况下，可易于进行处理，而在蚀刻栅极绝缘材料膜30A时，例如通过氢氟酸等化学溶液而保持大的蚀刻选择比。结果，在氧化物半导体膜20的沟道区20A上，以相同形状依次形成栅极绝缘膜30和栅极40。
在形成栅极绝缘膜30和栅极40后，如图3A所示，在氧化物半导体膜20、栅极绝缘膜30和栅极40的表面上，例如通过溅射法形成金属膜52A，金属膜52A由可在相对低的温度下与氧反应的诸如钛(Ti)、铝(Al)或铟(In)等金属制成。金属膜52A形成的厚度例如为10nm以下，具体地厚度为5nm～10nm(闭区间)。
在形成金属膜52A后，进行加热处理。结果，如图3B所示，使金属膜52A氧化，从而形成第一无机绝缘膜52。在该金属膜52A的氧化反应中，使用了包括在源极区20S和漏极区20D中的一部分氧。因此，随着对金属膜52A进行氧化，从接触金属膜52A的每个源极区20S和漏极区20D的顶面开始，每个源极区20S和漏极区20D中的氧浓度下降。结果，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中，形成各低阻抗区21，低阻抗区21的氧浓度低于沟道区20A的氧浓度。
图4表示对金属膜52A进行加热处理，然后使用EDX(能量色散X射线光谱法)法检查沟道区20A和源极区20S及漏极区20D中的氧浓度对深度方向的依赖性的结果。此时，氧化物半导体膜20的材料是IGZO，金属膜52A是厚度为5nm的铝膜，并且通过在300℃退火而进行加热处理。
如图4所示，显然，在整个深度方向上，源极区20S和漏极区20D中的氧浓度低于沟道区20A的氧浓度。特别地，在深度少于/等于10nm的区域中，沟道区20A的氧浓度与源极区20S及漏极区20D的氧浓度之差明显。换言之，发现低阻抗区21是每个源极区20S和漏极区20D的从顶面起沿深度方向的部分、例如为深度少于/等于10nm处的区域。
而且，在使用铝作为金属膜52A的材料以形成低阻抗区21的情况下，随着对金属膜52A的加热处理，在源极区20S和漏极区20D中，铝从与源极区20S和漏极区20D的与金属膜52A接触的顶面开始扩散。结果，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中形成以铝为掺杂剂的低阻抗区21。该低阻抗区21中包括的铝浓度高于沟道区20A中的铝浓度。换言之，在低阻抗区21中包括的铝还用作掺杂剂，从而减小了源极区20S和漏极区20D的阻抗。
随着上述对金属膜52A的加热处理，优选地，例如在300℃进行退火。此时，在包括氧等的氧化性气氛下进行退火，从而可防止低阻抗区21的氧浓度变得过低，并且可将充足的氧提供给变成沟道的氧化物半导体膜20。因此，可削减作为后处理进行的退火处理，从而简化处理。
而且，例如，在图3A所示的形成金属膜52A的处理中，通过将基板11的温度设定在约200℃的相对高的温度，可形成低阻抗区21而不进行图3B所示的加热处理。在此情况中，变成沟道的氧化物半导体膜20的载流子浓度可降低至用于晶体管的期望的程度。
如上所述，期望使金属膜52A形成有10nm以下的厚度。这是因为当金属膜52A的厚度为10nm以下时，通过在氧化性气氛中进行退火，金属膜52A可在氧等离子体中完全氧化。因此，不需采用蚀刻以去除未完全氧化的金属膜52A的处理，从而可简化制造处理。当将金属膜52A的厚度形成为10nm以下时，作为结果，第一无机绝缘膜52的厚度变为20nm以下。
此时，作为对金属膜52A氧化的方法，不仅可采用加热处理，还可采用水蒸气气氛下的氧化或等离子体氧化，以便加速氧化。在等离子体氧化中，例如，期望通过将基板11的温度设定在约200℃～400℃，并且在诸如氧、一氧化二氮等含氧的气氛下产生等离子体，从而进行处理。这是因为，该处理可形成如上所述的对外部空气具有良好的阻隔性能的第一无机绝缘膜52。
应当注意，第一无机绝缘膜52不仅形成于氧化物半导体膜20的源极区20S和漏极区20D中，还形成于栅极绝缘膜30、栅极40等上。然而，即使未通过蚀刻去除而留有第一无机绝缘膜52，也不会引起漏电流。
此处，在液晶显示器、有机EL显示器等应用中，当期望使光以薄膜晶体管1的基板11的方向透射时，如果允许保留第一无机绝缘膜52，则存在第一无机绝缘膜52的透射率低的情况。因此，在此情况中，亮度降低，从而显示器的显示质量降低。在此情况中，可通过进行光刻和蚀刻处理，去除第一无机绝缘膜52的除了与氧化物半导体膜20接触的部分以外的区域。经过这种处理，可提高显示器的透射率，因此，本实施方式的技术可适用于在液晶显示器、有机EL等应用中有光透过薄膜晶体管1的基板11的情况。
在形成低阻抗区21后，如图3C所示，通过使用旋转涂敷机或狭缝涂敷机，将由上述材料制成的有机树脂在第一无机绝缘膜52上涂敷成上述厚度，然后进行曝光和显影以形成期望的图形。接下来，在例如约200℃～300℃的温度进行退火，从而如图3C所示，形成具有连接孔50A的有机树脂膜51。
于是层间绝缘膜50形成为包括有机树脂膜51，从而不经过诸如CVD处理等真空处理便可形成层间绝缘膜50。因此，可在抑制了还原反应的影响的情况下形成薄膜晶体管1，所述还原反应由诸如在氧化物半导体膜20中的氧的脱附、在CVD处理中产生的氢等因素引起。因此，可形成具有高度电稳定性和可靠性的薄膜晶体管1。
接下来，如图1所示，例如通过光刻和蚀刻，可在层间绝缘膜50的第一无机绝缘膜52中形成连接孔50A。此后，在层间绝缘膜50上，通过溅射形成厚度为200nm的钼(Mo)膜，然后例如通过光刻和蚀刻，使该钼膜形成为预定形状。因此，如图1所示，源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了图1所示的薄膜晶体管1。
在该薄膜晶体管1中，当通过未图示的布线层而对栅极40施加大于/等于预定阈值电压的电压(栅极电压)时，在氧化物半导体膜20的沟道区20A中产生电流(漏极电流)。这里，层间绝缘膜50包括有机树脂膜51，于是，可增加层间绝缘膜50的厚度，并且栅极绝缘膜30和栅极40的台阶被充分厚的层间绝缘膜50可靠地覆盖。因此，可抑制由层间绝缘膜50引起的故障，诸如源极60S和漏极60D的开路或者短路。
此外，在氧化物半导体膜20的每个源极区20S和漏极区20D的从顶面起沿深度方向的至少一部分中，低阻抗区21的氧浓度低于沟道区20A的氧浓度，和/或低阻抗区21包括大量的铝作为施主，因此，元件特性稳定。
图5A图示了通过上述制造处理实际制造薄膜晶体管1并检查晶体管特性的结果，在所述薄膜晶体管1中，层间绝缘膜50包括有机树脂膜51。此时，厚度为10nm的氧化铝膜形成为第一无机绝缘膜52，而厚度为3μm的聚酰亚胺膜形成为有机树脂膜51。此外，在制造薄膜晶体管的最终处理中，在包括氮和氧的氧浓度为40％的气氛中，在300℃进行退火一小时。
另一方面，以类似于图5A的情况的方法制造薄膜晶体管并且检查晶体管特性，不同之处在于，通过等离子体CVD法形成厚度为200nm的氧化硅膜以作为层间绝缘膜。在制造薄膜晶体管的最终处理中，以类似于图5A的情况的方法，在包括氮和氧的氧浓度为40％的气氛中，在300℃进行退火一小时。图5B表示所得到的结果。
如图5A所示，在将由氧化铝膜制成的第一无机绝缘膜52和由聚酰亚胺膜制成的有机树脂膜51形成为层间绝缘膜50的薄膜晶体管1中，取得了良好的特性，其中截止状态下的电流抑制在足够低的水平。相比之下，在将氮化硅膜用作层间绝缘膜的情况下，如图5B所示，即使对栅极施加负电压，仍未实现截止状态。
关于这点，一个可能的原因是，在使用第一无机绝缘膜52和有机树脂膜51的层叠结构作为层间绝缘膜50的薄膜晶体管1中，在处理栅极40和栅极绝缘膜30之后形成的台阶被足够厚的层间绝缘膜50所覆盖，并且降低了由层间绝缘膜50引起的故障，例如源极60S和漏极60D的开路或者短路。此外，另一可能的原因是，在制造薄膜晶体管的最终处理中，在氧化性气氛下，通过退火处理促进了氧扩散，从而可将充足量的氧提供至氧化物半导体膜20中。
另一方面，在使用氧化硅膜作为层间绝缘膜的情况下，可能因层间绝缘膜的厚度薄，于是未充分抑制故障的发生，而且在退火处理中难以提供充足的氧，因此，得到未实现截止状态的TFT特性。即使在此情况下，通过将在氧化性气氛下的退火时间设定在约十个小时，得到了可实现截止状态的TFT特性，但是这增大了制造时间，因此是不期望的。
换言之，发现由于将由氧化铝膜制成的第一无机绝缘膜52和由聚酰亚胺膜制成的有机树脂膜51形成为层间绝缘膜50，因此，可实现通过自对准结构以减小寄生电容并且具有良好器件特性和高可靠性的薄膜晶体管1。
以此方式，对于本实施方式的薄膜晶体管1，由于层间绝缘膜50包括有机树脂膜51，故可抑制由层间绝缘膜50引起的故障，例如源极60S和漏极60D的开路或者短路，并且可改进具有自对准结构的顶栅型薄膜晶体管1的器件特性和可靠性。因此，当通过该薄膜晶体管1构成采用有源驱动***的显示器时，采用具有小寄生电容的自对准结构并且还具有良好的元件特性及高可靠性的该薄膜晶体管1可实现高质量的显示。因此，可支持更大的屏幕尺寸、更高的清晰度和更高的帧率。此外，可使用具有小的保持电容的布局，并且可减小布线在像素布局中的比例。因此，可降低各布线间的短路引起的缺陷的发生概率，并且可提高产率。
(变化例1)
图6A～图6C以及图7以处理顺序图示了根据本发明的变化例1的薄膜晶体管1的制造方法。该方法与第一实施方式的方法的不同之处在于，通过将金属膜52A和金属氧化物膜52B层叠并且使金属膜52A氧化，从而形成第一无机绝缘膜52。应当注意，参照图2A～图2C来说明与第一实施方式的制造处理重复的部分。
首先，以类似于第一实施方式的方法，通过图2A～图2C所示的处理，在基板11上形成氧化物半导体膜20、栅极绝缘膜30和栅极40。
接下来，如图6A所示，在氧化物半导体膜20、栅极绝缘膜30和栅极40的表面上，例如通过溅射法，由在相对低温下与氧反应的诸如钛(Ti)、铝(Al)或铟(In)等金属形成金属膜52A，使得金属膜52A的厚度为10nm以下，具体地厚度为5nm～10nm(闭区间)。
接下来，同样如图6A所示，在溅射***(未图示)的室中，从金属膜52A开始，在金属膜52A上连续地形成金属氧化物膜52B，使得金属氧化物膜52B的厚度为例如10nm～50nm(闭区间)，所述金属氧化物膜52B为氧化铝膜、氧化钛膜或氧化铟膜。
在形成金属膜52A和金属氧化物膜52B后，进行与第一实施方式类似的加热处理。结果，如图6B所示，金属膜52A氧化，从而形成第一无机绝缘膜52。第一无机绝缘膜52的厚度为金属膜52A氧化后的厚度(当金属膜52A形成的厚度为10nm以下时，金属膜52A氧化后的厚度为20nm以下)和金属氧化物膜52B的厚度之和。因此，可增大第一无机绝缘膜52的厚度，故而可提高薄膜晶体管1的可靠性。
此外，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中，以类似于第一实施方式的方法，在形成第一无机绝缘膜52的同时，形成氧浓度低于沟道区20A的氧浓度的低阻抗区21。
作为对金属膜52A的加热处理，类似于第一实施方式，期望在约300℃的温度下进行退火。此时，在包括氧等的氧化性气氛下进行退火，从而可防止低阻抗区21的氧浓度变得过低，并且可将充足的氧提供至变为沟道的氧化物半导体膜20。因此，可削减作为后处理进行的退火处理，从而简化处理。
而且，例如，在图6A所示的形成金属膜52A的处理中，通过将基板11的温度设定在约200℃的相对高的温度，可形成低阻抗区21而不进行图6B所示的加热处理。在此情况中，变成沟道的氧化物半导体膜20的载流子浓度可降低至用作晶体管的期望的电平。
如上所述，期望金属膜52A的厚度形成为10nm以下。这是因为当金属膜52A的厚度为10nm以下时，依次形成金属膜52A和金属氧化物膜52B，从而可在氧等离子体中使金属膜52A完全氧化。因此，不需采用蚀刻以去除未完全氧化的金属膜52A的处理，从而可简化制造处理。
此时，作为使金属膜52A氧化的方法，类似于第一实施方式，不仅可采用加热处理，还可采用在水蒸气气氛下的氧化或等离子体氧化来促进氧化。具体来说，如后面在变化例2中所述，在后处理中即将通过等离子体CVD法而由氮化硅膜等制成第一无机绝缘膜52之前，可进行等离子体氧化，其优点在于不用特别地增加处理。在等离子体氧化中，例如，期望通过将基板11的温度设定在约200℃～400℃，并且在诸如氧、一氧化二氮等含氧的气氛下产生等离子体，从而进行处理。这是因为，该处理可形成如上所述的对外部空气具有良好阻隔性能的第一无机绝缘膜52。
应当注意，第一无机绝缘膜52不仅形成在氧化物半导体膜20的源极区20S和漏极区20D中，还形成在栅极绝缘膜30、栅极40等上。然而，即使未通过蚀刻去除而留有第一无机绝缘膜52，也不会导致漏电流。
在形成低阻抗区21后，如图6C所示，在第一无机绝缘膜52上，以类似于第一实施方式的方法形成具有连接孔50A的有机树脂膜51。
接下来，如图7所示，在层间绝缘膜50的第一无机绝缘膜52中，以类似于第一实施方式的方法形成连接孔50A，然后，使源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了薄膜晶体管1。
在变化例1中，不仅有第一实施方式的效果，而且，由于通过将金属膜52A和金属氧化物膜52B层叠并且使金属膜52A氧化而形成第一无机绝缘膜52，可增加第一无机绝缘膜52的厚度。因此，还可提高薄膜晶体管1的可靠性。
(变化例2)
图8A～8C以处理顺序图示了根据本发明的变化例2的薄膜晶体管1的制造方法。该方法与上述第一实施方式的方法的不同之处在于，通过使用等离子体形成低阻抗区21。应当注意，参照图1和图2A～图2C来说明与第一实施方式的制造处理重复的部分。
首先，以类似于第一实施方式的方法，通过图2A～图2C所示的处理在基板11上形成氧化物半导体膜20、栅极绝缘膜30和栅极40。
接下来，如图8A所示，在等离子体CVD装置(未图示)中产生诸如氢、氩或氨气的等离子体P，并且将氧化物半导体膜20的源极区20S和漏极区20D置于等离子体P中。结果，如图8B所示，例如，将原子浓度约为1％的氢导入每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中，从而形成低阻抗区21。应当注意，不仅可通过采用等离子体CVD法等包括氢气的等离子体处理，还可通过离子掺杂或离子注入形成低阻抗区21。
接下来，如图8C所示，在氧化物半导体膜20、栅极绝缘膜30和栅极40上形成第一无机绝缘膜52。期望例如通过等离子体CVD法，由例如氧化硅膜或氧化铝膜或由这些膜制成的层叠膜形成第一无机绝缘膜52。这可有如下优点，即，在即将通过等离子体CVD法形成第一无机绝缘层52之前，可通过使用等离子体P形成低阻抗区21，于是，不必特别增加处理。
可通过等离子体CVD法形成氧化硅膜。期望以铝作靶材并使用DC或AC电源实施反应溅射法形成氧化铝膜。因为这样可以高速地形成所述膜。例如，当通过溅射法形成氧化铝膜时，可形成厚度为例如50nm以下的第一无机绝缘膜52。
接下来，同样如图8C所示，在第一无机绝缘膜52上，以类似于第一实施方式的方法形成具有连接孔50A的有机树脂膜51。
接下来，如图1所示，以类似于第一实施方式的方法，在层间绝缘膜50的第一无机绝缘膜52中形成连接孔50A，并且使源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了薄膜晶体管1。
在变化例2中，层间绝缘膜50包括有机树脂膜51，于是，取得了类似于第一实施方式的效果。
(变化例3)
图9A和图9B以处理顺序图示了根据本发明的变化例3的薄膜晶体管1的制造方法。该方法与上述第一实施方式的方法的不同之处在于，通过来自于氮化硅膜的氢的扩散形成低阻抗区21。应当注意，参照图1以及图2A～图2C来说明与第一实施方式的制造处理重复的部分。
首先，以类似于第一实施方式的方法，通过图2A～图2C中所示的处理，在基板11上形成氧化物半导体膜20、栅极绝缘膜30和栅极40。
接下来，如图9A所示，在氧化物半导体膜20、栅极绝缘膜30和栅极40的表面上，例如通过等离子体CVD法，由诸如氮化硅膜等在膜中含有大量的氢的绝缘膜形成第一无机绝缘膜52。此时，氢从第一无机绝缘膜52扩散到源极区20S和漏极区20D中，从而将原子浓度约为1％的氢引入每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中，因此，形成低阻抗区21。
接下来，如图9B所示，在第一无机绝缘膜52中，以类似于第一实施方式的方法形成具有连接孔50A的有机树脂膜51。
接下来，如图1所示，以类似于第一实施方式的方法，在层间绝缘膜50的第一无机绝缘膜52中形成连接孔50A，并且使源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了薄膜晶体管1。
在变化例3中，层间绝缘膜50包括有机树脂膜51，于是，取得了类似于第一实施方式的效果。
应当注意，在变化例3中，在形成第一无机绝缘膜52前，以类似于变化例2的方法，通过图8A所示的处理，通过将氧化物半导体膜20的源极区20S和漏极区20D置于诸如氢、氩或氨气的等离子体P中，可在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中形成低阻抗区21。
(变化例4)
图10图示了根据本发明的变化例4的薄膜晶体管1A的横截面构造。除了氧化物半导体膜20具有包括非晶态膜22和结晶化膜23的层叠结构以外，该薄膜晶体管1A具有类似于第一实施方式的薄膜晶体管1的构造，并且具有类似于第一实施方式的运行和效果。因此，为相应的元件提供了与第一实施方式的附图标记相同的附图标记并进行说明。
基板11、栅极绝缘膜30、栅极40、层间绝缘膜50、源极60S和漏极60D与第一实施方式中的类似。
氧化物半导体膜20具有包括非晶态膜22和结晶化膜23的层叠结构。源极60S和漏极60D设置为与结晶化膜23接触。具体来说，氧化物半导体膜20具有从设置基板11的一侧起依次层叠有非晶态膜22和结晶化膜23的结构。
非晶态膜22具有作为薄膜晶体管1A的沟道的功能，并且被设置在氧化物半导体膜20的基板11侧。非晶态膜22具有例如约10nm～50nm的厚度，并且由诸如IGZO等非晶态的氧化物半导体制成。使用非晶态的氧化物半导体膜作为沟道的TFT可实现具备极好的均一性的电气特性。
结晶化膜23用于在制造处理中确保对上层的蚀刻选择比，并且将结晶化膜23布置在氧化物半导体膜20中的设置源极60S和漏极60D的一侧。结晶化膜23具有例如约10nm～50nm的厚度，并且由诸如氧化锌、IZO和IGO等结晶态的氧化物半导体制成。结晶态的氧化物半导体对化学溶液的耐受性高，并且在制造处理中，可抑制在对上层蚀刻时对氧化物半导体膜20的非故意蚀刻。因此，可不增加氧化物半导体膜20的厚度，而实现良好的电气特性。
应当注意，考虑到在制造处理中退火的氧供给效率，期望使氧化物半导体膜20的厚度(非晶态膜22和结晶化膜23的总厚度)例如约为20nm～100nm。
类似于第一实施方式，氧化物半导体膜20的每个源极区20S和漏极区20D具有低阻抗区21，低阻抗区21设置在从顶面起沿深度方向的部分中，并且具有比沟道区20A的氧浓度低的氧浓度。顺便提及，图10图示了低阻抗区21的深度和结晶化膜23的厚度相等的情况，然而，低阻抗区21可设置在从结晶化膜23的顶面开始沿深度方向的部分中。此外，低阻抗区21可设置在从结晶化膜23的顶面开始沿深度方向的整个部分中，以及设置在从非晶态膜22与结晶化膜23的界面开始沿深度方向的部分中。
例如，可以如下所述地制造该薄膜晶体管1A。
图11A～图13以处理顺序图示了该薄膜晶体管1A的制造方法。首先，如图11A所示，例如通过溅射法，在基板11上形成具有上述厚度并且由上述材料制成的非晶态膜22。具体来说，当例如由IGZO形成非晶态膜22时，使用以IGZO膜的陶瓷作靶材的DC溅射法，从而通过氩和氧的混合气体的等离子体弧形成非晶态膜22。应当注意，在等离子体放电之前将氧排出，直到真空容器(未图示)内的真空度变为1×10-4Pa以下为止，接下来，导入氩和氧混合气体。
此时，可改变氧化物形成时的氩与氧的流量比，从而控制在变为沟道的非晶态膜22中的载流子浓度。
接下来，同样如图11A所示，例如通过溅射法形成具有上述厚度并且由上述材料制成的结晶化膜23。具体来说，当例如由IZO形成结晶化膜23时，使用以IZO膜的陶瓷作靶材的DC溅射法。以此方式，形成非晶态膜22和结晶化膜23的层叠膜24。
接下来，如图11B所示，例如通过光刻和蚀刻，使层叠膜24形成为预定形状，例如可包括栅极40及其邻域的岛状。结果，形成具有非晶态膜22和结晶化膜23的层叠结构的氧化物半导体膜20。
接下来，如图11C所示，在基板11和氧化物半导体膜20的整个表面上，以类似于第一实施方式的方法，依次形成栅极绝缘材料膜30A和栅极材料膜40A。
在形成栅极材料膜40A后，如图11D所示，以类似于第一实施方式的方法，例如通过光刻和蚀刻而使栅极材料膜40A形成为期望的形状，从而，在氧化物半导体膜20的沟道区20A上形成栅极40。
接下来，同样如图11D所示，以类似于第一实施方式的方法，通过使用栅极40作掩模而对栅极绝缘材料膜30A进行蚀刻，从而形成栅极绝缘膜30。此时，因为氧化物半导体膜20具有从基板11侧依次层叠有非晶态膜22和结晶化膜23的结构，故在对栅极绝缘材料膜30A进行蚀刻时，可通过使用诸如氢氟酸等化学溶液来保持大的蚀刻选择比，从而易于进行处理。结果，在氧化物半导体膜20的沟道区20A上，以相同形状依次形成栅极绝缘膜30和栅极40。
在形成栅极绝缘膜30和栅极40后，如图12A所示，以类似于第一实施方式的方法，在氧化物半导体膜20、栅极绝缘膜30和栅极40的表面上，例如通过溅射法，由在相对低温下与氧反应的诸如钛(Ti)、铝(Al)或铟(In)等金属形成金属膜52A，使得金属膜52A的厚度为例如10nm以下，具体地厚度为5nm～10nm(闭区间)。
在形成金属膜52A后，以类似于第一实施方式的方法进行加热处理，从而如图12B所示，使金属膜52A氧化，并且形成第一无机绝缘膜52。此时，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中形成氧浓度低于沟道区20A的氧浓度的低阻抗区21。
在形成低阻抗区21后，如图12C所示，以类似于第一实施方式的方法，在第一无机绝缘膜52上形成具有连接孔50A的有机树脂膜51。
在形成有机树脂膜51后，如图13所示，例如通过蚀刻，在该层间绝缘膜50的第一无机绝缘膜52中形成连接孔50A，从而在每个连接孔50A中露出氧化物半导体膜20的结晶化膜23。此时，在结晶化膜23上设置层间绝缘膜50的第一无机绝缘膜52，于是，结晶化膜23的蚀刻率充分低于层间绝缘膜50和栅极绝缘膜30的蚀刻率，并且提高了层间绝缘膜50的第一无机绝缘膜52和氧化物半导体膜20之间的湿式蚀刻选择比。因此，可在抑制对氧化物半导体膜20的蚀刻的同时，对层间绝缘膜50的第一无机绝缘膜52进行选择性地蚀刻，从而易于形成连接孔50A。此外，还可通过湿法蚀刻来容易地处理由氧化铝膜制成的第一无机绝缘膜52，而通过干式蚀刻则难以处理氧化铝膜。
接下来，如图10所示，以类似于第一实施方式的方法形成源极60S和漏极60D，并且它们经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了如图10所示的薄膜晶体管1A。
在变化例4中，氧化物半导体膜20形成为具有包括非晶态膜22和结晶化膜23的层叠结构，且于是，采用非晶态膜22可得到高均一性的电气特性。此外，源极60S和漏极60D设置为与结晶化膜23接触，于是，当在制造处理中对栅极绝缘膜30或第一无机绝缘膜52进行蚀刻时，可避免氧化物半导体膜20被蚀刻。因此，不会增加氧化物半导体膜20的厚度，从而可以获得良好的电气特性，同时减小成膜时间和成本。
(变化例5)
图14A～图14E以处理顺序图示了根据本发明的变化例5的薄膜晶体管1A的制造方法。该方法与变化例4中的方法的不同之处在于，在形成包括非晶态膜22和非晶态膜23A的层叠膜并且通过蚀刻对该层叠膜进行处理之后，对非晶态膜23A进行退火从而形成结晶化膜。应当注意，参照图11A～图13说明与变化例4的制造处理重复的部分。
首先，如图14A所示，以类似于变化例4的方法，例如通过溅射法，在基板11上形成具有上述厚度并由上述材料制成的非晶态膜22。
接下来，同样如图14A所示，例如通过溅射法，由熔点低于非晶态膜22的熔点氧化物半导体形成非晶态膜23A。具体来说，当例如由IZO形成非晶态膜23A时，使用以IZO膜的陶瓷作靶材的DC溅射法，并且通过控制溅射条件，形成非晶态的由IZO制成的非晶态膜23A。以此方式，形成非晶态膜22和非晶态膜23A的层叠膜24A。
在形成层叠膜24A后，如图14B所示，例如通过光刻和蚀刻而将层叠膜24A形成为预定形状，例如为可包括栅极40及其邻域的岛状。此时，因为非晶态膜22和非晶态膜23A都处于非晶态，故可通过使用磷酸、硝酸和乙酸的混合物进行湿法蚀刻，从而降低成本。
在形成层叠膜24A后，如图14C所示，通过对非晶态膜23A进行例如约200℃～400℃的退火处理A，形成结晶化膜23。结果，形成具有包括非晶态膜22和结晶化膜23的层叠结构的氧化物半导体膜20。
在形成氧化物半导体膜20后，如图14D所示，在基板11和氧化物半导体膜20的整个表面上，以类似于变化例4的方式，依次形成栅极绝缘材料膜30A和栅极材料膜40A。
在形成栅极材料膜40A后，如图14E所示，以类似于变化例4的方式，例如通过光刻和蚀刻而将栅极材料膜40A形成为期望的形状，从而，在氧化物半导体膜20的沟道区20A上形成栅极40。
接下来，同样如图14E所示，以类似于变化例4的方式，通过使用栅极40作为掩模而对栅极绝缘材料膜30A进行蚀刻，形成栅极绝缘膜30。此时，氧化物半导体膜20具有从基板11侧起依次层叠有非晶态膜22和结晶化膜23的结构，于是在对栅极绝缘材料膜30A进行蚀刻时，通过使用诸如氢氟酸等化学溶液，可易于进行处理，同时保持大的蚀刻选择比。因此，在氧化物半导体膜20的沟道区20A上，栅极绝缘膜30和栅极40依次形成为相同形状。
在形成栅极绝缘膜30和栅极40后，以类似于变化例4的方式，通过图12A所示的处理，在氧化物半导体膜20、栅极绝缘膜30和栅极40的表面上，例如通过溅射法，由在相对低温下与氧反应的诸如钛(Ti)、铝(Al)或铟(In)等金属形成金属膜52A，使得金属膜52A的厚度为例如10nm以下，具体地厚度为5nm～10nm(闭区间)。
在形成金属膜52A后，通过图12B所示的处理，以类似于变化例4的方式进行加热处理。结果，使金属膜52A氧化，从而形成第一无机绝缘膜52。同时，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中形成低阻抗区21，所述低阻抗区21的氧浓度低于沟道区20A的氧浓度。
在形成低阻抗区21后，以类似于变化例4的方式，通过图12C所示的处理，在第一无机绝缘膜52上形成具有连接孔50A的有机树脂膜51。
在形成有机树脂膜51后，以类似于变化例4的方式，通过图13所示的处理，例如通过蚀刻以在层间绝缘膜50的第一无机绝缘膜52上形成连接孔50A，从而在每个连接孔50A中露出氧化物半导体膜20的结晶化膜23。此时，在结晶化膜23上设有层间绝缘膜50的第一无机绝缘膜52，于是，结晶化膜23的蚀刻率充分低于层间绝缘膜50和栅极绝缘膜30的蚀刻率，并且提高了层间绝缘膜50的第一无机绝缘膜52和氧化物半导体膜20之间的湿式蚀刻选择比。因此，可对层间绝缘膜50的第一无机绝缘膜52选择性地进行蚀刻，同时抑制对氧化物半导体膜20的蚀刻，从而易于形成连接孔50A。此外，还可易于通过湿法蚀刻来处理由氧化铝膜制成的第一无机绝缘膜52，而通过干式蚀刻难以处理氧化铝膜。
接下来，以类似于变化例4的方式，如图10所示，形成源极60S和漏极60D，并且它们经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了图10所示的薄膜晶体管1A。
以此方式，在变化例5中，形成层叠膜24A，并随后通过蚀刻使其成形，所述层叠膜24A包括由氧化物半导体制成的非晶态膜22和由熔点低于非晶态膜22的熔点的氧化物半导体制成的非晶态膜23A。因此，可通过低成本的湿法蚀刻而容易地将层叠膜24A形成为预定形状。此外，通过对非晶态膜23A进行退火处理而形成结晶化膜23，从而形成具有包括非晶态膜22和结晶化膜23的层叠结构的氧化物半导体膜20，于是，可提高在制造处理中的栅极绝缘膜30或第一无机绝缘膜52与氧化物半导体膜20之间的湿式蚀刻选择比。因此，类似于变化例4，不会增加氧化物半导体膜20的厚度，从而取得良好的电气特性，同时减小成膜时间和成本。
(第二实施方式)
图15图示了根据本发明的第二实施方式的薄膜晶体管2的横截面结构。除了层间绝缘膜50仅由有机树脂膜51制成以外，该薄膜晶体管2具有类似于第一实施方式的薄膜晶体管1的构造，并且提供了类似于第一实施方式的运行和效果。
例如，可如下所述地制造该薄膜晶体管2。首先，以类似于第一实施方式的方法，通过图2A～图3B所示的处理，在基板11上形成氧化物半导体膜20、栅极绝缘膜30、栅极40和金属膜52A，并且通过对金属膜52A进行加热处理，形成低阻抗区21和第一无机绝缘膜52。
接下来，如图16A所示，通过蚀刻去除第一无机绝缘膜52。此时，通过使用包括氯等气体的干式蚀刻，可容易地去除第一无机绝缘膜52和未完全氧化的金属膜52A。
接下来，如图16B所示，以类似于第一实施方式的方法，在低阻抗区21和栅极40上形成具有连接孔50A的有机树脂膜51。
接下来，如图15所示，以类似于第一实施方式的方法，使源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了薄膜晶体管2。
在本实施方式中，通过蚀刻去除了第一无机绝缘膜52和未完全氧化的金属膜52A，并且层间绝缘膜50仅由有机树脂膜51形成，于是，相比于第一实施方式，可进一步减小漏电流。
应当注意，本实施方式描述了通过使金属膜52A氧化而形成低阻抗区21的情况，然而，类似于变化例2，可通过使用等离子体形成低阻抗区21。此外，类似于变化例3，可通过使来自于氮化硅膜中的氢扩散而形成低阻抗区21。
(第三实施方式)
图17图示了根据本发明的第三实施方式的薄膜晶体管3的横截面结构。除了从设有氧化物半导体膜20的一侧依次层叠有第一无机绝缘膜52、有机树脂膜51和第二无机绝缘膜53以形成层间绝缘膜50以外，该薄膜晶体管3的构造类似于第一实施方式的薄膜晶体管1的构造。
如同第一无机绝缘膜52，第二无机绝缘膜53旨在用于抑制水混合和扩散至氧化物半导体膜20中，并进一步提高薄膜晶体管3的可靠性。期望第二无机绝缘膜53具有约10nm～100nm的厚度，并且例如由氧化铝制成。
除了以下方面外，可以类似于第一实施方式的方式形成该薄膜晶体管3。在形成有机树脂膜51后，例如通过溅射法，在有机树脂膜51上形成具有上述厚度并由上述材料制成的第二无机绝缘膜53。接下来，在第一无机绝缘膜52和第二无机绝缘膜53中形成连接孔50A，然后，使源极60S和漏极60D经由连接孔50A连接于源极区20S和漏极区20D的低阻抗区21。
以此方式，在本实施方式中，通过从设有氧化物半导体膜20的那一侧依次层叠第一无机绝缘膜52、有机树脂膜51和第二无机绝缘膜53，从而形成层间绝缘膜50，于是，可进一步提高薄膜晶体管3的可靠性。
(第四实施方式)
在未图示的根据本发明的第三实施方式的薄膜晶体管中，除了从设有氧化物半导体膜的一侧依次层叠有有机树脂膜和第二无机绝缘膜以形成层间绝缘膜以外，该薄膜晶体管的构造类似于第三实施方式的薄膜晶体管1的构造。
除了在使本该用于形成第一无机绝缘膜的金属膜氧化后去除该金属膜之外，可以类似于第三实施方式的方式形成该薄膜晶体管。本实施方式的薄膜晶体管的运行和效果类似于第一实施方式中的运行和效果。
(第五实施方式)
图18图示了根据本发明的第五实施方式的薄膜晶体管4的横截面构造。该薄膜晶体管4为底栅型薄膜晶体管，其中，在基板11上依次层叠有栅极40、栅极绝缘膜30、氧化物半导体膜20、沟道保护膜70、层间绝缘膜50(第一无机绝缘膜52和有机树脂膜51)以及源极60S和漏极60D。除此之外，该薄膜晶体管4的构造类似于第一实施方式的薄膜晶体管1的构造。因此，为相应的元件提供与第一实施方式相同的附图标记并进行说明。
在氧化物半导体膜20的沟道区20A上设有沟道保护膜70，且沟道保护膜70具有例如约200nm的厚度，并且是由氧化硅膜、氮化硅膜或氧化铝膜制成的单层膜或层叠膜。
例如，可如下所述地制造该薄膜晶体管4。应当注意，参照第一实施方式来说明与第一实施方式的处理相同的处理。
首先，在基板11的整个表面上，例如通过溅射法、蒸发法等形成厚度约为200nm的钼(Mo)膜，该钼膜变为栅极40的材料。通过使用例如光刻而使该钼膜图形化，从而，如图19A所示地形成栅极40。
接下来，同样如图19A所示，在形成有栅极40的基板11的整个表面上，例如通过等离子体CVD法，由氧化硅膜或氧化铝膜形成栅极绝缘膜30，使得栅极绝缘膜30具有约300nm的厚度。
接下来，如图19B所示，在栅极绝缘膜30上，以类似于第一实施方式的方法形成氧化物半导体膜20。
接下来，在氧化物半导体膜20和栅极绝缘膜30的整个表面上，形成厚度约为200nm的沟道保护材料膜，该沟道保护材料膜为由氧化硅膜、氮化硅膜或氧化铝膜制成的单层膜或层叠膜。接下来，如图19C所示，通过使用栅极40作为掩模进行背曝光，在栅极40附近以自对准的方式形成沟道保护膜70。
在形成沟道保护膜70后，如图19D所示，以类似于第一实施方式的方法，在氧化物半导体膜20和沟道保护膜70上形成金属膜52A。
接下来，如图20A所示，以类似于第一实施方式的方法，通过加热处理使金属膜52A氧化，并从而形成第一无机绝缘膜52，并且，在每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中形成低阻抗区21，所述低阻抗区21的氧浓度低于沟道区20A的氧浓度。
在形成低阻抗区21和第一无机绝缘膜52后，如图20B所示，以类似于第一实施方式的方法，在第一无机绝缘膜52上形成具有连接孔50A的有机材料膜51。
在形成有机材料膜51后，如图18所示，以类似于第一实施方式的方法，在层间绝缘膜50的第一无机绝缘膜52中形成连接孔50A，并且使源极60S和漏极60D经由连接孔50A而连接于源极区20S和漏极区20D的低阻抗区21。这样，完成了图18所示的薄膜晶体管4。
在该薄膜晶体管4中，层间绝缘膜50包括有机树脂膜51，于是，可增加层间绝缘膜50的厚度，并且沟道保护膜70的台阶被充分厚的层间绝缘膜50可靠地覆盖。因此，可抑制由层间绝缘膜50引起的故障，诸如源极60S和漏极60D的开路或者短路。于是，可改进具有自对准结构的底栅型薄膜晶体管4的器件特性和可靠性。
(第六实施方式)
图21图示了根据本发明的第六实施方式的薄膜晶体管5的横截面构造。除了层间绝缘膜50仅由有机树脂膜51制成以外，该薄膜晶体管5的构造类似于第五实施方式中的薄膜晶体管4的构造，并且可类似地制造该薄膜晶体管5。薄膜晶体管5的运行和效果类似于第一、第二和第五实施方式的运行和效果。
(第七实施方式)
图22图示了根据本发明的第七实施方式的薄膜晶体管6的横截面构造。除了从设有氧化物半导体膜20的那一侧依次层叠有第一无机绝缘膜52、有机树脂膜51和第二无机绝缘膜53以便形成层间绝缘膜50之外，该薄膜晶体管6的构造类似于第五实施方式中的薄膜晶体管4的构造。可以类似于第五实施方式中的制造薄膜晶体管4的方式来制造薄膜晶体管6。该薄膜晶体管6的运行和效果类似于第一、第三和第五实施方式的运行和效果。
(第八实施方式)
在未图示的根据本发明的第八实施方式的薄膜晶体管中，除了从设有氧化物半导体膜的一侧依次层叠有有机树脂膜和第二无机绝缘膜以形成层间绝缘膜以外，该薄膜晶体管的构造类似于第七实施方式的薄膜晶体管1的构造。
除了在使本该用于形成第一无机绝缘膜的金属膜氧化后去除该金属膜之外，可以类似于第七实施方式的方式形成该薄膜晶体管。本实施方式的薄膜晶体管的运行和效果类似于第五实施方式中的运行和效果。
(应用示例1)
图23图示了使用薄膜晶体管1～6和1A中的任一种作为驱动元件的显示装置的电路构造。显示装置80为例如液晶显示器、有机EL显示器等，并且，在驱动板81上形成有布置成矩阵的多个像素10R、10G、10B以及用于驱动这些像素10R、10G、10B的各种驱动电路。像素10R、10G、10B为液晶元件、有机EL元件等，像素10R、10G、10B分别发出红(R)光、绿(G)光、蓝(B)光。这些像素10R、10G、10B构成一个像素，并且显示区域110包括多个像素。在驱动板81上，例如，布置有作为用于图像显示的驱动器的信号线驱动电路120和扫描线驱动电路130以及像素驱动电路150，以作为驱动电路。将未图示的密封板贴附于该驱动板81，并且用该密封板将像素10R、10G、10B和驱动电路密封。
图24是像素驱动电路150的等效电路图。像素驱动电路150为有源型驱动电路，其中，将晶体管Tr1和晶体管Tr2设置为薄膜晶体管1～6和1A中的任一种。在晶体管Tr1和晶体管Tr2之间设有电容器Cs，并且像素10R(或像素10G、或像素10B)与晶体管Tr1串联在第一电源线(Vcc)和第二电源线(GND)之间。在这种像素驱动电路150中，以列方向布置有信号线120A，而以行方向布置有扫描线130A。每个信号线120A连接于信号线驱动电路120，并且将图像信号从该信号线驱动电路120通过信号线120A而提供至晶体管Tr2的源极。每个扫描线130A连接于扫描线驱动电路130，并且将扫描信号从该扫描线驱动电路130通过扫描线130A而依次提供至晶体管Tr2的栅极。在该显示装置80中，由上述实施方式的薄膜晶体管1和1A中的任一种形成晶体管Tr1和晶体管Tr2，于是，可通过薄膜晶体管1和1A实现高质量显示，在薄膜晶体管1和1A中，由于自对准结构而使寄生电容小，并且改进了器件特性和可靠性。这种显示装置80可安装于例如下述应用示例2～6中的任何电子仪器中。
(应用示例2)
图25图示了电视机的外观图。该电视机具有例如视频显示屏部300，视频显示屏部300包括前面板310和滤光玻璃320。
(应用示例3)
图26A和图26B是数码相机的外观图。该数码相机包括例如闪光发射部410、显示部420、菜单开关430和快门按钮440。
(应用示例4)
图27是膝上计算机的外观图。该膝上计算机包括例如主体部510、用于输入字符等的键盘520和用于显示图像的显示部530。
(应用示例5)
图28是摄像机的外观图。该摄像机包括：例如主体部610；镜头620，其设置在主体部610的前侧以对被摄物体进行摄像；开始/停止开关630，其在摄像时使用；和显示部640。
(应用示例6)
图29A～图29G是便携电话的外观图。该便携电话包括例如上部壳体710、下部壳体720、将上部壳体710和下部壳体720彼此耦接的耦接部(铰链部)730、显示器740、副显示器750、图片灯760和相机770。
虽然采用各实施方式描述了本发明，然而本发明不限于这些实施方式，并且可作出各种变化。例如，各实施方式描述了低阻抗区21设于每个源极区20S和漏极区20D的从顶面起沿深度方向的部分中的情况，然而，只要在源极区20S和漏极区20D的从顶面起沿深度方向的至少一部分中设有低阻抗区21，该低阻抗区21便已足够。例如，如图30所示，低阻抗区21可设置在从顶面起沿深度方向的各整个源极区20S和整个漏极区20D中。
此外，例如，各实施方式描述了在基板11上直接设有氧化物半导体膜20的情况，然而，可将氧化物半导体膜20隔着绝缘膜设置在基板11上，该绝缘膜例如为氧化硅膜、氮化硅膜或氧化铝膜。这样，可防止杂质和水从基板11向氧化物半导体膜20扩散。
而且，例如，本发明不限于上述各实施方式的各层的材料和厚度或者成膜方法以及成膜条件，而是可采用其它材料和厚度或者其它成膜方法和成膜条件。
此外，本发明不仅适用于液晶显示器和有机EL显示器，还适用于使用例如无机电致发光元件，或者电沉积型或电致变色型显示元件等其它显示元件的显示装置。
本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (14)

1.一种薄膜晶体管，其包括：
栅极；
氧化物半导体膜，其具有面向所述栅极的沟道区，并且具有在所述沟道区的一侧的源极区和在所述沟道区的另一侧的漏极区；
层间绝缘膜，其设置为与所述氧化物半导体膜接触且具有连接孔，并包括有机树脂膜；和
源极和漏极，它们分别经由所述连接孔而连接于所述源极区和所述漏极区。
2.如权利要求1所述的薄膜晶体管，其中，所述层间绝缘膜具有包括无机绝缘膜和所述有机树脂膜的层叠结构。
3.如权利要求2所述的薄膜晶体管，其中，在所述层间绝缘膜中，从设有所述氧化物半导体膜的一侧起，依次层叠有第一所述无机绝缘膜和所述有机树脂膜。
4.如权利要求2所述的薄膜晶体管，其中，在所述层间绝缘膜中，从设有所述氧化物半导体膜的一侧起，依次层叠有所述有机树脂膜和第二所述无机绝缘膜。
5.如权利要求2所述的薄膜晶体管，其中，所述无机绝缘膜由氧化铝膜、氧化钛膜或氧化铟膜制成。
6.如权利要求5所述的薄膜晶体管，其中，在所述层间绝缘膜中，从设有所述氧化物半导体膜的一侧起，依次层叠有第一所述无机绝缘膜、所述有机树脂膜和第二所述无机绝缘膜。
7.如权利要求1所述的薄膜晶体管，其中，
所述氧化物半导体膜设于基板上；
在所述氧化物半导体膜的所述沟道区上并以相同的形状依次设有栅极绝缘膜和所述栅极；
所述层间绝缘膜设于所述氧化物半导体膜、所述栅极绝缘膜和所述栅极的表面上；并且
所述源极和所述漏极分别经由设于所述层间绝缘膜中的所述连接孔而连接于所述源极区和所述漏极区。
8.如权利要求1所述的薄膜晶体管，其中，
所述栅极设于基板上；
在所述栅极上依次设有栅极绝缘膜、所述氧化物半导体膜和沟道保护膜；
所述层间绝缘膜设于所述栅极绝缘膜、所述氧化物半导体膜和所述沟道保护膜的表面上；并且
所述源极和所述漏极分别经由设于所述层间绝缘膜中的所述连接孔而连接于所述源极区和所述漏极区。
9.如权利要求1-7的任一项所述的薄膜晶体管，其中，在每个所述源极区和所述漏极区的从顶面开始沿深度方向的至少一部分中，所述氧化物半导体膜具有氧浓度低于所述沟道区的氧浓度的低阻抗区。
10.如权利要求9所述的薄膜晶体管，其中，所述低阻抗区是在每个所述源极区和所述漏极区的从顶面开始沿深度方向的深度小于/等于10nm处的区域。
11.如权利要求1-7的任一项所述的薄膜晶体管，其中，在每个所述源极区和所述漏极区的从顶面开始沿深度方向的至少一部分中，所述氧化物半导体膜具有包括铝作为掺杂剂的低阻抗区。
12.如权利要求7或8所述的薄膜晶体管，其中，所述氧化物半导体膜配置为从设有所述基板的一侧起依次层叠有非晶态膜和结晶化膜。
13.如权利要求12所述的薄膜晶体管，其中，所述结晶化膜由氧化锌、铟锌氧化物和铟镓氧化物中的至少一种制成。
14.一种显示装置，其包括像素和如权利要求1～13的任一项所述的薄膜晶体管。
CN2011101796221A 2010-07-05 2011-06-28 薄膜晶体管和显示装置 Pending CN102315277A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-152754 2010-07-05
JP2010152754A JP2012015436A (ja) 2010-07-05 2010-07-05 薄膜トランジスタおよび表示装置

Publications (1)

Publication Number Publication Date
CN102315277A true CN102315277A (zh) 2012-01-11

Family

ID=45399018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101796221A Pending CN102315277A (zh) 2010-07-05 2011-06-28 薄膜晶体管和显示装置

Country Status (5)

Country Link
US (1) US20120001167A1 (zh)
JP (1) JP2012015436A (zh)
KR (1) KR20120003803A (zh)
CN (1) CN102315277A (zh)
TW (1) TWI479662B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN103295909A (zh) * 2012-02-28 2013-09-11 索尼公司 晶体管及其制造方法、半导体单元及其制造方法、显示器
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103367459A (zh) * 2012-03-28 2013-10-23 索尼公司 半导体装置和电子设备
CN104078511A (zh) * 2013-03-28 2014-10-01 索尼公司 半导体器件、显示单元以及电子装置
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN106024706A (zh) * 2016-06-22 2016-10-12 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107204373A (zh) * 2016-03-16 2017-09-26 株式会社日本有机雷特显示器 薄膜晶体管及包括薄膜晶体管的显示装置
CN107706199A (zh) * 2017-09-30 2018-02-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN109037075A (zh) * 2018-08-09 2018-12-18 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、晶体管和显示基板
TWI649877B (zh) * 2012-01-26 2019-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105409003B (zh) * 2013-07-24 2019-03-08 Imec 非营利协会 用于改善金属氧化物半导体层的导电率的方法
CN111554751A (zh) * 2020-06-10 2020-08-18 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、oled显示面板及装置
CN111785736A (zh) * 2020-07-08 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
KR20220111670A (ko) * 2021-02-02 2022-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 수소 차단 유전체 장벽을 포함하는 박막 트랜지스터 및 이를 형성하기 위한 방법
WO2022252327A1 (zh) * 2021-06-02 2022-12-08 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP5490314B2 (ja) * 2011-04-18 2014-05-14 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN103137701B (zh) 2011-11-30 2018-01-19 株式会社半导体能源研究所 晶体管及半导体装置
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6142136B2 (ja) * 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014093433A (ja) 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
JP2015056566A (ja) * 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP6262477B2 (ja) * 2013-09-13 2018-01-17 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
TWI528564B (zh) * 2013-09-23 2016-04-01 友達光電股份有限公司 薄膜電晶體及其製作方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
TWI527201B (zh) * 2013-11-06 2016-03-21 友達光電股份有限公司 畫素結構及其製造方法
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6281137B2 (ja) * 2014-02-28 2018-02-21 株式会社Ｊｏｌｅｄ トランジスタの製造方法および表示装置の製造方法
JP6585354B2 (ja) * 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015185610A (ja) * 2014-03-20 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI539592B (zh) 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
TWI548067B (zh) 2014-05-22 2016-09-01 友達光電股份有限公司 畫素結構
WO2015186354A1 (ja) * 2014-06-03 2015-12-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
TW201611261A (zh) * 2014-06-06 2016-03-16 波利亞有限公司 自我對齊金屬氧化物電晶體及其製造方法
JP6333377B2 (ja) * 2014-07-16 2018-05-30 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR102386839B1 (ko) * 2014-12-22 2022-04-15 삼성전자주식회사 유기 발광 소자
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6636755B2 (ja) * 2015-09-09 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
US10096718B2 (en) * 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102269462B1 (ko) * 2016-12-12 2021-06-28 스미토모덴키고교가부시키가이샤 반도체 디바이스 및 그 제조 방법
JP2018101681A (ja) 2016-12-20 2018-06-28 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP2018133404A (ja) 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
US20180323246A1 (en) * 2017-05-02 2018-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting diode display panel and manufacturing method thereof
CN107195583B (zh) * 2017-05-02 2019-08-02 深圳市华星光电技术有限公司 一种oled显示面板及其制备方法
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
CN107742647A (zh) * 2017-11-21 2018-02-27 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管
US10818801B2 (en) * 2017-12-29 2020-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor and manufacturing method thereof
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN108598145B (zh) * 2018-06-29 2021-08-31 上海天马微电子有限公司 一种有机发光显示面板和有机发光显示装置
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
WO2020059026A1 (ja) * 2018-09-18 2020-03-26 シャープ株式会社 表示装置、および表示装置の製造方法
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297582A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
CN1512830A (zh) * 2002-12-28 2004-07-14 Lg.������Lcd��ʽ���� 双面板型有机电致发光装置及其制造方法
CN101378082A (zh) * 2007-08-31 2009-03-04 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US20090269881A1 (en) * 2006-02-02 2009-10-29 Kochi Industrial Promotion Center Manufacturing method of thin film transistor including low resistance conductive thin films
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20090284449A1 (en) * 2008-05-19 2009-11-19 Hun-Jung Lee Organic light emitting display device
US20100065952A1 (en) * 2008-09-18 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20100148155A1 (en) * 2008-12-16 2010-06-17 Sungkyunkwan University Foundation For Corporate Collaboration Thin film transistor, method of forming the same and flat panel display device having the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
KR100926030B1 (ko) * 2008-02-25 2009-11-11 한국과학기술연구원 산소와 수분 투과의 차단 및 가스 배리어 특성 향상을 위한유/무기 복합 박막 보호층 및 그의 제조방법
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297582A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
CN1512830A (zh) * 2002-12-28 2004-07-14 Lg.������Lcd��ʽ���� 双面板型有机电致发光装置及其制造方法
US20090269881A1 (en) * 2006-02-02 2009-10-29 Kochi Industrial Promotion Center Manufacturing method of thin film transistor including low resistance conductive thin films
CN101378082A (zh) * 2007-08-31 2009-03-04 株式会社半导体能源研究所 显示装置以及显示装置的制造方法
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20090284449A1 (en) * 2008-05-19 2009-11-19 Hun-Jung Lee Organic light emitting display device
US20100065952A1 (en) * 2008-09-18 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20100148155A1 (en) * 2008-12-16 2010-06-17 Sungkyunkwan University Foundation For Corporate Collaboration Thin film transistor, method of forming the same and flat panel display device having the same

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682677B2 (en) 2012-01-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11081502B2 (en) 2012-01-26 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI649877B (zh) * 2012-01-26 2019-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103295909A (zh) * 2012-02-28 2013-09-11 索尼公司 晶体管及其制造方法、半导体单元及其制造方法、显示器
CN103367459A (zh) * 2012-03-28 2013-10-23 索尼公司 半导体装置和电子设备
CN103367459B (zh) * 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN102723309B (zh) * 2012-06-13 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN104078511B (zh) * 2013-03-28 2018-04-10 株式会社日本有机雷特显示器 半导体器件、显示单元以及电子装置
CN104078511A (zh) * 2013-03-28 2014-10-01 索尼公司 半导体器件、显示单元以及电子装置
CN103346093B (zh) * 2013-06-13 2015-12-23 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN105409003B (zh) * 2013-07-24 2019-03-08 Imec 非营利协会 用于改善金属氧化物半导体层的导电率的方法
CN104659107B (zh) * 2015-01-08 2018-02-06 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN107204373A (zh) * 2016-03-16 2017-09-26 株式会社日本有机雷特显示器 薄膜晶体管及包括薄膜晶体管的显示装置
WO2017219411A1 (zh) * 2016-06-22 2017-12-28 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106024706A (zh) * 2016-06-22 2016-10-12 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
JP2020512689A (ja) * 2017-03-16 2020-04-23 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 薄膜トランジスタ及びその製造方法、表示パネル
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
CN107706199A (zh) * 2017-09-30 2018-02-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN109037075A (zh) * 2018-08-09 2018-12-18 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、晶体管和显示基板
CN111554751A (zh) * 2020-06-10 2020-08-18 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、oled显示面板及装置
CN111785736A (zh) * 2020-07-08 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
WO2022032754A1 (zh) * 2020-08-10 2022-02-17 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
KR20220111670A (ko) * 2021-02-02 2022-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 수소 차단 유전체 장벽을 포함하는 박막 트랜지스터 및 이를 형성하기 위한 방법
TWI817310B (zh) * 2021-02-02 2023-10-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US11929436B2 (en) 2021-02-02 2024-03-12 Taiwan Semiconductor Manufacturing Company Limited Thin transistor including a hydrogen-blocking dielectric barrier and methods for forming the same
KR102675687B1 (ko) 2021-02-02 2024-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 수소 차단 유전체 장벽을 포함하는 박막 트랜지스터 및 이를 형성하기 위한 방법
WO2022252327A1 (zh) * 2021-06-02 2022-12-08 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Also Published As

Publication number Publication date
US20120001167A1 (en) 2012-01-05
TW201214714A (en) 2012-04-01
JP2012015436A (ja) 2012-01-19
KR20120003803A (ko) 2012-01-11
TWI479662B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN102315277A (zh) 薄膜晶体管和显示装置
TWI548054B (zh) 顯示裝置
US10163940B2 (en) Display device
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
JP6019329B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
JP2016028434A (ja) 半導体装置
KR20130098906A (ko) 트랜지스터, 트랜지스터 제조 방법, 반도체 장치 및 반도체 장치 제조 방법, 표시 장치, 및 전자 기기
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
JP2013130615A (ja) 表示装置および電子機器
CN102082180A (zh) 薄膜晶体管、显示装置以及电子装置
CN102157558A (zh) 薄膜晶体管及其制造方法、以及显示装置
US20150279871A1 (en) Semiconductor device, display unit, and electronic apparatus
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
CN102148258A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
JP2015108731A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
CN107275334A (zh) 显示设备
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
JP2015122417A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2013183111A (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2013207015A (ja) 半導体装置、表示装置および電子機器
JP2013207193A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150810

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

AD01 Patent right deemed abandoned

Effective date of abandoning: 20160803

C20 Patent right or utility model deemed to be abandoned or is abandoned