具体实施方式
在半导体器件的制造工艺中,通常需要在芯片中制造半导体电感器件,因为电感器件的Q值越高,其损耗越小,效率越高,尤其在高频工作的电感器件中提高电感器件的Q值一直是人们关注的问题。
本发明的发明人认为:趋肤效应对电感器件的Q值造成很大影响,使得电感器件的Q值被限制在一个降低的范围,尤其频率越高,趋肤效应越显著,Q值也越低。然而减小趋肤效应的较好的办法就是增加金属线圈的表面积。
因此发明人经过大量研究后发明了一种半导体电感器件,包括:半导体基底,所述半导体基底包括绝缘介质层;位于绝缘介质层上的金属线圈,所述金属线圈呈螺旋状分布,且所述金属线圈背离半导体基底的表面为凹凸表面。
本发明还提供了一种半导体电感器件的制造方法,包括步骤:提供半导体基底,所述半导体基底包括绝缘介质层;在所述绝缘介质层上形成金属层;图案化金属层,形成金属线圈,所述金属线圈呈螺旋状分布,且所述金属线圈背离半导体基底的表面为凹凸表面。
本发明通过调整半导体电感器件的制造工艺,从而使得形成的半导体电感器件的金属线圈的表面为凹凸表面,这样增大了电感器件的金属线圈的表面面积,从而减小了趋肤效应,增加了电感器件的Q值。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明的半导体电感器件一实施例的示意图,图2为图1所示的半导体电感器件沿A-A’方向的剖视图,下面结合图1和图2对本发明的半导体电感器件进行说明。
如图1所示,本发明的半导体电感器件包括半导体基底110和金属线圈120。
所述半导体基底110可以是单晶硅、多晶硅或非晶硅;也可以是硅、锗、砷化镓或硅锗化合物;也可以是具有外延层或绝缘层上硅结构。所述半导体基底110还可以是其它半导体材料,这里不再一一列举。
需要特别说明的是,在需要形成金属线圈120对应位置的半导体基底110内不具有半导体器件。
如图2所示,半导体基底110包括绝缘介质层110a,所述金属线圈120位于所述绝缘介质层110a上。
所述金属线圈120的材料可以为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的一种或组合。除此之外,金属线圈120也可以为其它的金属材料。
所述金属线圈120位于绝缘介质层110a上,呈螺旋状分布,且所述金属线圈120背离半导体基底110的表面120a为凹凸表面,具体的该凹凸表面可以为在形成金属线圈120之后另外在金属线圈120上形成的凹陷和凸起,也可以为调整金属线圈120的形成工艺,例如调整物理气相沉积(PVD,PysicalVapor Deposition)的工艺,将半导体基底110温度升高或者将等离子体的流量加大等等,从而使得形成的金属线圈120的表面粗糙,从而使得金属线圈120的表面为凹凸表面。除此之外,所述金属线圈120也可以采用其它方法使得表面粗糙,为凹凸表面。
优选的,所述金属线圈120朝向半导体基底110的表面120b为凹凸表面,具体的该凹凸表面可以为调整金属层的形成工艺实现。
优选的,所述凹凸表面的凹陷位置和凸起位置的高度差d大于200埃,例如210埃。这样可以使得到的电感器件的金属线圈表面积增大,因此趋肤效应减弱,Q值增高,尤其应用在高频环境中,可以是Q值显著提高,并且该高度差可以使得电感的性能最好。但是本发明中所述凹凸表面的高度差d并不限于此,除此之外所述高度差d还可以小于或等于200埃,例如为190埃。
可选的,所述绝缘介质层110a的材料为氧化硅、氮化硅或氮氧化硅。
相应的,本发明还提供了一种半导体电感器件的制造方法。图3为本发明半导体电感器件的制造方法的流程图。图4至图7为半导体电感器件的制造方法一实施例的示意图。下面结合图3至图7对本发明半导体电感器件的制造方法进行详细说明,其包括步骤:
S10:提供半导体基底,所述半导体基底包括绝缘介质层。
参考图4,具体的,所述半导体基底110可以是单晶硅、多晶硅或非晶硅;也可以是硅、锗、砷化镓或硅锗化合物;也可以是具有外延层或绝缘层上硅结构。所述半导体基底110还可以是其它半导体材料,这里不再一一列举。
需要特别说明的是,在需要形成金属线圈120对应位置的半导体基底110内不具有半导体器件。
半导体基底110包括绝缘介质层110a。
S20:在所述绝缘介质层110a上形成金属层。
参考图5,具体的可以采用物理气相淀积(PVD)或溅射(sputtering)工艺沉积金属层115。所述金属层115的材料可以为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的一种或组合。在一具体实施方式中,采用PVD工艺沉积金属铝。在传统的沉积工艺中,目标是将金属层的表面沉积的更加平坦,在本发明中,可以将传统的PVD工艺参数进行调整,具体的将半导体基底温度升高,例如将温度从传统的300℃升高到450℃,这样使得反应的速度增快,从而使得形成的金属铝层的颗粒更大,形成金属层的表面115a更加粗糙,具有凹凸起伏。由于将等离子体的流量加大或者将反应腔室的压力增大等等方式可以使得反应的速度增快,从而使形成的金属层115的颗粒更大,形成金属层的表面115a更加粗糙,具有凹凸起伏。因此在其它实施方式中,还可以采用将等离子体的流量加大或者将反应腔室的压力增大等等方式来使得形成金属层115的表面更加粗糙,具有凹凸起伏。
优选的,所述凹凸表面的凹陷位置和凸起位置的高度差d大于200埃。
另外也可以采用CVD之后的退火温度的方法,来使得形成金属层的表面更加粗糙,本发明的目的在于提供一种具有凹凸表面的金属层,因此本领域技术人员熟知的可以使得形成的金属层具有凹凸表面的方法都在本发明的保护范围内。
由于发明是要使得金属层115背离绝缘介质层110a的表面为凹凸表面,因此在本发明中也可以像采用传统工艺淀积金属层115,然后升温或加大等离子体流量来加快反应速度,使金属层115背离绝缘介质层110a的表面115a为凹凸表面,并且由于开始采用传统的方法进行,因此使得金属层115和半导体基底110接触的表面更平坦,从而和半导体基底110之间的接触更好。
优选的,所述金属线圈120朝向半导体基底110的表面为凹凸表面,这样可以进一步的增加金属线圈120的表面积。优选的,所述凹凸表面的凹陷位置和凸起位置的高度差d大于200埃。
具体的方法可以是绝缘介质层110a的面向金属层的表面(上表面)为凹凸表面,这样在CVD形成金属层115的时候,金属层115朝向绝缘介质层110a的表面就为凹凸表面。在优选实施方式中,可以通过调整CVD工艺的参数,例如升高半导体基底的温度、增大气体流量、增加反应腔室的压力或者增加退火温度,从而使得CVD工艺形成的绝缘介质层110a的表面粗糙,从而在其上形成的金属层115的表面115b也较粗糙,具有凹凸图案。
另外,也可以先形成平坦的绝缘介质层,再在绝缘介质层上形成凸起,使得绝缘介质层的表面为凹凸表面。
S30:图案化金属层,形成金属线圈,所述金属线圈呈螺旋状分布,且所述金属线圈背离半导体基底的表面为凹凸表面。
参考图6,具体的可以首先在金属层115表面,利用原子层沉积(ALD)、化学气相淀积(CVD)工艺,优选的为等离子增强气相淀积(PECVD)工艺,淀积一层钝化层,然后利用光刻胶图形掩膜采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀钝化层、金属层115,形成金属线圈120。
然后去除钝化层和光刻胶图形,就得到半导体电感器件。
在其它实施例中,对于较难刻蚀的金属,例如铜,也可以采用先在绝缘介质层中刻蚀形成螺旋状的沟槽,然后在沟槽中填充金属,从而形成螺旋状的金属线圈。
利用本发明的半导体电感器件的制造方法得到的电感器件的金属线圈表面积增大,因此趋肤效应减弱,Q值增高,尤其应用在高频环境中,可以是Q值显著提高。在本发明中所述凹凸表面的高度差d并不限于大于200埃,除此之外所述高度差d小于或等于200埃(例如190埃),都在本发明的保护范围之内。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。