CN102254945A - Mosfet结构及其制作方法 - Google Patents

Abstract

本申请公开了一种MOSFET结构及其制作方法。该MOSFET结构包括：半导体衬底；在所述半导体衬底上形成的栅堆叠，所述栅堆叠包括高k栅介质层和栅极主体层；侧墙，包括在所述栅堆叠外侧依次形成的第一侧墙和第二侧墙，所述第一侧墙由含La氧化物形成。本发明的实施例适用于集成电路制造。

Description

MOSFET结构及其制作方法

技术领域

本申请一般地涉及半导体器件及其制作领域，更为具体地，涉及一种MOSFET(金属氧化物半导体场效应晶体管)结构及其制作方法。

背景技术

随着半导体技术的发展，晶体管尺寸不断缩小，器件和***的速度随之提高。在这种尺寸减小的晶体管中，栅介质层例如SiO₂的厚度也随之变薄。然而，当SiO₂的厚度薄到一定程度时，其将不再能很好地起到绝缘的作用，容易产生从栅极到有源区的漏电流。这使得器件性能极大恶化。

为此，替代常规的SiO₂/多晶硅的栅堆叠，提出了高k材料/金属的栅堆叠结构。所谓高k材料是指介电常数k大于3.9的材料。例如，高k材料可以包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃或La₂O₃等。通过使用这种高k材料作为栅介质层，可以极大程度上克服上述漏电流问题。

在现有技术中已经知道，在作为栅介质层的材料中加入La等材料，将能够有效地降低晶体管的阈值电压(Vt)，这有助于改善器件性能。然而，La等材料的这种降低阈值电压Vt的有效性受到多种因素的影响。例如，在参考文献1(M.Inoue et al，“Impact of Area Scaling onThreshold Voltage Lowering in La-Containing High-k/Metal GateNMOSFETs Fabricated on(100)and(110)Si”，2009Symposium on VLSITechnology Digest of Technical Papers，pp.40-41)中，对La的这种有效性进行了详细的研究，发现存在着较强的窄宽度效应(即，栅极宽度越窄，La的有效性越低)和角效应(即，沟道区的圆角影响La的有效性)。

随着沟道不断变窄，栅介质层的有效性在沟道区的范围内受到影响。因此有必要进一步采取其他措施，以便有效应对阈值电压Vt的降低。

发明内容

鉴于上述问题，本发明的目的在于提供一种金属氧化物半导体场效应晶体管(MOSFET)结构及其制作方法，该MOSFET能够减小阈值电压(Vt)沿沟道长度和宽度方向的变化，从而改善器件性能。

根据本发明的一个方面，提供了一种金属氧化物半导体场效应晶体管，包括：半导体衬底；在所述半导体衬底上形成的栅堆叠，所述栅堆叠包括高k栅介质层和栅极主体层；侧墙，包括在所述栅堆叠外侧依次形成的第一侧墙和第二侧墙，所述第一侧墙由含La氧化物形成。

优选地，所述高k栅介质层包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中任一种或多种的组合。

其中，所述含La氧化物包括La₂O₃、LaAlO、LaHfO、LaZrO中任一种或多种的组合。

优选地，所述第一侧墙的厚度小于等于5nm；第二侧墙由氮化物形成。

第二侧墙的外侧可以包括第三侧墙，即第二侧墙位于第一侧墙和第三侧墙之间。第三侧墙可以为氧化物、氮化物或低k材料形成。低k材料可以为SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ中的任一种或多种的组合。

根据本发明的另一方面，提供了一种制作金属氧化物半导体场效应晶体管的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成高k栅介质层、栅极主体层，并进行构图以形成栅堆叠；在所述栅堆叠的外侧依次形成第一侧墙和第二侧墙，所述第一侧墙由含La氧化物形成。

根据本发明的实施例，在侧墙中加入了一层由含La氧化物形成的第一侧墙，由于La元素向栅介质层中扩散，因此能够有效降低晶体管的阈值电压Vt。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和有点将更为清楚，在附图中：

图1-5示出了根据本发明一个实施例的制作金属氧化物半导体场效应晶体管(MOSFET)的流程中部分阶段的示意截面图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本发明实施例的半导体器件的截面图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

图1-4示出了根据本发明一个实施例的制作金属氧化物半导体场效应晶体管(MOSFET)的流程中部分阶段的示意截面图。

优选地，首先如图1所示，在半导体衬底1001中形成浅沟槽隔离(STI)1002，以隔离各单独的器件区域。STI 1002例如可以通过在半导体衬底1001中蚀刻出浅槽并淀积SiO₂而形成。

接着，在半导体衬底1001上形成晶体管结构的栅堆叠100A、100B。在此，示出了两个晶体管结构。但是，本领域普通技术人员应当理解，本发明不限于此，可以仅存在单个晶体管结构，或者存在三个乃至更多晶体管结构；而且所示两个晶体管结构的位置关系也不限于图中所示。

栅堆叠100A、100B例如分别包括高k材料层1003、栅极金属层1004；优选地，还可以包括多晶硅1005。本发明实施例中所举的栅极主体包括栅极金属层1004和多晶硅1005。在其他的实施例中，栅极主体可以包括其他的结构，例如，多晶硅上可以形成NiSi等结构来减小栅电阻。这种栅堆叠100A、100B可以通过多种方式来形成。具体地，例如在衬底上依次淀积高k材料的栅介质层、栅极金属层以及可选的多晶硅或非晶硅层。例如，高k材料可以包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中的任一种或多种，厚度例如为1-5nm。栅极金属层例如可以包括TaN、Ta₂C、HfN、HfC、TiC、TiN、MoN、MoC、TaTbN、TaErN、TaYbN、TaSiN、TaAlN、TiAlN、TaHfN、TiHfN、HfSiN、MoSiN、MoAlN、Mo、Ru、RuO₂、RuTa_x、NiTa_x等，厚度例如可以为10-20nm。可选的多晶硅或非晶硅层厚度例如为50-100nm。然后，对淀积的各层进行构图，以形成栅堆叠。

然后，例如可以进行LDD(轻掺杂漏)掺杂，从而在栅堆叠的两侧形成轻掺杂区，也称为源/漏延伸区(SDE)，SDE在沟道两端形成的浅结有利于抑制短沟道效应。

接着，如图2所示，在半导体衬底1001包括栅堆叠100A、100B上淀积含La氧化物层1006，例如厚度约为3-5nm，材料例如为La₂O₃、LaAlO、LaHfO、LaZrO中任一种或多种的组合。在此所说的“淀积”可以包括各种淀积材料的方式，例如包括但不限于CVD(化学气相淀积)、分子束外延(MBE)、蒸镀等。

随后，如图3所示，对所淀积的含La氧化物层1006进行构图，例如通过RIE(反应离子刻蚀)等干法刻蚀，使得该含La氧化物层仅留在栅堆叠100A、100B的侧壁，如图3中1006′所示，从而构成第一侧墙1006′。

与上述形成第一侧墙的方法类似，接着进一步形成侧墙的其他部分，如第二侧墙1007、第三侧墙1008。可以在形成了第一侧墙的半导体衬底1001上淀积另一氧化物层，例如SiO₂，并采用干法刻蚀该氧化物层，从而在第一侧墙1006′的外侧形成第二侧墙1007。接着在形成了第二侧墙1007的外壁上淀积氮化物层，例如Si₃N₄，对该氮化物层进行刻蚀以在第二侧墙1007的外侧形成第三侧墙。第三侧墙的材料还可以是氧化物或低k材料，包括：SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ中的任一种或多种的组合。形成侧墙的方法在现有技术中是已知的，在此不再赘述。

可以选择是否形成第三侧墙1008，该侧墙不是必须的。如果不形成第三侧墙，那么形成的结构如图5所示，包括第一侧墙和第二侧墙。

一般地，第一侧墙的厚度可以为1-5nm，第二侧墙为氧化物，厚度为3-10nm，第三侧墙可以为氧化物、氮化物或低k介质材料，例如SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ中的任一种或多种的组合，厚度约为10-50nm。

形成侧墙之后，以栅堆叠100A、100B为掩模，进行源/漏区注入，之后，在形成侧墙(1006′、1007、1008)后，以栅堆叠和侧墙一起为掩模来进行源/漏区注入，以形成源/漏区，如图4中虚线所示。由于这种源/漏区的形成与本发明的主旨并无直接关联，在此省略了对其的详细描述。

最终，得到了图4所示的根据本发明一个实施例的MOSFET结构。具体地，如图4所示，该MOSFET包括：半导体衬底1001；在半导体衬底1001上形成的栅堆叠，栅堆叠包括栅介质层1003、栅极主体层(包括栅极金属层1004以及可选的多晶硅层1005)；以及侧墙，从栅堆叠一侧开始依次包括第一侧墙1006′、第二侧墙1007、以及可选的第三侧墙1008。其中，栅介质层1003可以包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中的任一种或多种的组合，栅介质层1003厚度例如为1-5nm。第一侧墙1006′厚度优选为小于等于5nm，可以由含La氧化物形成，例如La₂O₃、LaAlO、LaHfO、LaZrO中任一种或多种的组合。第二侧墙的厚度约为3-10nm，由氧化物形成，例如SiO₂、SiOF、SiCOH、SiO、SiCO等。第三侧墙的厚度约为10-50nm，可以是氮化物、氧化物或低k介质材料，例如Si₃N₄、SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ等或它们的组合。

根据本发明另一实施例的MOSFET如图5所示，与图4的结构不同的是，栅堆叠的两侧只包括第一侧墙1006′和第二侧墙1007。

对于采用高k栅介质层的MOSFET来说，沟道越窄，栅介质层的有效性很容易受到影响，尤其是在沟道的边缘。本发明的实施例在栅堆叠的外侧形成了含La氧化物形成的第一侧墙1006′，部分La元素扩散到栅介质层中，能够有效降低晶体管的阈值电压Vt，改善器件的性能。优选地，还可以在栅介质层1003中引入La₂O₃，以便降低最终形成的晶体管结构的阈值电压(Vt)。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (14)

1.一种金属氧化物半导体场效应晶体管，包括：

半导体衬底；

在所述半导体衬底上形成的栅堆叠，所述栅堆叠包括高k栅介质层和栅极主体层；

侧墙，包括在所述栅堆叠外侧依次形成的第一侧墙和第二侧墙，所述第一侧墙由含La氧化物形成。

2.如权利要求1所述的晶体管，其中，所述高k栅介质层包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中任一种或多种的组合。

3.如权利要求1所述的方法，其中，所述含La氧化物包括La₂O₃、LaAlO、LaHfO、LaZrO中任一种或多种的组合。

4.如权利要求1所述的方法，其中，所述第一侧墙的厚度小于等于5nm。

5.如权利要求1所述的方法，其中所述第二侧墙由氧化物形成。

6.如权利要求1至5中任一项所述的方法，其中所述第二侧墙的外侧形成有第三侧墙。

7.如权利要求6所述的方法，其中所述第三侧墙为氧化物、氮化物或低k材料。

8.如权利要求7所述的方法，其中所述低k材料包括：SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ中的任一种或多种的组合。

9.一种制作金属氧化物半导体场效应晶体管的方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成高k栅介质层、栅极主体层，并进行构图以形成栅堆叠；

在所述栅堆叠的外侧依次形成第一侧墙和第二侧墙，所述第一侧墙由含La氧化物形成。

10.如权利要求9所述的方法，其中在栅堆叠的外侧依次形成第一侧墙和第二侧墙的步骤包括：

淀积第一氧化物层，并刻蚀所述第一氧化物层以在所述栅堆叠外侧形成第一侧墙，所述第一氧化物为含La氧化物；

淀积第二氧化物层，并干法刻蚀所述第二氧化物层以在第一侧墙外侧形成第二侧墙。

11.如权利要求10所述的方法，其中所述含La氧化物为La₂O₃、LaAlO、LaHfO、LaZrO中任一种或多种的组合。

12.如权利要求9所述的方法，所述栅介质层包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO和TiO₂中任一种或多种的组合。

13.根据权利要求9至12中任一项所述的方法，在形成第二侧墙之后，还包括：

淀积第三氧化物层、氮化物层或低k材料层，并干法刻蚀所述第三氧化物层、氮化物层或低k材料层以在第二侧墙外侧形成第三侧墙。

14.如权利要求13所述的方法，其中所述低k材料包括：SiO₂、SiOF、SiCOH、SiO、SiCO、HSQ和MSQ中的任一种或多种的组合。

Images