CN102244193A - 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 - Google Patents
包含钌掺杂的氧化钽基电阻型存储器及其制备方法 Download PDFInfo
- Publication number
- CN102244193A CN102244193A CN2010101756412A CN201010175641A CN102244193A CN 102244193 A CN102244193 A CN 102244193A CN 2010101756412 A CN2010101756412 A CN 2010101756412A CN 201010175641 A CN201010175641 A CN 201010175641A CN 102244193 A CN102244193 A CN 102244193A
- Authority
- CN
- China
- Prior art keywords
- layer
- storage medium
- tantalum oxide
- ruthenium
- taox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明属于半导体存储器技术领域,具体为包含钌掺杂的氧化钽基电阻型存储器。该电阻型存储器包括上电极、下电极、以及设置在上电极和下电极之间的包含钌掺杂的氧化钽基存储介质层。包含Ru掺杂的氧化钽基存储介质层中,通过分布的Ru元素,可以有效控制氧化钽基存储介质层中导电灯丝中形成的位置以及数量,避免了随机形成的可能。因此,该存储器性能更加稳定,器件性能参数的波动小。同时,易于与32纳米或者32纳米以下铜互连工艺集成。
Description
技术领域
本发明属于半导体存储器技术领域,具体涉及基于金属氧化物氧化钽(TaOx,2≤x≤3)的电阻型存储器(Resistive Memory)及其制备方法,尤其涉及一种以包含钌(Ru)掺杂的氧化钽基作为存储介质的电阻型存储器及其制备方法。
背景技术
存储器在半导体市场中占有重要的地位,由于便携式电子设备的不断普及,不挥发存储器在整个存储器市场中的份额也越来越大,其中90%以上的份额被FLASH(闪存)占据。但是由于存储电荷的要求,FLASH的浮栅不能随技术代发展无限制减薄,有报道预测FLASH技术的极限在32nm左右,这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻型转换存储器件(Resistive Switching Memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注,所使用的材料有相变材料、掺杂的SrZrO3、铁电材料PbZrTiO3、铁磁材料Pr1-xCaxMnO3、二元金属氧化物材料、有机材料等。
电阻型存储器(Resistive Memory)是通过电信号的作用、使存储介质在高电阻状态(High Resistance State,HRS)和低电阻状态(Low Resistance State,LRS)之间可逆转换,从而实现存储功能。电阻型存储器使用的存储介质材料可以是各种半导体金属氧化物材料,例如,氧化铜、氧化钛、氧化钨等。
氧化钽(TaOx,1<x≤3)材料作为两元金属氧化物中的一种,Panasonic公司Z.Wei等人在IEDM 2008中的题为“Highly reliable TaOx ReRAM and Direct Evidence of RedoxReaction Mechanism”的一文中报道了氧化钽的电阻转换特性,因此其可以作为电阻型存储器的存储介质。从中可以看到,TaOx的吉布斯自由能ΔG相对较小,因此其LRS和HRS之间转换快,可达到纳秒量级,从而解决了在高速存储器中的应用问题。
进一步,随着半导体工艺技术的发展,关键尺寸不断减小,电阻型存储器技术必然需要延伸至45纳米(nm)工艺节点以后。Cu、W等材料由于晶粒尺寸的限制,其相应的氧化物做存储介质时会导致漏电流较大,从而增加功耗,不能有效地在45nm及32nm阶段取代Flash。并且在32纳米工艺节点,要求铜互连结构中的阻挡层厚度降到3.6nm,深宽比也进一步加大,传统的Ti/TiN、Ta/TaN等无法满足其要求。另外,由于工艺尺寸的缩小,工艺波动性也相对更明显,基于氧化钽电阻型存储器的电学性能波动的问题更加突出
IBM公司的S.M.Rossnagel等人在题为“Interconnect issues post 45nm,S.M.Rossnagel”的一文中(IEEE INTERNATIONAL ELECTRON DEVICES MEETING 2005,TECHNICALDIGEST,p95-97,2005)指出,在32nm工艺节点后铜扩散阻挡层材料将采用Ru/TaN复合层材料
综合以上现有技术,有必要提出一种新型的电阻型电阻存储器。
发明内容
本发明的目的是提供一种氧化钽基电阻型存储器及其制备方法,以解决器件性能参数波动的问题,并解决现有电阻型存储器不易与32纳米或者32纳米以下工艺节点的铜互连工艺兼容的问题。
本发明的一个方面,提供一中氧化钽基电阻型存储器。该存储器包括上电极、下电极、以及设置在上电极和下电极之间的包含钌掺杂的氧化钽基存储介质层。
作为较佳技术方案,所述存储介质层是通过对TaOx薄膜层进行Ru的退火扩散掺杂形成,其中,2≤x≤3。
作为另一技术方案,存储介质层是通过对TaOx薄膜层进行Ru离子注入掺杂形成,其中,2≤x≤3。
较优地,所述存储介质层的厚度范围为1纳米至200纳米。
按照本发明的氧化钽基电阻型存储器的一个实施方案,还包括位于所述下电极上方的第一介质层以及贯穿所述第一介质层中形成的孔洞,所述存储介质层位于所述孔洞的底部。
按照本发明的氧化钽基电阻型存储器的又一个实施方案,所述下电极为铜互连后端结构中形成于沟槽中的铜引线,所述存储介质层形成于铜栓塞底部。
按照本发明的氧化钽基电阻型存储器的再一个实施方案,所述下电极为铜互连后端结构中的铜栓塞,所述存储介质层形成于铜栓塞的顶部。
较佳地,所述铜互连后端结构为32纳米或32纳米以下工艺节点的铜互连后端结构,其中铜扩散阻挡层采用Ru/TaN的复合层。
所述存储介质层中,钌元素占存储介质层的原子百分含量为0.001%-20%。
所述存储介质层中,钌元素以纳米晶的形式存在于存储介质层中。
所述上电极是Ta、TaN、Ti、TiN、W、Ni、Al、Co、Cu或者Ru金属层,或者是以上任意单层结构组合所形成的复合层结构。
本发明的又一方面,提供上述氧化钽基电阻型存储的制备方法,包括以下步骤:
(1)构图形成下电极;
(2)在所述下电极上构图形成包含钌掺杂的氧化钽基存储介质层;
(3)在所述存储介质层上构图形成上电极。
按照本发明的氧化钽基电阻型存储器的制备方法的一个实施方案,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成TaOx薄膜层,其中,2≤x≤3;
(2b)在所述TaOx薄膜层上沉积钌金属薄膜层或者钌氧化物层;
(2c)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层。
按照本发明的氧化钽基电阻型存储器的制备方法的又一个实施方案,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成钌金属薄膜层或者钌氧化物层;
(2b)在所述钌金属薄膜层上沉积TaOx薄膜层,其中,2≤x≤3;
(2c)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层。
按照本发明的氧化钽基电阻型存储器的制备方法的再一个实施方案,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成第一钌金属薄膜层或者第一钌氧化物层;
(2b)在所述第一钌金属薄膜层上沉积TaOx薄膜层,其中,2≤x≤3;
(2c)在所述TaOx薄膜层上沉积第二钌金属薄膜层或者第二钌氧化物层;
(2d)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层。
按照本发明的氧化钽基电阻型存储器的制备方法的还一个实施方案,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成第一TaOx薄膜层,其中,2≤x≤3;
(2b)在所述TaOx薄膜层上沉积钌金属薄膜层或者钌氧化物层;
(2c)在所述钌金属薄膜层上形成第二TaOx薄膜层;
(2d)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层。
较佳地,所述钌金属薄膜层的厚度范围为0.3纳米至150纳米;所述钌氧化物层的厚度范围为0.3纳米至10纳米。所述TaOx薄膜层的厚度范围为1纳米至200纳米。
所述TaOx薄膜层通过对钽金属氧化形成;所述氧化为高温下含氧气体中氧化、高温氧等离子体下氧化或者湿法氧化。
所述钌氧化物层的为RuO2,在退火时,选择400℃~900℃的温度范围,RuO2发生以下分解反应:RuO2→Ru+O2。
本发明的技术效果是,包含Ru掺杂的氧化钽基存储介质层中,通过分布的Ru元素,可以有效控制氧化钽基存储介质层中导电灯丝中形成的位置以及数量,避免了随机形成的可能,因此,其存储性能更加稳定,器件性能参数的波动小。同时,易于与32纳米或者32纳米以下铜互连工艺集成。
附图说明
图1是按照本发明提供的氧化钽基电阻型存储器的第一实施例结构示意图。
图2是图1所示氧化钽基电阻型存储器的机理模型解释示意图。
图3是按照本发明提供的氧化钽基电阻型存储器的第二实施例结构示意图。
图4是制备图3所示氧化钽基电阻型存储器的第一实施例方法示意图。
图5是制备图3所示氧化钽基电阻型存储器的第二实施例方法示意图。
图6是制备图3所示氧化钽基电阻型存储器的第三实施例方法示意图。
图7所示为制备图3所示氧化钽基电阻型存储器的第四实施例方法示意图。
图8至图11是以钌氧化物层作为扩散掺杂层以掺杂形成(TaOx:Ru)存储介质层的结构示意图。
图12是钌氧化物层作为扩散掺杂层退火扩散时的原理示意图。
图13是按照本发明提供的氧化钽基电阻型存储器的第三实施例结构示意图。
图14是按照本发明提供的氧化钽基电阻型存储器的第四实施例结构示意图。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明,本发明提供优选实施例,但不应该被认为仅限于在此阐述的实施例。在图中,为了清楚放大了层和区域的厚度,但作为示意图不应该被认为严格反映了几何尺寸的比例关系。
在此参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状,而是包括所得到的形状,比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例图示中,均以矩形表示,图中的表示是示意性的,但这不应该被认为限制本发明的范围。
图1所示为按照本发明提供的氧化钽基电阻型存储器的第一实施例结构示意图。如图1所示,该电阻型存储器10包括上电极130、下电极120以及夹在上电极130和下电极110之间的包含钌掺杂的氧化钽(TaOx:Ru)存储介质层120,其中,其中,2≤x≤3,钌掺杂的掺杂量可以根据具体存储性能的需求来选择,具体地优选范围为钌元素占存储介质层的原子百分含量为0.001%-20%,例如可以选择为0.5%或2%。钌元素在存储介质层120的存在形式不受本发明限制,例如,钌可以以单独的钌元素的形式存在、也可以以RuO或者RuO2的形式存在,或者以上三者形式的任意组合的形式存在。在结构上,Ru、RuO或者RuO2也可以以纳米晶的形式存在。并且,氧元素在存储介质层120中可以均匀分布,也可以不均匀分布,例如,从存储介质层120从上到下逐渐递减分布。氧元素的具体含量以及具体分布形式与氧化的方法、工艺条件相关。存储介质层120的厚度不受本发明限制,优选地,其厚度范围可以为约1纳米至约200纳米。
上电极130和下电极110之间施加电学信号,例如电压脉冲信号、电流脉冲信号,(TaOx:Ru)存储介质层120可以在高阻态和低阻态之间来回转换。其中,由高阻态向低阻态转换定义为Set(置位)操作,由低阻态向高阻态转换定义为Reset(复位)操作。根据电阻型存储器的原理,存储介质层的高阻态和低阻态之间的转换是通过存储介质层中的灯丝(filament)的形成与断开实现的。对TaOx进行Ru掺杂后,相比于现有技术的以TaOx为存储介质层的电阻型存储器,器件的存储性能更加稳定,例如,低阻态电阻或高阻态电阻分布更加均匀。因此,电阻型存储器10能有效地防止器件性能参数的波动。
图2所示为图1所示氧化钽基电阻型存储器的机理模型解释示意图。如图2所示,该电阻型存储器在低阻状态,(TaOx:Ru)存储介质层120中形成了若干导电灯丝122,导电灯丝的电阻相对较低,从而导通了上电极130和下电极。灯丝一般是由氧空位形成。在掺入Ru后,导电的Ru或钌的氧化物分布于存储介质层120中,在进行Set操作时,灯丝更加容易在Ru元素所分布的地方形成,从而有效控制了导电灯丝122的形成位置以及数量,避免了随机形成的可能,因此可以使存储性能更加稳定。在该图示实施例中,每个灯丝上分布有掺杂的Ru 120,掺杂的Ru 120是以纳米晶的形式存在。
图3所示为按照本发明提供的氧化钽基电阻型存储器的第二实施例结构示意图。同样,该氧化钽基电阻型存储器包括下电极20、上电极50以及形成于上电极50和下电极20之间的(TaOx:Ru)存储介质层30,与图1所示实施例相区别的是,还包括下电极20上方的介质层40以及贯穿介质层40所形成的孔洞,(TaOx:Ru)存储介质层30形成于介质层40的孔洞的底部,因此,(TaOx:Ru)存储介质层30的面积大小通过介质层的孔洞所限定。为更易于与铜互连工艺集成,优选地,下电极20选择为铜金属层。
以下结合图3所示实施例进一步氧化钽基电阻型存储器的制备方法过程。
图4所示为制备图3所示氧化钽基电阻型存储器的第一实施例方法示意图。
步骤S10,如图4a所示,在下电极20上沉积形成介质层40;下电极40可以为各种导电金属层,例如可以是铜金属层,也可以是Ta金属层。介质层40的厚度根据存储介质层的厚度来选择确定。介质层20的材料可以为SiO2、Si3N4、SiOCH、FSG(掺氟的氧化硅)、HSQ(掺氢的氧化硅)或其复合材料,或起到同样作用的其他材料等。介质层20可以采用溅射、CVD等方法沉积形成。
步骤S20,如图4b所示,在所述介质层40上构图刻蚀形成孔洞21;孔洞21的面积大小根据欲形成的存储介质层的面积大小选择确定,其可以通过常规的光刻刻蚀工艺形成。
步骤S30,如图4c所示,在所述孔洞的底部形成TaOx薄膜层31。TaOx薄膜层主要以下两种方法形成:(1)直接沉积形成;(2)通过对Ta金属氧化形成。采用第(1)种方法时,例如,可以通过在氧气气氛中反应溅射沉积形成TaOx薄膜层,溅射的工艺条件(例如氧气流量、压强、温度)等决定TaOx薄膜层的具体成分比例,本领域技术人员可以根据实验以确定具体的工艺条件。采用第(2)中方法时,有两种途径实现:(a)下电极20采用Ta金属,以介质层40作掩模氧化部分Ta金属以形成TaOx薄膜层31;(b)先沉积一钽金属薄膜层,再对Ta金属薄膜层氧化形成TaOx薄膜层31。其中,氧化的方法主要有:(1)高温下含氧气体中氧化(2)高温氧等离子体下氧化(3)湿法氧化。以第(1)中氧化方法为例,通过在一定高温(300℃-600℃)下,孔洞61中的Ta金属薄膜层暴露于含氧的气体中,Ta金属与气体发生化学反应,氧化生成TaOx化合物层。在该实施例中,化学反应的恒定气压小于20Torr。生成的TaOx化合物层中,2≤x≤3,氧与钽的化学计量比与形成的工艺参数有关,例如气体流量,温度、时间等等,并且TaOx化合物层中的氧钽比不一定是完全均匀的,在该实施例中,由于表面的Ta更容易与含氧的气体结合,TaOx化合物层中越接近下电极20,其钽与氧的化学计量比更高。TaOx薄膜层31的厚度不受本发明限制,优选地,其厚度范围可以为约1nm至约40nm,例如,其可以为5nm。
步骤S40,如图4d所示,在TaOx薄膜层31上沉积钌金属薄膜层32。钌金属薄膜层32主要是用来扩散掺杂的,因此,钌金属薄膜层32选择较薄的厚度,其厚度范围可以为约0.3纳米至约10纳米,例如可以选择为1纳米或者2纳米。钌金属薄膜层32可以通过溅射、ALD(原子层淀积)等工艺形成。
步骤S50,如图4e所示,退火扩散掺杂形成(TaOx:Ru)存储介质层30。在该实施例中,通过在一定条件下退火,可以使表层的Ru向TaOx薄膜层中扩散从而形成(TaOx:Ru)存储介质层30。具体地,可以选择在真空中快速快速退火处理,退火温度在300℃~700℃,退火时间在10~30分钟,Ru原子扩散进入TaOx薄膜层中,以Ru原子或者RuOz(1≤z≤2)氧化物的形式存在于存储介质层30中。
步骤S50,如图4f所示,构图形成上电极50;上电极80和下电极30可以单层结构,其可以是Ta、TaN、Ti、TiN、W、Ni、Al、Co、Cu或者Ru等金属材料,也可以是以上任意单层结构组合所形成的复合层结构。例如,在钌金属薄膜层32厚度较厚,钌未完全扩散完时,所剩余的钌金属(图中未示出)可以被用来当作上电极50的一部分。
至此,图3所示的氧化钽基电阻型存储器基本形成。图4所示的制备方法过程还有许多变换形式,特别是在掺杂形成(TaOx:Ru)存储介质层30之前的结构,Ru金属薄膜层与TaOx薄膜层的位置可以有着不同的变换形式。以下将分别说明。
图5所示为制备图3所示氧化钽基电阻型存储器的第二实施例方法示意图。相比如图4所示实施例,其区别在于先执行步骤S40再执行步骤S50。如图5c所示,在所述孔洞的底部形成钌金属薄膜层32;然后再如图5d所示,在钌金属薄膜层32沉积TaOx薄膜层31。在退火扩散的过程中,钌是从底部向上扩散掺杂的。其它步骤过程与以上所述基本一致,在此不再一一详述。
图6所示为制备图3所示氧化钽基电阻型存储器的第三实施例方法示意图。相比如图5所示实施例,其区别在于TaOx薄膜层31的上面和下面均分别形成了钌金属薄膜层32b和32a,钌是从TaOx薄膜层31底部和顶部同时向TaOx薄膜层31扩散掺杂的。如图6c所示,在所述孔洞的底部形成钌金属薄膜层32a;再如图6d所示,在钌金属薄膜层32沉积TaOx薄膜层31,然后再如图6e所示,在TaOx薄膜层31上沉积钌金属薄膜层32b。其它步骤过程与以上图4所述基本一致,在此不再一一详述。
图7所示为制备图3所示氧化钽基电阻型存储器的第四实施例方法示意图。相比如图4所示实施例,其区别在于在两层TaOx薄膜层31a和31b中间形成了钌金属薄膜层32,钌是从TaOx薄膜层31b的底部和从TaOx薄膜层31b的顶部分布扩散掺杂的。如图7c所示,在所述孔洞的底部形成TaOx薄膜层31a;再如图6d所示,在TaOx薄膜层31a上沉积钌金属薄膜层32,然后再如图6e所示,在钌金属薄膜层32上沉积又一层TaOx薄膜层31b。其它步骤过程与以上图4所述基本一致,在此不再一一详述。
以上制备方法的实施例中具体介绍了热扩散掺杂Ru的方法,但是,也可以采用对如图4c所示TaOx薄膜层31进行Ru离子注入掺杂以形成如图4e所示的(TaOx:Ru)存储介质层30。
在采用退火扩散掺杂Ru的方法过程中,本发明不仅限于提出图4至图7所示的采用Ru金属薄膜层扩散掺杂的方法,还进一步提出了以导电的钌氧化物层代替钌金属薄膜层作为扩散掺杂层的方法。
图8至图11所示为以钌氧化物层作为扩散掺杂层以掺杂形成(TaOx:Ru)存储介质层的结构示意图。其中,图8所示结构实施例用以替换图4d中的结构,如图8所示,钌氧化物层33用来替代Ru金属薄膜层32。图9所示结构实施例用以替换图5d中的结构,如图9所示,钌氧化物层33用来替代Ru金属薄膜层32。图10所示结构实施例用以替换图6e中的结构,如图10所示,钌氧化物层33a和33b分布用来替代Ru金属薄膜层32a和33b。图11所示结构实施例用以替换图7e中的结构,如图11所示,钌氧化物层33用来替代Ru金属薄膜层32。以上实施例结构中,钌氧化物层的厚度范围优选地为约0.3纳米至约10纳米,例如可以选择为1纳米或者2纳米。钌氧化物层可以通过反应溅射等薄膜沉积方法形成,优选地,钌氧化物层为RuO2。采用钌氧化物层作为扩散掺杂层时,在退火的扩散的工艺过程中,本领域技术人员可以根据选择不同于图4所示实施例方法过程的退火条件。例如,退火温度选择在400℃~900℃,退火时间为30秒至30分钟。需要指出的是,在其他变换实施例中,对于图10所示结构,也可以采用一层为Ru金属薄膜层另一层为钌氧化物层,也即Ru金属薄膜层和钌氧化物层同时用作扩散掺杂层。
图12所示为钌氧化物层作为扩散掺杂层退火扩散时的原理示意图。如图12所示,RuO2在一定温度下会发生分解反应:RuO2→Ru+O2,从而形成RuO或者Ru纳米晶并向TaOx薄膜层中扩散,如果分解不完全,也可以以RuO2纳米晶形式存在。需进一步说明的是,RuO2、RuO、Ru三者都是导电的,电阻率相差不大,因此即使RuO2分解不完全,TaOx中只存在RuO,或者RuO2纳米晶时,也可以稳定导电灯丝,使导电灯丝分布在RuO或者RuO2纳米晶周围。另外,RuO2分解后形成的O-2扩散到TaOx薄膜层中,与Ta原子结合填充了氧空位,从而减少了原TaOx存储介质层中的缺陷浓度,有效提高了(TaOx:Ru)存储介质层初始态电阻以及低阻态的电阻,从而相比如图4所示的方法,可以更加减小器件的功耗。
以上所示方法形成的(TaOx:Ru)存储介质层包含Ta和Ru两种金属元素,而根据现有技术的说明,在32纳米或者32纳米以下工艺节点的铜互连结构中,其铜的扩散阻挡层将会采用Ru/TaN复合层材料,该扩散阻挡层同样包括Ru和Ta金属元素,因此,该电阻型存储器与铜互连后端工艺结构集成时,不会引入新的元素,因此,工艺风险小,易于与32纳米或者32纳米以下工艺节点的铜互连后端工艺集成。
以下进一步说明氧化钽基电阻型存储器集成于铜互连后端结构的实施例。
图13所示为按照本发明提供的氧化钽基电阻型存储器的第三实施例结构示意图。在该实施例中,氧化钽基电阻型存储器4可以与铜互连后端工艺集成,氧化钽基电阻型存储器4的下电极是铜互连中的铜栓塞62,(TaOx:Ru)存储介质层30形成于铜栓塞62的顶部。氧化钽基电阻型存储器4可以通过以下方法过程形成。
参考图13,铜引线60以及铜引线60上的铜栓塞62通过常规的大门士革工艺或者双大马士革工艺形成,然后在铜栓塞62和层间介质层71上面形成盖帽层81,然后构图刻蚀盖帽层81以打开铜栓塞62的顶部,因此,可以在打开铜栓塞的孔中按照以上所述的各实施例的方法形成(TaOx:Ru)存储介质层30。进一步,还可以在(TaOx:Ru)存储介质层30上形成上电极(图13中未示出)。
优选地,该铜互连结构为32纳米或者32纳米以下工艺节点的铜互连结构,其中,扩散阻挡层90采用Ru/TaN复合层。
图14所示为按照本发明提供的氧化钽基电阻型存储器的第四实施例结构示意图。在该实施例中,氧化钽基电阻型存储器5可以与铜互连后端工艺集成,氧化钽基电阻型存储器5的下电极是铜互连中的铜引线60,(TaOx:Ru)存储介质层30形成于铜栓塞62的底部。在该实施例中,还包括形成于(TaOx:Ru)存储介质层30和铜栓塞62之间的上电极50。同样,优选地,该铜互连结构为32纳米或者32纳米以下工艺节点的铜互连结构,其中,扩散阻挡层90采用Ru/TaN复合层。
以上例子主要说明了本发明电阻型存储器以及制备方法。尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。
Claims (16)
1.一种氧化钽基电阻型存储器,包括上电极、下电极,其特征在于,还包括设置在上电极和下电极之间的包含钌掺杂的氧化钽基存储介质层。
2.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,所述存储介质层是通过对TaOx薄膜层进行Ru的退火扩散掺杂形成,或者过对TaOx薄膜层进行Ru离子注入掺杂形成,其中,2≤x≤3。
3.根据权利要求1或2所述的氧化钽基电阻型存储器,其特征在于,所述存储介质层的厚度为1纳米至200纳米。
4.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,还包括位于所述下电极上方的第一介质层以及贯穿所述第一介质层中形成的孔洞,所述存储介质层位于所述孔洞的底部。
5.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,所述下电极为铜互连后端结构中形成于沟槽中的铜引线,所述存储介质层形成于铜栓塞底部;或者,所述下电极为铜互连后端结构中的铜栓塞,所述存储介质层形成于铜栓塞的顶部。
6.根据权利要求5所述的氧化钽基电阻型存储器,其特征在于,所述铜互连后端结构为32纳米或32纳米以下工艺节点的铜互连后端结构,其中铜扩散阻挡层采用Ru/TaN的复合层。
7.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,所述存储介质层中,钌元素占存储介质层的原子百分含量为0.001%-20%。
8.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,所述存储介质层中,钌元素以纳米晶的形式存在于存储介质层中。
9.根据权利要求1所述的氧化钽基电阻型存储器,其特征在于,所述上电极是Ta、TaN、Ti、TiN、W、Ni、Al、Co、Cu或者Ru金属层,或者是以上任意单层结构组合所形成的复合层。
10.一种如权利要求1所述氧化钽基电阻型存储的制备方法,其特征在于,包括以下步骤:
(1)构图形成下电极;
(2)在所述下电极上构图形成包含钌掺杂的氧化钽基存储介质层;
(3)在所述存储介质层上构图形成上电极。
11.根据权利要求10所述的制备方法,其特征在于,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成TaOx薄膜层,其中,2≤x≤3;
(2b)在所述TaOx薄膜层上沉积钌金属薄膜层或者钌氧化物层;
(2c)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层;
或者,所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成钌金属薄膜层或者钌氧化物层;
(2b)在所述钌金属薄膜层上沉积TaOx薄膜层,其中,2≤x≤3;
(2c)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层;
或者所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成第一钌金属薄膜层或者第一钌氧化物层;
(2b)在所述第一钌金属薄膜层上沉积TaOx薄膜层,其中,2≤x≤3;
(2c)在所述TaOx薄膜层上沉积第二钌金属薄膜层或者第二钌氧化物层;
(2d)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层;
或者所述步骤(2)包括以下步骤:
(2a)在所述下电极上形成第一TaOx薄膜层,其中,2≤x≤3;
(2b)在所述TaOx薄膜层上沉积钌金属薄膜层或者钌氧化物层;
(2c)在所述钌金属薄膜层上形成第二TaOx薄膜层;
(2d)退火扩散掺杂形成包含钌掺杂的氧化钽基存储介质层。
12.根据权利要求11所述的制备方法,其特征在于,所述钌金属薄膜层的厚度范围为0.3纳米至10纳米;所述钌氧化物层的厚度范围为0.3纳米至10纳米。
13.根据权利要求11所述的制备方法,其特征在于,所述TaOx薄膜层的厚度范围为约1纳米至约200纳米。
14.根据权利要求11所述的制备方法,其特征在于,所述TaOx薄膜层通过对钽金属氧化形成。
15.根据权利要求14所述的制备方法,其特征在于,所述氧化为高温下含氧气体中氧化、高温氧等离子体下氧化或者湿法氧化。
16.根据权利要求11所述的制备方法,其特征在于,所述钌氧化物层为RuO2,在退火时,选择400℃~900℃的温度范围,RuO2发生以下分解反应:RuO2→Ru+O2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101756412A CN102244193A (zh) | 2010-05-13 | 2010-05-13 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101756412A CN102244193A (zh) | 2010-05-13 | 2010-05-13 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102244193A true CN102244193A (zh) | 2011-11-16 |
Family
ID=44962135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101756412A Pending CN102244193A (zh) | 2010-05-13 | 2010-05-13 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102244193A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013003978A1 (zh) * | 2011-07-06 | 2013-01-10 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
CN103633241A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 忆阻存储器及其制造方法 |
US8853713B2 (en) | 2012-05-07 | 2014-10-07 | Micron Technology, Inc. | Resistive memory having confined filament formation |
CN108110138A (zh) * | 2018-01-16 | 2018-06-01 | 安徽建筑大学 | 一种掺杂型阻变存储器件及其制备方法 |
US10164179B2 (en) | 2017-01-13 | 2018-12-25 | International Business Machines Corporation | Memristive device based on alkali-doping of transitional metal oxides |
CN109888091A (zh) * | 2019-03-01 | 2019-06-14 | 上海华力微电子有限公司 | 一种形成随机存储器层的方法 |
CN111564555A (zh) * | 2020-05-20 | 2020-08-21 | 浙江大学 | 一种改善工作稳定性及存储窗口的阻变存储器及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101122006A (zh) * | 2006-08-10 | 2008-02-13 | 中国科学院微电子研究所 | 一种金属纳米晶薄膜的制备方法 |
CN101159284A (zh) * | 2007-09-13 | 2008-04-09 | 复旦大学 | 一种自对准形成上电极的WOx电阻存储器及其制造方法 |
CN101226988A (zh) * | 2008-01-17 | 2008-07-23 | 复旦大学 | 一种减小CuxO电阻存储器写操作电流的方法 |
TW200836330A (en) * | 2007-02-16 | 2008-09-01 | Ind Tech Res Inst | Memory device and fabricating method thereof |
KR20090083094A (ko) * | 2008-01-29 | 2009-08-03 | 삼성전자주식회사 | 나노입자를 이용한 저항성 메모리 및 그 제조 방법 |
CN101542729A (zh) * | 2007-04-09 | 2009-09-23 | 松下电器产业株式会社 | 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置 |
-
2010
- 2010-05-13 CN CN2010101756412A patent/CN102244193A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101122006A (zh) * | 2006-08-10 | 2008-02-13 | 中国科学院微电子研究所 | 一种金属纳米晶薄膜的制备方法 |
TW200836330A (en) * | 2007-02-16 | 2008-09-01 | Ind Tech Res Inst | Memory device and fabricating method thereof |
CN101542729A (zh) * | 2007-04-09 | 2009-09-23 | 松下电器产业株式会社 | 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置 |
CN101159284A (zh) * | 2007-09-13 | 2008-04-09 | 复旦大学 | 一种自对准形成上电极的WOx电阻存储器及其制造方法 |
CN101226988A (zh) * | 2008-01-17 | 2008-07-23 | 复旦大学 | 一种减小CuxO电阻存储器写操作电流的方法 |
KR20090083094A (ko) * | 2008-01-29 | 2009-08-03 | 삼성전자주식회사 | 나노입자를 이용한 저항성 메모리 및 그 제조 방법 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013003978A1 (zh) * | 2011-07-06 | 2013-01-10 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
US8853713B2 (en) | 2012-05-07 | 2014-10-07 | Micron Technology, Inc. | Resistive memory having confined filament formation |
US9406880B2 (en) | 2012-05-07 | 2016-08-02 | Micron Technology, Inc. | Resistive memory having confined filament formation |
US9722178B2 (en) | 2012-05-07 | 2017-08-01 | Micron Technology, Inc. | Resistive memory having confined filament formation |
US10153431B2 (en) | 2012-05-07 | 2018-12-11 | Micron Technology, Inc. | Resistive memory having confined filament formation |
CN103633241A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 忆阻存储器及其制造方法 |
CN103633241B (zh) * | 2012-08-24 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 忆阻存储器及其制造方法 |
US10164179B2 (en) | 2017-01-13 | 2018-12-25 | International Business Machines Corporation | Memristive device based on alkali-doping of transitional metal oxides |
CN108110138A (zh) * | 2018-01-16 | 2018-06-01 | 安徽建筑大学 | 一种掺杂型阻变存储器件及其制备方法 |
CN109888091A (zh) * | 2019-03-01 | 2019-06-14 | 上海华力微电子有限公司 | 一种形成随机存储器层的方法 |
CN109888091B (zh) * | 2019-03-01 | 2023-12-01 | 上海华力微电子有限公司 | 一种形成随机存储器层的方法 |
CN111564555A (zh) * | 2020-05-20 | 2020-08-21 | 浙江大学 | 一种改善工作稳定性及存储窗口的阻变存储器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2202816B1 (en) | Method for manufacturing a resistive switching memory device | |
TWI700813B (zh) | 記憶體單元及記憶體裝置 | |
JP5488458B2 (ja) | 抵抗変化素子及びその製造方法 | |
JP4902821B1 (ja) | 抵抗変化型不揮発性記憶装置及びその製造方法 | |
CN101419940B (zh) | 制造存储单元组合的方法与存储单元组合 | |
CN102244193A (zh) | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 | |
TWI409944B (zh) | 相變記憶單元結構 | |
US20140113428A1 (en) | Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process | |
CN103907192A (zh) | 具有合金化电极的电阻切换器件及其形成方法 | |
US20140091272A1 (en) | Resistance variable memory structure and method of forming the same | |
CN101197318A (zh) | 制造存储单元的自对准空洞及底电极的方法 | |
CN101197423A (zh) | 制造存储单元中的自收敛存储材料元件的方法 | |
US8871561B2 (en) | Variable resistance nonvolatile storage device and method for manufacturing the same | |
TW201029239A (en) | Polysilicon pillar bipolar transistor with self-aligned memory element | |
US20090230391A1 (en) | Resistance Storage Element and Method for Manufacturing the Same | |
TWI497693B (zh) | 記憶胞及其製程 | |
TW201733177A (zh) | 相變化記憶體元件及其應用 | |
CN102484114A (zh) | 非易失性半导体存储装置及其制造方法 | |
KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 | |
JP2010010685A (ja) | メモリ素子及びその製造方法 | |
CN102683585B (zh) | 集成标准cmos工艺的电阻存储器及其制备方法 | |
CN102237309B (zh) | 氧化锰基电阻型存储器与铜互连后端工艺集成的方法 | |
WO2013057920A1 (ja) | 不揮発性記憶素子及びその製造方法 | |
US20140103281A1 (en) | Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same | |
US20210408119A1 (en) | Non-volatile storage device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111116 |