CN102244078B - 台面工艺可控硅芯片结构和实施方法 - Google Patents
台面工艺可控硅芯片结构和实施方法 Download PDFInfo
- Publication number
- CN102244078B CN102244078B CN 201110213225 CN201110213225A CN102244078B CN 102244078 B CN102244078 B CN 102244078B CN 201110213225 CN201110213225 CN 201110213225 CN 201110213225 A CN201110213225 A CN 201110213225A CN 102244078 B CN102244078 B CN 102244078B
- Authority
- CN
- China
- Prior art keywords
- type
- back side
- positive
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 121
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 121
- 239000010703 silicon Substances 0.000 title claims abstract description 121
- 238000005516 engineering process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 55
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000011521 glass Substances 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 239000004411 aluminium Substances 0.000 claims description 47
- 238000002955 isolation Methods 0.000 claims description 39
- 238000001259 photo etching Methods 0.000 claims description 32
- 230000007797 corrosion Effects 0.000 claims description 20
- 238000005260 corrosion Methods 0.000 claims description 20
- 238000005245 sintering Methods 0.000 claims description 20
- 238000001704 evaporation Methods 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 14
- 238000011049 filling Methods 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000637 aluminium metallisation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000012856 packing Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 5
- 230000009477 glass transition Effects 0.000 claims description 3
- 230000008961 swelling Effects 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 229910001392 phosphorus oxide Inorganic materials 0.000 claims description 2
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 34
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 17
- 239000000377 silicon dioxide Substances 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 21
- 229910052760 oxygen Inorganic materials 0.000 description 21
- 239000001301 oxygen Substances 0.000 description 21
- 229910052757 nitrogen Inorganic materials 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 12
- 238000001035 drying Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 239000008367 deionised water Substances 0.000 description 9
- 229910021641 deionized water Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Photovoltaic Devices (AREA)
- Dicing (AREA)
Abstract
本发明涉及台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，其特征在于：对通隔离扩散区底部设有背面应力平衡槽。本发明的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
Description
技术领域
本发明涉及一种台面工艺可控硅芯片结构，还涉及一种台面工艺可控硅芯片实施方法，属于电力半导体器件制造技术领域。
背景技术
功率可控硅在中、高压电力半导体器件芯片的制造中，至今仍广泛采用台面工艺制造技术，如图1-4所示，硅圆片正面的沟槽内生长了一层30～50μm厚的钝化玻璃膜，由于该玻璃膜的膨胀系数比硅大很多（一般钝化玻璃的膨胀系数为4.4±0.4×10-6 /℃，而硅的膨胀系数为2.6×10-6 /℃），玻璃烧结完成后，正面沟槽内的玻璃膜产生了一个很大的收缩应力，拉动硅圆片向上弯曲，由于硅圆片的弯曲使得硅片中心区域和光刻掩膜版不能贴紧而产生缝隙，造成废品产生，经常会掉片，且硅圆片破碎率很高，这种方法只适合于Φ2英寸～Φ4英寸硅圆片的制程，很难将以上技术用于Φ5英寸～Φ4英寸的硅圆片制程。
发明内容
本发明的目的是提供一种台面工艺可控硅芯片结构，还提供一种台面工艺可控硅芯片实施方法。
本发明采用的技术方案是：台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，对通隔离扩散区底部设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述背面P型区和玻璃钝化膜表面上设有多层金属电极。
所述对通隔离扩散区深度为100-180μm，所述对通隔离扩散区宽度的最小值为80-200μm。
台面工艺可控硅芯片实施方法，包括生长氧化层步骤、光刻对通隔离扩散区窗口步骤、对通隔离扩散步骤、正面P型短基区和背面P型阳基区扩散步骤、光刻阴极区窗口步骤、阴极区磷扩散步骤、光刻沟槽窗口及沟槽腐蚀步骤、沟槽内填充玻璃及烧结步骤、光刻引线孔步骤、正面蒸镀铝膜步骤、反刻铝电极步骤、背面蒸镀金属电极步骤和后续处理步骤，所述生长氧化层步骤为硅单晶片化学抛光、清洗及生长氧化层；所述对通隔离扩散步骤为对通隔离扩散，形成P型隔离带；所述正面P型短基区和背面P型阳基区扩散步骤为正面P型短基区和背面P型阳极区进行同时扩散并生长氧化层；所述阴极区磷扩散步骤为N+型阴极区磷扩散并生长氧化层；所述光刻沟槽窗口及沟槽腐蚀步骤为光刻正面的腐蚀窗口，并在正面腐蚀出一定深度的环形沟槽；所述沟槽内填充玻璃及烧结步骤为在沟槽内填充玻璃并进行烧结，烧成后的玻璃膜作为P-N结的终端钝化膜，生长LTO钝化膜，对玻璃膜进行保护；所述光刻引线孔步骤为在正面光刻门极区和阴极区的引线孔，在正面蒸镀铝膜，反刻正面的铝电极，合金，去除背面氧化层，背面蒸镀金属电极；所述后续处理步骤为芯片测试和分选，划片，进行芯片分离，检验、包装，所述光刻阴极区窗口步骤为光刻正、背面的腐蚀窗口；并在正、背面同时腐蚀出沟槽，沟槽深度为100-180μm，沟槽宽度为80-200μm，背面沟槽一定处在背面的对通隔离区内，且槽内的硅表面上任何一点与对通隔离P-N结的最短距离大于或等于30 μm，在正面和背面的沟槽内填充玻璃并进行烧结，烧成后正面沟槽的玻璃膜作为P-N结的钝化膜，烧成后背面沟槽的玻璃膜作为平衡正面收缩力整平硅片，在玻璃转化点-（10～20）℃下退火3-6h，实现降低玻璃膨胀系数。
本发明的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高，在硅片背面的芯片无源区挖出了一个相邻芯片共用的沟槽，我们称之谓应力平衡槽，该应力平衡槽内填充了玻璃并烧结，在其顶部和侧壁形成了一层玻璃膜，该玻璃膜利用其较大的收缩应力来抵消正面玻璃膜的收缩应力，使硅片平整、玻璃钝化后的制程无障碍、降低制程中硅圆片的破碎率，采用了两面同时加工的方法，在玻璃烧结的降温过程中增加了在“玻璃转化点-（10～20）℃”下退火工艺使玻璃膨胀系数进一步降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细描述。
图1为背景技术提到的台面工艺可控硅芯片结构示意图。
图2为背景技术提到的台面工艺可控硅芯片制造过程示意图。
图3为背景技术用于大直径硅圆片后的硅片弯曲度示意图。
图4为背景技术的玻璃烧结温度曲线。
图5本发明的台面工艺可控硅芯片结构示意图。
图6本发明的台面工艺可控硅芯片制造过程示意图，其中a、硅单晶片生长氧化层，b、光刻对通隔离扩散区的窗口，c、对通隔离扩散，d、p型短基区扩散，e、光刻阴极区窗口，f、N+型阴极区磷扩散，g、光刻腐蚀窗口并腐蚀槽，h、沟槽内填充玻璃并烧结，i、光刻正面引线孔，j、正面蒸镀铝膜，k、反刻正面铝电极，l、背面蒸镀金属电极。
图7为本发明技术用于大直径硅圆片后的硅片弯曲度示意图。
图8为本发明技术的玻璃烧结温度曲线。
其中：1、N+型阴极区，2、正面P型短基区，3、玻璃钝化膜，4正面沟槽，5、SiO2保护膜，6、硅单晶片，7、门极铝电极，8、阴极铝电极，9、背面金属电极，10、背面P型区，11、背面应力平衡槽内的玻璃膜，12、对通隔离扩散区，13、背面应力平衡槽。
具体实施方式
实施例1
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区2、玻璃钝化膜3、正面沟槽4、SiO2保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区2表面设有SiO2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13，对通隔离扩散区12深度为100μm，对通隔离扩散区12宽度的最小值为80μm，背面应力平衡槽13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。
如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括：
生长氧化层步骤：对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干，将硅片置于1100℃下的氧气氛下氧化，氧化时间为5小时，要求生长的氧化层厚度为1.0μm；
光刻对通隔离扩散区窗口步骤：利用匀胶机将光刻胶涂敷在硅片的正、反两面，经95℃/20min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在1070℃、氮气和氧气气氛下，扩散1.6 h，形成P型沉积层，要求R□=4.5Ω/□；e、推结，在1270℃、氮气和氧气气氛下，扩散130h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在9405℃、氮气和氧气气氛下，扩散0.9 h，形成P型沉积层，要求R□=25Ω/□；e、推结，在1250℃、氮气和氧气气氛下，扩散18h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经95℃/20min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、磷予沉积，在950℃下，通入携带POCL3的氮气和氧气，扩散1.3h，形成N+沉积层，要求R□=1Ω/□；d、推结，在1195℃、氮气和氧气气氛下，扩散3.4h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经95℃/20min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3COOH=3：1：1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤:配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤：利用匀胶机将光刻胶涂敷在硅片正面，经95℃/20min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤:利用高真空电子束蒸发台在硅片的正面蒸镀一层5μm厚的高纯铝膜；
反刻铝电极步骤:利用匀胶机将光刻胶涂敷在硅片的正面，经95℃/20min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净，甩干；
背面蒸镀金属电极步骤:喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发台在硅片的背面蒸镀 钛（0.1μm厚）—镍（0.5μm厚）—银（1.2μm厚）的多层金属电极；
后续处理步骤:a、芯片测试和分选；b、划片，进行芯片分离；c、检验；d、包装。
实施例2
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区2、玻璃钝化膜3、正面沟槽4、SiO2保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区2表面设有SiO2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13，对通隔离扩散区12深度为140μm，对通隔离扩散区12宽度的最小值为140μm，背面应力平衡槽13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。
如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括：
生长氧化层步骤：对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干，将硅片置于1150℃下的氧气氛下氧化，氧化时间为8小时，要求生长的氧化层厚度为1.5μm；
光刻对通隔离扩散区窗口步骤：利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100℃/25min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在1080℃、氮气和氧气气氛下，扩散1.8 h，形成P型沉积层，要求R□=5 Ω/□；e、推结，在1275℃、氮气和氧气气氛下，扩散140 h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在955℃、氮气和氧气气氛下，扩散1.0h，形成P型沉积层，要求R□=35Ω/□；e、推结，在1260℃、氮气和氧气气氛下，扩散25h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100℃/25min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、磷予沉积，在1000℃下，通入携带POCL3的氮气和氧气，扩散1.5h，形成N+沉积层，要求R□=3Ω/□；d、推结，在1205℃、氮气和氧气气氛下，扩散4.0h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经100℃/25min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3COOH=4：1：1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤:配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤：利用匀胶机将光刻胶涂敷在硅片正面，经100℃/25min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤:利用高真空电子束蒸发台在硅片的正面蒸镀一层6μm厚的高纯铝膜；
反刻铝电极步骤:利用匀胶机将光刻胶涂敷在硅片的正面，经100℃/25min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净，甩干；
背面蒸镀金属电极步骤:喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发台在硅片的背面蒸镀 钛（0.1μm厚）—镍（0.5μm厚）—银（1.2μm厚）的多层金属电极；
后续处理步骤:a、芯片测试和分选；b、划片，进行芯片分离；c、检验；d、包装。
实施例3
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区2、玻璃钝化膜3、正面沟槽4、SiO2保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区2表面设有SiO2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13，对通隔离扩散区12深度为180μm，对通隔离扩散区12宽度的最小值为200μm，背面应力平衡槽13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。
如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括：
生长氧化层步骤：对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干，将硅片置于1200℃下的氧气氛下氧化，氧化时间为10小时，要求生长的氧化层厚度为1.8μm；
光刻对通隔离扩散区窗口步骤：利用匀胶机将光刻胶涂敷在硅片的正、反两面，经105℃/30min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在1090℃、氮气和氧气气氛下，扩散2h，形成P型沉积层，要求R□=5.5 Ω/□；e、推结，在1280℃、氮气和氧气气氛下，扩散150h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、在硅片的正、反两面涂硼源；d、硼予沉积，在970℃、氮气和氧气气氛下，扩散1.1 h，形成P型沉积层，要求R□=45Ω/□；e、推结，在1270℃、氮气和氧气气氛下，扩散38 h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经105℃/30min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤:a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；c、磷予沉积，在1080℃下，通入携带POCL3的氮气和氧气，扩散1.7 h，形成N+沉积层，要求R□=4.0Ω/□；d、推结，在1215℃、氮气和氧气气氛下，扩散4.6h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤:利用匀胶机将光刻胶涂敷在硅片的正、反两面，经105℃/30min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3COOH=4：1：1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤:配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤：利用匀胶机将光刻胶涂敷在硅片正面，经105℃/30min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤:利用高真空电子束蒸发台在硅片的正面蒸镀一层8μm厚的高纯铝膜；
反刻铝电极步骤:利用匀胶机将光刻胶涂敷在硅片的正面，经105℃/30min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净，甩干；
背面蒸镀金属电极步骤:喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发台在硅片的背面蒸镀 钛（0.1μm厚）—镍（0.5μm厚）—银（1.2μm厚）的多层金属电极；
后续处理步骤:a、芯片测试和分选；b、划片，进行芯片分离；c、检验；d、包装。
Claims (2)
1.台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，其特征在于：对通隔离扩散区底部设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述背面P型区和玻璃钝化膜表面上设有多层金属电极，所述对通隔离扩散区深度为100-180μm，所述对通隔离扩散区宽度的最小值为80-200μm。
2.台面工艺可控硅芯片实施方法，包括生长氧化层步骤、光刻对通隔离扩散区窗口步骤、对通隔离扩散步骤、正面P型短基区和背面P型阳基区扩散步骤、光刻阴极区窗口步骤、阴极区磷扩散步骤、光刻沟槽窗口及沟槽腐蚀步骤、沟槽内填充玻璃及烧结步骤、光刻引线孔步骤、正面蒸镀铝膜步骤、反刻铝电极步骤、背面蒸镀金属电极步骤和后续处理步骤，所述生长氧化层步骤为硅单晶片化学抛光、清洗及生长氧化层；所述对通隔离扩散步骤为对通隔离扩散，形成P型隔离带；所述正面P型短基区和背面P型阳基区扩散步骤为正面P型短基区和背面P型阳极区进行同时扩散并生长氧化层；所述阴极区磷扩散步骤为N+型阴极区磷扩散并生长氧化层；所述光刻沟槽窗口及沟槽腐蚀步骤为光刻正面的腐蚀窗口，并在正面腐蚀出一定深度的环形沟槽；所述沟槽内填充玻璃及烧结步骤为在沟槽内填充玻璃并进行烧结，烧成后的玻璃膜作为P-N结的终端钝化膜，生长LTO钝化膜，对玻璃膜进行保护；所述光刻引线孔步骤为在正面光刻门极区和阴极区的引线孔，在正面蒸镀铝膜，反刻正面的铝电极，合金，去除背面氧化层，背面蒸镀金属电极；所述后续处理步骤为芯片测试和分选，划片，进行芯片分离，检验、包装，其特征在于：所述光刻阴极区窗口步骤为光刻正、背面的腐蚀窗口；并在正、背面同时腐蚀出沟槽，沟槽深度为100-180μm，沟槽宽度为80-200μm，背面沟槽一定处在背面的对通隔离区内，且槽内的硅表面上任何一点与对通隔离P-N结的最短距离大于或等于30 μm，在正面和背面的沟槽内填充玻璃并进行烧结，烧成后正面沟槽的玻璃膜作为P-N结的钝化膜，烧成后背面沟槽的玻璃膜作为平衡正面收缩力整平硅片，在玻璃转化点-（10～20）℃下退火3-6h，实现降低玻璃膨胀系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110213225 CN102244078B (zh) | 2011-07-28 | 2011-07-28 | 台面工艺可控硅芯片结构和实施方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110213225 CN102244078B (zh) | 2011-07-28 | 2011-07-28 | 台面工艺可控硅芯片结构和实施方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102244078A CN102244078A (zh) | 2011-11-16 |
| CN102244078B true CN102244078B (zh) | 2013-06-12 |
Family
ID=44962038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110213225 Active CN102244078B (zh) | 2011-07-28 | 2011-07-28 | 台面工艺可控硅芯片结构和实施方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102244078B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247521A (zh) * | 2013-05-30 | 2013-08-14 | 江苏捷捷微电子股份有限公司 | 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 |
| CN105390385A (zh) * | 2015-11-03 | 2016-03-09 | 常州星海电子有限公司 | 高浪涌玻璃钝化芯片 |
| CN105633133B (zh) * | 2016-03-14 | 2019-03-05 | 捷捷半导体有限公司 | 单一负信号触发的双向晶闸管芯片及其制造方法 |
| CN105826172A (zh) * | 2016-05-13 | 2016-08-03 | 上海微世半导体有限公司 | 一种提升半导体芯片可靠性与良率的钝化保护方法 |
| DE102016124670B4 (de) * | 2016-12-16 | 2020-01-23 | Semikron Elektronik Gmbh & Co. Kg | Thyristor mit einem Halbleiterkörper |
| CN107611044B (zh) * | 2017-09-12 | 2020-02-14 | 捷捷半导体有限公司 | 一种丝网漏涂玻璃钝化模具及其工艺方法 |
| CN110581057A (zh) * | 2018-06-11 | 2019-12-17 | 江西萨瑞微电子技术有限公司 | 一种单一芯片双信道保护组件的制造方法 |
| CN109003885A (zh) * | 2018-07-04 | 2018-12-14 | 上海晶盟硅材料有限公司 | 双面抛光外延片的制作方法、外延片及半导体器件 |
| CN109449204B (zh) * | 2018-10-30 | 2021-12-07 | 上海领矽半导体有限公司 | 晶闸管及其制备方法 |
| CN110010675A (zh) * | 2019-04-09 | 2019-07-12 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片及其制备方法 |
| CN110071171B (zh) * | 2019-04-18 | 2024-04-16 | 江苏捷捷微电子股份有限公司 | 一种带有过压斩波特性的可控硅芯片及其制备方法 |
| CN110061052B (zh) * | 2019-04-30 | 2024-02-02 | 江苏捷捷微电子股份有限公司 | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 |
| CN110444596B (zh) * | 2019-07-26 | 2023-06-20 | 浙江里阳半导体有限公司 | 一种可控硅芯片及其制造方法 |
| CN110828313A (zh) * | 2019-10-30 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
| CN113223960A (zh) * | 2021-04-12 | 2021-08-06 | 黄山芯微电子股份有限公司 | 一种压接式晶闸管管芯及制作方法 |
| CN113161347B (zh) * | 2021-06-02 | 2023-09-08 | 江苏韦达半导体有限公司 | 低电容低残压大功率过压保护器件芯片及其制作工艺 |
| CN117174760B (zh) * | 2023-11-02 | 2024-04-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
| CN1341968A (zh) * | 2000-09-07 | 2002-03-27 | 三洋电机株式会社 | 半导体集成电路装置及其制造方法 |
| CN1790673A (zh) * | 2004-10-06 | 2006-06-21 | 因芬尼昂技术股份公司 | 集成注入逻辑电路的制造方法 |
| CN1979890A (zh) * | 2005-12-09 | 2007-06-13 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP4364411B2 (ja) * | 2000-07-04 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| CN202159668U (zh) * | 2011-07-28 | 2012-03-07 | 江苏捷捷微电子股份有限公司 | 台面工艺功率晶体管芯片结构 |
-
2011
- 2011-07-28 CN CN 201110213225 patent/CN102244078B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
| JP4364411B2 (ja) * | 2000-07-04 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| CN1341968A (zh) * | 2000-09-07 | 2002-03-27 | 三洋电机株式会社 | 半导体集成电路装置及其制造方法 |
| CN1790673A (zh) * | 2004-10-06 | 2006-06-21 | 因芬尼昂技术股份公司 | 集成注入逻辑电路的制造方法 |
| CN1979890A (zh) * | 2005-12-09 | 2007-06-13 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN202159668U (zh) * | 2011-07-28 | 2012-03-07 | 江苏捷捷微电子股份有限公司 | 台面工艺功率晶体管芯片结构 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开第4364411B2 2009.11.18 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102244078A (zh) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102244078B (zh) | 台面工艺可控硅芯片结构和实施方法 | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN103578978B (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN104584237B (zh) | 光生伏打元件及其制造方法 | |
| JP5885891B2 (ja) | 太陽電池の製造方法および太陽電池 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| CN109103242A (zh) | 一种穿通结构的可控硅芯片及其生产方法 | |
| CN101286536A (zh) | 超薄硅基粒子探测器及其制备方法 | |
| CN104143589B (zh) | 一种太阳能电池的双面扩散方法 | |
| JP2015191962A (ja) | 太陽電池およびその製造方法 | |
| CN105552122A (zh) | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 | |
| CN107833931B (zh) | 太阳能电池制备方法 | |
| CN104952936A (zh) | 一种快速恢复二极管及其制造方法 | |
| CN102244079B (zh) | 台面工艺功率晶体管芯片结构和实施方法 | |
| CN208706655U (zh) | 一种穿通结构的可控硅芯片 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| CN110071171B (zh) | 一种带有过压斩波特性的可控硅芯片及其制备方法 | |
| CN108682701B (zh) | 太阳能电池及其制作工艺 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN205428940U (zh) | 一种带有深阱终端环结构的平面可控硅芯片 | |
| JP2011238846A (ja) | 太陽電池セルの製造方法 | |
| CN202167494U (zh) | 台面工艺可控硅芯片结构 | |
| CN104900701B (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| JP2011029608A (ja) | 半導体装置およびその製造方法 | |
| JP2005136062A (ja) | 太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd. Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong Applicant before: Qidong Jiejie Micro-electronic Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: QIDONG JIEJIE MICRO-ELECTRONIC CO., LTD. TO: JIANGSU JIEJIE MICROELECTRONICS CO., LTD. |
|
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd. Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong Applicant before: Jiangsu Jiejie Microelectronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: No.3000 Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. Address before: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |