CN102237296A - 通孔刻蚀方法 - Google Patents
通孔刻蚀方法 Download PDFInfo
- Publication number
- CN102237296A CN102237296A CN2010101642638A CN201010164263A CN102237296A CN 102237296 A CN102237296 A CN 102237296A CN 2010101642638 A CN2010101642638 A CN 2010101642638A CN 201010164263 A CN201010164263 A CN 201010164263A CN 102237296 A CN102237296 A CN 102237296A
- Authority
- CN
- China
- Prior art keywords
- hole
- dielectric layer
- forming
- etching
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种通孔刻蚀方法,该方法包括:提供半导体基底,所述半导体基底上依次形成有金属互连线、阻挡层以及介质层;在所述介质层上形成具有通孔图形的光阻层;以所述具有通孔图形的光阻层为掩膜,刻蚀部分所述介质层以形成开口;利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层;继续刻蚀所述开口内的剩余的介质层和所述阻挡层,直至暴露出所述金属互连线,以形成通孔。本发明在以具有通孔图形的光阻层为掩膜进行刻蚀时,仅刻蚀掉部分介质层而保留一部分的介质层以及全部阻挡层,以阻挡铜与氧气接触发生氧化反应,防止在金属互连线表面形成针孔,提高了半导体器件的可靠性。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种通孔刻蚀方法。
背景技术
随着集成电路向深亚微米尺寸发展,半导体器件的密集程度和工艺的复杂程度不断增加,对工艺过程的严格控制变得更为重要。其中,通孔作为多层金属互连线以及半导体器件的有源区与外界电路之间连接的通道,在半导体器件结构组成中具有重要作用,通孔刻蚀工艺的改进历来受到本领域技术人员的高度重视。
详细的,请参考图1A至图1F,其为现有的通孔刻蚀方法的各步骤相应结构的剖面示意图。
参考图1A,首先提供半导体基底100,所述半导体基底100上形成有金属互连线110以及依次位于所述金属互连线110上的阻挡层120以及介质层130。
随着半导体器件的特征尺寸进一步缩小,互连线的RC延迟逐渐成为影响电路速度的主要矛盾,为改善这一点,开始采用由金属铜制作金属互连线结构的工艺方法。由于铜互连线可以减小互联阻抗,降低功耗和成本,提高芯片的集成度、器件密度和时钟频率,因此,目前普遍采用铜互连线作为金属互连线。
参考图1D,可利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层140,一般的,氧气等离子灰化所采用的温度通常为275℃。然而,在实际生产中发现,由于所述剩余的阻挡层120的厚度较小,而铜的扩散能力较强,且铜在氧气氛围中极易发生氧化反应,进而极易生成铜的氧化物111。
参考图1E,湿法清洗所述半导体基底100,所述湿法清洗工艺可去除残留的光阻,并去除刻蚀之后介质层130以及剩余的阻挡层120表面残留的刻蚀气体以及其它可能存在的残留物例如各种有机聚合物(polymer),所述清洗工艺所采用的化学试剂可以包括硫酸和双氧水。
同时,尽管铜不易与湿法清洗采用的化学试剂反应,但是铜的氧化物111却可以与硫酸等化学试剂发生反应,因此在此步骤中,铜的氧化物111也可被清洗掉,进而在金属互连线110表面形成凹陷112。
继续干法刻蚀所述开口121下方的剩余的阻挡层120,以形成如图1F所示的通孔122。然而,在形成通孔122的同时,阻挡层120的表面也形成了针孔113,所述针孔113可影响半导体器件的电学性能,严重时,甚至引发器件失效。
发明内容
本发明提供一种通孔刻蚀方法,以解决金属互连线表面在形成通孔之后擦产生针孔的问题,提到了半导体器件的可靠性。
为解决上述技术问题,本发明提供一种通孔刻蚀方法,包括:提供半导体基底,所述半导体基底上依次形成有金属互连线、阻挡层以及介质层;在所述介质层上形成具有通孔图形的光阻层;以所述具有通孔图形的光阻层为掩膜,刻蚀部分所述介质层以形成开口;利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层;继续刻蚀所述开口内的剩余的介质层和所述阻挡层,直至暴露出所述金属互连线,以形成通孔。
可选的,所述金属互连线是铜互连线。
可选的,利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层之后,还包括:对所述半导体基底执行氢气处理工艺的步骤。
可选的,所述氢气处理工艺的温度是10~30℃。
可选的,所述氧气等离子灰化工艺的温度是10~30℃。
可选的,对所述半导体基底执行氢气处理工艺之后,还包括:清洗所述半导体基底的步骤。
可选的,清洗所述半导体基底采用的化学试剂包括硫酸和双氧水。
可选的,所述阻挡层的材质是氮化硅,所述介质层的材质是氧化硅。
可选的,刻蚀部分所述介质层时采用的刻蚀气体包括四氟化碳、三氟甲烷和氩气。
可选的,刻蚀所述通孔区内剩余的介质层和所述阻挡层时采用的刻蚀气体包括四氟化碳和氮气。
与现有技术相比,本发明提供的通孔刻蚀方法具有以下优点:
1、该刻蚀方法在以具有通孔图形的光阻层为掩膜进行刻蚀时,仅刻蚀掉一部分介质层而保留另一部分的介质层以及全部阻挡层,以阻挡铜与氧气接触发生氧化反应,进而避免生成铜的氧化物,防止在金属互连线表面形成针孔,提高了半导体器件的可靠性。
2、在利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层之后,该刻蚀方法还包括对所述半导体基底执行氢气处理工艺的步骤,一旦所述金属互连线表面形成了铜的氧化物,所述氢气处理工艺也可将铜的氧化物还原为铜,进一步确保在所属金属互连线表面不会形成针孔。
附图说明
图1A~1F为现有的通孔刻蚀方法的各步骤相应结构的剖面示意图;
图2为本发明实施例所提供的通孔刻蚀方法的流程图;
图3A~3E为本发明实施例所提供的通孔刻蚀方法的各步骤相应结构的剖面示意图。
具体实施方式
本发明的核心思想在于,提供一种通孔刻蚀方法,该刻蚀方法在以具有通孔图形的光阻层为掩膜进行刻蚀时,仅刻蚀掉部分介质层而保留一部分的介质层以及全部阻挡层,以阻挡铜与氧气接触发生氧化反应,进而避免生成铜的氧化物,防止在金属互连线表面形成针孔,提高了产品的良率。
请参考图2,其为本发明实施例所提供的通孔刻蚀方法的流程图,结合该图,该方法包括步骤:
步骤S20,提供半导体基底,所述半导体基底上依次形成有金属互连线、阻挡层以及介质层;
步骤S21,在所述介质层上形成具有通孔图形的光阻层;
步骤S22,以所述具有通孔图形的光阻层为掩膜,刻蚀部分所述介质层以形成开口;
步骤S23,利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层;
步骤S24,继续刻蚀所述开口内的剩余的介质层和所述阻挡层,直至暴露出所述金属互连线,以形成通孔。
本发明实施例所提供的通孔刻蚀方法在以具有通孔图形的光阻层为掩膜进行刻蚀时,仅刻蚀掉一部分介质层而保留另一部分的介质层以及全部阻挡层,较厚的介质层以及阻挡层可以阻挡铜扩散出来,避免铜与氧气接触发生氧化反应,防止生成铜的氧化物,进而防止在形成通孔的同时金属互连线表面形成针孔,提高了半导体器件的可靠性。
下面将结合剖面示意图对本发明的通孔刻蚀方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关***或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图3A,首先提供半导体基底300,该半导体基底300上形成有金属互连线310以及依次位于所述金属互连线310上的阻挡层320及介质层330。
优选的,所述金属互连线是铜互连线。与传统的铝互连线相比,铜互连线的优点在于其电阻率较低,导电性更好,由其制成的内连接导线可以在保持同等甚至更强电流承载能力的情况下做得更小、更密集。此外,铜互连线在电迁移、RC延迟、可靠性和寿命等方面也比铝互连线具有更大的优势。
在本发明的一个具体实施例中,仅仅示出了一层金属互连线结构,但是显而易见,本发明所提供的通孔刻蚀方法可以适用于任何一层的金属互连线,尤其在实际中,多层互连结构得到越来越广泛的应用,即本发明不限定所示的金属互连线为单层还是多层的金属互连线结构。
另外,图3A中没有示出金属互连线之下的具体的半导体器件结构(例如,具体的电容器或者晶体管结构),本发明不涉及该部分的改进,因此,本发明实施例对此不再赘述。
其中,阻挡层320可阻挡铜扩散,并可提高后续形成的介质层与金属互连线310表面的粘附性。所述阻挡层320的材质可以是氮化硅。当然,所述阻挡层320的材质还可以是氮氧化硅、碳化硅或碳氧化硅等。所述阻挡层的沉积方法可采用传统的化学气相沉积方式形成。其中,所述阻挡层320的厚度可以为
参考图3C,接下来,以所述具有通孔图形的光阻层340为掩膜,刻蚀部分介质层330,以形成开口321。
在本发明的一个具体实施例中,刻蚀部分所述介质层330时采用的是干法刻蚀,刻蚀气体可以包括四氟化碳、三氟甲烷和氩气。利用四氟化碳、三氟甲烷和氩气混合气体来刻蚀介质层330,可以提供较高的选择比和刻蚀均匀性,使得一部分的介质层330可以很快的被去除,而保留另一部分介质层330以及全部的阻挡层320。
当然,本发明并不对具体的刻蚀温度和刻蚀气体流量进行限定,本领域技术人员通过试验即可获得经验数值。
参考图3D,可利用氧气等离子灰化工艺去除具有通孔图形的光阻层340。
较佳的,所述氧气等离子灰化工艺的温度是10~30℃。所述较低的温度可进降低铜原子的活性,避免铜原子与氧气等离子灰化工艺中所采用的氧气发生氧化反应。
在本发明的另一具体实施例中,利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层340之后,还可以包括对所述半导体基底300执行氢气处理工艺的步骤。一旦所述金属互连线310表面形成了铜的氧化物,所述氢气处理工艺也可将铜的氧化物还原为铜,进一步确保在所属金属互连线310表面不会形成针孔。所述氢气处理工艺的温度是10~30℃。所述氢气处理工艺可与所述氧气等离子灰化工艺利用同一反应腔来完成。
在本发明的另一具体实施例中,对所述半导体基底执行氢气处理工艺的步骤之后,还可包括清洗所述半导体基底300的步骤。所述湿法清洗工艺可去除残留的光阻,并去除刻蚀之后介质层330表面残留的刻蚀气体以及其它可能存在的残留物例如各种有机聚合物,所述清洗工艺所采用的化学试剂可以包括硫酸和双氧水。当然,所述清洗工艺所采用的清洗剂还可以是DSP溶液,所述DSP溶液是指含有硫酸、双氧水和氢氟酸的混合溶液。
参考图3E,最后,利用介质层330作为刻蚀硬掩膜,继续刻蚀所述开口321内的剩余的介质层330,并继续向下刻蚀阻挡层320,直至暴露出下层的金属互连线310,以形成通孔321。
在本发明的一个具体实施例中,刻蚀所述开口321内剩余的介质层330和所述阻挡层320时采用的是干法刻蚀,刻蚀气体可以包括四氟化碳和氮气。当然,本发明并不对具体的刻蚀温度和刻蚀气体流量进行限定,本领域技术人员通过试验即可获得经验数值。
综上所述,本发明提供一种通孔刻蚀方法,该方法包括:提供半导体基底,所述半导体基底上形成有金属互连线以及依次位于所述金属互连线上的阻挡层及介质层;在所述介质层上形成具有通孔图形的光阻层;以所述具有通孔图形的光阻层为掩膜,刻蚀部分所述介质层以形成开口;利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层;继续刻蚀所述开口内的剩余的介质层和所述阻挡层,以形成通孔。本发明在以具有通孔图形的光阻层为掩膜进行刻蚀时,仅刻蚀掉部分介质层而保留一部分的介质层以及全部阻挡层,以阻挡铜与氧气接触发生氧化反应,进而避免生成铜的氧化物,防止在金属互连线表面形成针孔,提高了半导体器件的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种通孔刻蚀方法,包括:
提供半导体基底,所述半导体基底上依次形成有金属互连线、阻挡层以及介质层;
在所述介质层上形成具有通孔图形的光阻层;
以所述具有通孔图形的光阻层为掩膜,刻蚀部分所述介质层以形成开口;
利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层;
继续刻蚀所述开口内的剩余的介质层和所述阻挡层,直至暴露出所述金属互连线,以形成通孔。
2.如权利要求1所述的通孔刻蚀方法,其特征在于,所述金属互连线是铜互连线。
3.如权利要求1或2所述的通孔刻蚀方法,其特征在于,利用氧气等离子灰化工艺去除所述具有通孔图形的光阻层之后,还包括:对所述半导体基底执行氢气处理工艺的步骤。
4.如权利要求3所述的通孔刻蚀方法,其特征在于,所述氢气处理工艺的温度是10~30℃。
5.如权利要求4所述的通孔刻蚀方法,其特征在于,所述氧气等离子灰化工艺的温度是10~30℃。
6.如权利要求5所述的通孔刻蚀方法,其特征在于,对所述半导体基底执行氢气处理工艺之后,还包括:清洗所述半导体基底的步骤。
7.如权利要求6所述的通孔刻蚀方法,其特征在于,清洗所述半导体基底采用的化学试剂包括硫酸和双氧水。
8.如权利要求1至7中任意一项所述的通孔刻蚀方法,其特征在于,所述阻挡层的材质是氮化硅。
9.如权利要求8所述的通孔刻蚀方法,其特征在于,所述介质层的材质是氧化硅。
10.如权利要求9所述的通孔刻蚀方法,其特征在于,刻蚀部分所述介质层时采用的刻蚀气体包括四氟化碳、三氟甲烷和氩气。
11.如权利要求10所述的通孔刻蚀方法,其特征在于,刻蚀所述通孔区内剩余的介质层和所述阻挡层时采用的刻蚀气体包括四氟化碳和氮气。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101642638A CN102237296A (zh) | 2010-04-29 | 2010-04-29 | 通孔刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101642638A CN102237296A (zh) | 2010-04-29 | 2010-04-29 | 通孔刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102237296A true CN102237296A (zh) | 2011-11-09 |
Family
ID=44887818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101642638A Pending CN102237296A (zh) | 2010-04-29 | 2010-04-29 | 通孔刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102237296A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103869638A (zh) * | 2014-03-21 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
CN104701242A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
CN105087184A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法 |
CN105513949A (zh) * | 2015-12-30 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 形成碳基底连接层的方法 |
CN106298644A (zh) * | 2016-10-12 | 2017-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件的制备方法 |
CN108305827A (zh) * | 2017-01-11 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种去除刻蚀工序残留聚合物的方法 |
CN108751123A (zh) * | 2018-05-21 | 2018-11-06 | 赛莱克斯微***科技(北京)有限公司 | 一种接触窗的形成方法 |
CN109817572A (zh) * | 2019-01-22 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 一种刻蚀方法及大马士革结构的制作方法 |
CN109941957A (zh) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004096080A (ja) * | 2002-06-05 | 2004-03-25 | Samsung Electronics Co Ltd | 金属間絶縁膜のパターン形成方法 |
US20040163246A1 (en) * | 2003-02-21 | 2004-08-26 | Renesas Technology Corp. | Electronic device manufacturing method |
JP2006049798A (ja) * | 2004-07-02 | 2006-02-16 | Tokyo Electron Ltd | 溝配線または接続孔を有する半導体装置の製造方法 |
CN1797718A (zh) * | 2004-11-22 | 2006-07-05 | 南亚科技股份有限公司 | 在半导体基底的金属结构表面去除残余物的方法 |
CN101114607A (zh) * | 2006-07-27 | 2008-01-30 | 上海宏力半导体制造有限公司 | 能避免铜双镶嵌结构在平坦化工艺时产生缺陷的方法 |
CN101312150A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
CN101364565A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2010
- 2010-04-29 CN CN2010101642638A patent/CN102237296A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004096080A (ja) * | 2002-06-05 | 2004-03-25 | Samsung Electronics Co Ltd | 金属間絶縁膜のパターン形成方法 |
US20040163246A1 (en) * | 2003-02-21 | 2004-08-26 | Renesas Technology Corp. | Electronic device manufacturing method |
JP2006049798A (ja) * | 2004-07-02 | 2006-02-16 | Tokyo Electron Ltd | 溝配線または接続孔を有する半導体装置の製造方法 |
CN1797718A (zh) * | 2004-11-22 | 2006-07-05 | 南亚科技股份有限公司 | 在半导体基底的金属结构表面去除残余物的方法 |
CN101114607A (zh) * | 2006-07-27 | 2008-01-30 | 上海宏力半导体制造有限公司 | 能避免铜双镶嵌结构在平坦化工艺时产生缺陷的方法 |
CN101312150A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
CN101364565A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701242B (zh) * | 2013-12-05 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
CN104701242A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
CN103869638B (zh) * | 2014-03-21 | 2016-01-20 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
CN103869638A (zh) * | 2014-03-21 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
CN105087184A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法 |
CN105513949B (zh) * | 2015-12-30 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 形成碳基底连接层的方法 |
CN105513949A (zh) * | 2015-12-30 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 形成碳基底连接层的方法 |
CN106298644A (zh) * | 2016-10-12 | 2017-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件的制备方法 |
CN106298644B (zh) * | 2016-10-12 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 半导体器件的制备方法 |
CN108305827A (zh) * | 2017-01-11 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种去除刻蚀工序残留聚合物的方法 |
CN109941957A (zh) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN109941957B (zh) * | 2017-12-21 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN108751123A (zh) * | 2018-05-21 | 2018-11-06 | 赛莱克斯微***科技(北京)有限公司 | 一种接触窗的形成方法 |
CN108751123B (zh) * | 2018-05-21 | 2022-05-20 | 赛莱克斯微***科技(北京)有限公司 | 一种接触窗的形成方法 |
CN109817572A (zh) * | 2019-01-22 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 一种刻蚀方法及大马士革结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237296A (zh) | 通孔刻蚀方法 | |
CN100353520C (zh) | 制作双镶嵌结构以及清除其残余聚合物的方法 | |
JP2002353308A (ja) | 半導体装置及びその製造方法 | |
TW415022B (en) | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film | |
CN104681403A (zh) | 半导体器件及其形成方法 | |
CN110890315A (zh) | 具有大马士革结构的半导体结构及其制备方法 | |
CN101364565A (zh) | 半导体器件的制造方法 | |
US7037822B2 (en) | Method of forming metal line in semiconductor device | |
JP2004225159A (ja) | 導電性銅構造の形成方法 | |
US6635565B2 (en) | Method of cleaning a dual damascene structure | |
KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
CN102054754A (zh) | 金属互连线的制造方法 | |
KR20030056204A (ko) | 반도체 소자용 금속 배선의 클리닝 방법 | |
JP4963815B2 (ja) | 洗浄方法および半導体装置の製造方法 | |
CN102044481A (zh) | 防止钨插塞腐蚀的方法 | |
KR100436288B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100707589B1 (ko) | 구리 배선 형성 후의 세정방법 | |
US6881670B2 (en) | Interconnect process and method for removing metal silicide | |
CN106033719A (zh) | 半导体结构的形成方法 | |
KR100317894B1 (ko) | 반도체 장치의 제조 방법 | |
CN101908474A (zh) | 在晶圆上制造栅极的方法 | |
KR100640947B1 (ko) | 반도체 소자의 배선 형성방법 | |
TWI305945B (en) | Method of fabricating dual damascene structure | |
KR100966392B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111109 |