CN102214132B - 一种调试龙芯cpu和南北桥芯片的方法和装置 - Google Patents

一种调试龙芯cpu和南北桥芯片的方法和装置 Download PDF

Info

Publication number
CN102214132B
CN102214132B CN201110126228.1A CN201110126228A CN102214132B CN 102214132 B CN102214132 B CN 102214132B CN 201110126228 A CN201110126228 A CN 201110126228A CN 102214132 B CN102214132 B CN 102214132B
Authority
CN
China
Prior art keywords
cpu
debugging
godson
south bridge
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110126228.1A
Other languages
English (en)
Other versions
CN102214132A (zh
Inventor
邵宗有
刘新春
杨晓君
郑臣明
王英
王晖
柳胜杰
郝志彬
梁发清
姚文浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information System (Liaoning) Co.,Ltd.
Dawning Information Industry Co Ltd
Original Assignee
Dawning Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Co Ltd filed Critical Dawning Information Industry Co Ltd
Priority to CN201310237820.8A priority Critical patent/CN103440194B/zh
Priority to CN201110126228.1A priority patent/CN102214132B/zh
Priority to US13/806,784 priority patent/US9846625B2/en
Priority to PCT/CN2011/000875 priority patent/WO2012155300A1/zh
Publication of CN102214132A publication Critical patent/CN102214132A/zh
Priority to TW101117228A priority patent/TWI516959B/zh
Application granted granted Critical
Publication of CN102214132B publication Critical patent/CN102214132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种调试龙芯CPU和南北桥芯片的方法和装置，该装置包括HT总线接口以及相应的开关，并通过HT总线接口连接龙芯CPU和南北桥芯片。选择支持HT总线的北桥和南桥芯片；首先将龙芯CPU与北桥、南桥芯片的针脚引入调试装置；调试龙芯CPU针脚是否存在bug；以及连接相应针脚并调试。通过本发明，如果龙芯CPU的HT bus不满足标准的协议，可以定位到那根信号存在问题，并指导龙芯CPU的该进。利用FPGA编写出多组的HT bus接口，可以实现多款芯片组与龙芯CPU相连，实现在一块主板上能同时调试多款芯片组。当龙芯CPU需要和一组芯片组进行调试时，把与其他芯片组的连接断掉，切换灵活节省了时间和成本。

Description

一种调试龙芯CPU和南北桥芯片的方法和装置
技术领域
本发明涉及计算机主板设计，具体来说，提供了一种调试龙芯CPU和北桥、南桥芯片的方法和装置，并得出了一种和龙芯CPU适配的南北桥组合。
背景技术
龙芯3号系列CPU包括4核心3A，8核心3B，16核心3C的CPU，以及后续开发的其他系列的CPU。
龙芯3号CPU是一款通用的多核的CPU，采用MIPS架构，完全可以实现Intel和AMD X86架构CPU的功能，尽管在性能方面比X86 CPU还稍微落后一些，但在绝大部分领域可以完全代替X86 CPU。
尽管龙芯3A和3B CPU已经面世，但一直没有解决“用”的关键问题，即一直没有找到与龙芯CPU配套且能正常工作的南北桥chipsets和***设备。为解决龙芯CPU的实用问题，曾经探讨了“龙芯3CPU+SIS公司chipsets”，“龙芯3CPU+NVIDIA公司chipsets”的可能性，并研发了主板样品，但最终没有成功。
龙芯3系列CPU限于技术保护，无法分享X86 CPU成功的经验，因此存在bug在所难免。
在调试中尽管可以选择一种芯片组和龙芯CPU进行适配，但在适配不成功时就很难判断是由于龙芯CPU存在的一些bug造成的，还是因为芯片组和龙芯CPU不兼容引起的。如果原因是前者，可以修改CPU的bug而不用放弃所选择的芯片组，如果是后者可以再重新选择一款芯片组。但目前常规的调试方法是无法准确定位原因，几乎只能乱猜乱试。所以需要寻找一种灵活的调试方法能准确的定位适配不成功的原因。
在常规调试方法中，一旦发现龙芯CPU存在bug，特别是龙芯HT(HyperTransport)bus存在bug，如图1所示。造成龙芯CPU无法和桥片进行正常连接时，几乎无计可施，不得不重新修改龙芯CPU的设计，只能等下一版龙芯CPU回来重新焊接才能继续调试。另一方面，龙芯CPU和桥片的上下电时序配合、信号线的配置在没有找到适配的桥片前也无法确定，常规的调试方法只能靠猜测假定，可调节的余地很小。
如图1所示，常规的调试方法，一款芯片组作一种主板，而且设计和加工一种主板需要花费至少2个月的时间，如果再加上调试的时间，一种主板的尝试至少需要花费6个月的时间，不但费钱而且费时。而且现在的调试方法不能同时调试多款芯片组，需要作多各种不同的主板。
FPGA(Field Programmable Gate Array)，即现场可编程门阵列。FPGA具有非常灵活的在线编程特点，能反复的修改代码，能模拟出目前常见的IO接口(HT bus、PCIE bus、serdes等)、能灵活的变换时钟频率、能调节信号的电平，并有在线检测信号的功能。
发明内容
为解决龙芯CPU选择适合的北桥、南桥芯片以及调试难题，使得即使发现龙芯CPU HT bus存在bug，也能修复和屏蔽，并继续调试和验证桥片兼容性和其他功能，本发明提出了一种调试龙芯CPU和北桥、南桥芯片的方法和装置
一种调试龙芯CPU和南北桥芯片的方法，包括以下步骤：
选择支持HT总线的北桥芯片和南桥芯片；
将龙芯CPU与北桥、南桥芯片的针脚引入调试装置；
调试龙芯CPU针脚是否存在bug；以及
在调试装置中连接龙芯CPU和南北桥相应针脚并调试。
优选的，所述调试龙芯CPU是在调试装置中检测针脚信号是否符合用户手册说明。
优选的，所述龙芯CPU针脚信号若存在bug可以在调试装置中调整为标准信号。
较优选的，所述调整为标准信号是在调试装置中通过编写程序实现。
再较优选的，所述程序是通过verilog语言编写。
优选的，所述调试装置包括HT总线接口。
优选的，所述调试装置通过HT总线接口连接龙芯CPU与北桥芯片。
优选的，所述调试装置通过HT控制线与南桥芯片连接。
优选的，所述调试装置在调试时选通龙芯CPU的HT总线和仅一个北桥和一个南桥，屏蔽其他北桥和南桥芯片。
优选的，选通后首先调试HT总线是否连接成功，若连接成功继续调试其他针脚；若没有连通则选通下一块南桥或北桥芯片。
优选的，所述龙芯CPU将采用16bits HT总线工作模式。
较优选的，所述龙芯CPU在和适配的南桥芯片在工作中屏蔽掉8bits*2工作模式下的高8位HT控制线。
较优选的，所述龙芯CPU在和适配的南桥芯片工作中通过低8位HT控制线与南桥芯片HT控制线相连接。
较优选的，所述龙芯CPU在和适配的北桥芯片在工作中屏蔽掉8bits*2工作模式下的高8位HT控制线。
较优选的，所述龙芯CPU在和适配的北桥芯片工作中通过低8位HT控制线与北桥芯片HT控制线相连接。
较优选的，所述龙芯CPU在和适配的北桥芯片工作中工作在slave模式。
优选的，未明确定义针脚以及不对应的针脚引入FPGA芯片调试后进行相应的屏蔽或连接。
优选的，所述未明确定义针脚以及不对应的针脚包括上下电时序信号和配置信号。
较优选的，其特征在于，所述能适配龙芯系列CPU的北桥芯片包括RS780，RS780C，RS780D，RS780E，RS780G，RS780M，RS780MC，RX781，RS785G以及RD790；南桥包括SB600，SB700，SB710，SB750。
一种调试龙芯CPU和南北桥芯片的装置，该装置包括FPGA芯片，HT总线接口以及HT总线接口开关，所述装置通过HT总线接口连接龙芯CPU和北桥芯片的HT总线，所述装置通过HT控制线和上下电时序信号线连接南桥芯片。
优选的，龙芯CPU与北桥芯片阵脚直接引入FPGA芯片中。
优选的，所述装置可以在龙芯CPU的HT总线信号出现问题时对信号进行整形。
较优选的，所述整形是通过在FPGA芯片上用verilog语言编写程序实现的。
优选的，调试时只打开龙芯CPU和被调试的北桥芯片的HT总线和南桥芯片HT控制线，关闭其余南北桥芯片的HT总线。
较优选的，若南桥或北桥调试不成功则开启下一个南桥或北桥芯片HT总线开关。
优选的，未明确定义针脚以及不对应的针脚引入FPGA芯片调试后进行相应的屏蔽或连接。
较优选的，所述未明确定义针脚以及不对应的针脚包括上下电时序信号和配置信号。
优选的，所述装置通常包括5个HT接口，其中1个用来连接龙芯CPU，4个连接4块北桥芯片。
通过本发明的方法和装置，如果龙芯CPU的HT bus不满足标准的协议，可以定位到那根信号存在问题，并指导龙芯CPU的该进。尽管龙芯CPU存在bug，但通过FPGA的隔离能屏蔽发现的bug，使调试仍能顺利地进行，而不是半途而废，具有很大的灵活性，节省了时间和成本。如果重要的、未明确定义的、不知如何对应连接的信号线不满足要求，可以通过FPGA灵活的改变其行为使之符合设计的要求，非常的灵活，而不用重新修改设计。利用FPGA编写出多组的HTbus接口，可以实现多款芯片组与龙芯CPU相连，实现在一块主板上能同时调试多款芯片组。当龙芯CPU需要和一组芯片组进行调试时，把与其他芯片组的连接断掉，切换灵活节省了时间和成本。通过本发明的方法和装置，得出和龙芯3号CPU配套的北桥芯片包括RS780，RS780C，RS780D，RS780E，RS780G，RS780M，RS780MC，RX781，RS785G以及RD790，南桥包括SB700，SB710，SB750，SB600的结论。
附图说明
图1是龙芯主板架构
图2是本发明调试装置
图3是龙芯CPU和AMD芯片复位和电源管理信号连接关系
图4为标准的HT bus协议信号
具体实施方式
本发明利用FPGA编写出多组的HT bus接口，并把重要的、未明确定义的、不知如何对应连接的信号线引入到FPGA，使龙芯CPU、不同公司的多款芯片组和FPGA相连，实现在一块主板上能同时调试多款芯片组。本发明以包括5个HT接口的调试装置为例，可以同时调试4套南北桥。其中一个HT接口用来连接龙芯CPU，另外4个连接北桥芯片，南桥芯片通过HT控制线与测试装置连接。当一个芯片不能连通时，可以开启下一个芯片的开关。
如图4所示，标准的HT bus协议包括三类信号线：连接信号线(数据、地址、控制和时钟)、复位和初始化信号线、电源管理信号线。
对于连接信号线，龙芯3号CPU和北桥都是一一对应的，即有16对接收差分信号线，2对接收信号时钟差分对，2对接收控制信号差分对，16对发送差分信号线，2对发送信号时钟差分对，2对发送控制信号差分对。
所选择的北桥HT bus符合标准的HT bus协议，但龙芯3号CPU的HT bus由于其独特的设计比标准的HT bus协议多出了一些额外的、特殊的信号。在硬件层和协议层正确的处理这些特殊信号，既不能影响龙芯CPU自身正常的工作需要，又能和北桥很好的兼容，是一个比较关键的技术点。在标准的HT bus协议中，信号PWROK、RESET#、LDTSTOP#、LDTREQ#只有一组，而龙芯HT bus接口信号有两组进行对应，他们是HT_HI_POWEROK、HT_HI_RSTn、HT_HI_LDT_STOPn、HT_HI_LDT_REQn、HT_LO_POWEROK、HT_LO_RSTn、HT_LO_LDT_STOPn、HT_LO_LDT_REQn.这些信号特殊是由龙芯3号CPU的设计特点决定的。龙芯3号CPU HT bus是16bit宽，但它有一个独特的设计，即能把这16bit宽的总线可以拆分成2个独立8bit宽的HT bus使用，每个8bit宽的HT bus都可以连接其他的CPU或者桥片。信号HT 8x2来决定是按照HT 16bits来使用，还是按照2个分立的8bits来使用。HT_HI_HOSTMODE、HT_HI_RSTn、HT_HI_POWEROK、HT_HI_LDT_REQn、HT_HI_LDT_STOPn是高8bit HT bus的信号线，HT_LO_HOSTMODE、HT_LO_RSTn、HT_LO_POWEROK、HT_LO_LDT_REQn、HT_LO_LDT_STOPn是低8bit HTbus的信号线。这些信号怎样处理，怎样和北桥、南桥互连在本发明前没有规范可循，本发明把这些信号线引入到FPGA。
龙芯3号CPU和北桥、南桥芯片中有些重要的、未明确定义的、不知如何对应连接的信号线也需要引入到FPGA。这类信号主要是上下电时序信号线、配置信号线。这些信号线包括：1)龙芯3号CPU***复位信号线SYSRESETN，PCI bus复位信号线PCI_RESETN；2)南桥上电完成信号线PWR_GOOD，北桥的上电信号线NB_PWRGD；3)各个供电模块的上电使能信号和电源OK信号PWRGOOD；4)龙芯3号CPU配置信号线GPIO信号线，内存时钟频率的设置信号线，HT bus时钟频率的设置信号线。
上下电时序存在的难点是：一是龙芯3系列CPU面世后，一直没有经过实用验证，CPU本身的上下电时序需要验证；二是龙芯CPU一直没有找到配套的南北桥芯片组，怎样和南北桥的上下电时序配合也是未知数。通过此种方法把电源模块和南北桥芯片的上下电时序控制信号都连接到FPGA，就可以随意的根据需要调节这些信号时序，一直尝试到满足要求为止。
具体的实施方法如下：
1)把龙芯3号CPU的HT bus的连接信号线(如前所述40对差分对)引入到FPGA；不同公司的不同北桥芯片的HT bus的连接信号线也引入到FPGA。
2)把龙芯3号CPU的HT bus特殊信号线HT_8x2、HT_HI_HOSTMODE、HT_HI_RSTn、HT_HI_POWEROK、HT_HI_LDT_REQn、HT_HI_LDT_STOPn、HT_LO_HOSTMODE、HT_LO_RSTn、HT_LO_POWEROK、HT_LO_LDT_REQn、HT_LO_LDT_STOPn引入到FPGA
3)把北桥芯片和南桥芯片的关于HT bus的复位、初始化和电源管理信号线LDT_STP#，LDT_RST#，LDT_PG，ALLOW_LDTSTP引入到FPGA.
4)上下电时序控制信号线引入到FPGA，这些信号包括a)龙芯3号CPU***复位信号线SYSRESETN，PCI bus复位信号线PCI_RESETN；b)南桥上电完成信号线PWR_GOOD，北桥的上电信号线NB_PWRGD；c)各个供电模块的上电使能信号EN和电源OK信号PWRGOOD；
5)配置信号线引入到FPGA，这些信号包括龙芯3号CPU配置信号线GPIO信号线，内存时钟频率的设置信号线，HT bus时钟频率的设置信号线。
6)用FPGA抓取和分析龙芯CPU HT bus的信号，检测龙芯CPU的HT bus是否严格遵循标准的HT bus协议。如果龙芯HT bus存在较大问题，可以通过FPGA编写相应的程序把龙芯HT bus的信号过滤整形成标准的HT bus来实现与桥片连接。
7)调试时只打开龙芯CPU和被测试的北桥芯片的HT总线，关闭其余北桥芯片的HT总线。
8)用FPGA调试龙芯HT bus的特殊信号，尝试通过连接、中断和北桥、南桥HT bus相对应复位、初始化和电源管理信号线寻找成功联系的方法。
9)用FPGA使能或者关闭电源模块的使能信号，龙芯CPU、南北桥片电源powergood信号，并调试各个信号的前后顺序和时间间隔来确定成功的上下电时序。
10)用FPGA配置龙芯3号CPU的一些配置信号线，使其顺利的下载(load)龙芯CPU BIOS，尝试设置内存和HT bus的频率组合，寻找正确的设置使其正常工作。
通过以上的调试方法，解决了龙芯3号CPU和北桥、南桥之间在硬件层和协议层兼容性的方法，可以去掉FPGA直接使龙芯CPU和南北桥互连。
结论如下：
1、通过本发明的方法和装置，得出和龙芯3号CPU配套的北桥芯片包括RS780，RS780C，RS780D，RS780E，RS780G，RS780M，RS780MC，RX781，RS785G以及RD790，南桥包括SB700，SB710，SB750，SB600的结论。
2、HT_8x2信号拉低(Pull down)，即把龙芯3号CPU与AMD北桥的相连的HT总线设置为16bit的模式。因为AMD北桥是16bit的HT bus，龙芯CPU需要与之相配合。
3、把高8bit HT bus的接口信号(HT_HI_HOSTMODE、HT_HI_RSTn、HT_HI_POWEROK、HT_HI_LDT_REQn、HT_HI_LDT_STOPn)通过拉低禁掉，在龙芯CPU的协议层设置成只使用低8bit HT bus的接口信号(HT_LO_HOSTMODE、HT_LO_RSTn、HT_LO_POWEROK、HT_LO_LDT_REQn、HT_LO_LDT_STOPn)进行16bitHT bus的控制。因为龙芯CPU在和AMD北桥互联的使用中，16bit HT bus作为一个整体来进行控制。
4、在龙芯CPU和AMD北桥HT协议配合工作的过程中，根据整个板子的上下电顺序和初始化过程得出AMD桥片为HT协议的发起者，工作在主模式(master模式)，而龙芯CPU为从模式(slave模式)，所以把HT_LO_HOSTMODE拉低。
5、使用龙芯CPU的低8bit HT bus信号HT_LO_POWEROK、HT_LO_RSTn、HT_LO_LDT STOPn、HT_LO_LDT_REQn与AMD南桥、北桥芯片进行相应的连接，如图3所示。在bios中需要把双向信号(IO信号)HT_LO_POWEROK、HT_LO_RSTn设置为输入信号(I信号)。

Claims (16)

1.一种调试龙芯CPU和南北桥芯片的方法，其特征在于：包括以下步骤：
选择支持HT总线的北桥芯片和南桥芯片；
将龙芯CPU与北桥、南桥芯片的针脚引入调试装置；
调试龙芯CPU针脚是否存在bug；以及
在调试装置中连接龙芯CPU和南北桥相应针脚并调试；
所述调试龙芯CPU是在调试装置中检测针脚信号是否符合用户手册说明；
所述龙芯CPU针脚信号若存在bug在调试装置中调整为标准信号；
所述调试装置在调试时选通龙芯CPU的HT总线和仅一个北桥和一个南桥，屏蔽其他北桥和南桥芯片。
2.如权利要求1所述的方法，其特征在于，所述调整为标准信号是在调试装置中通过编写程序实现。
3.如权利要求2所述的方法，其特征在于，所述程序是通过verilog语言编写。
4.如权利要求1所述的方法，其特征在于，所述调试装置包括HT总线接口。
5.如权利要求1所述的方法，其特征在于，所述调试装置通过HT总线接口连接龙芯CPU与北桥芯片。
6.如权利要求1所述的方法，其特征在于，所述调试装置通过HT控制线与南桥芯片连接。
7.如权利要求1所述的方法，其特征在于，选通后首先调试HT总线是否连接成功，若连接成功继续调试其他针脚；若没有连通则选通下一块南桥或北桥芯片。
8.如权利要求1所述的方法，其特征在于，所述龙芯CPU将采用16bits HT总线工作模式。
9.如权利要求8所述的方法，其特征在于，所述龙芯CPU在和适配的南桥芯片在工作中屏蔽掉8bits*2工作模式下的高8位HT控制线。
10.如权利要求8所述的方法，其特征在于，所述龙芯CPU在和适配的南桥芯片工作中通过低8位HT控制线与南桥芯片HT控制线相连接。
11.如权利要求8所述的方法，其特征在于，所述龙芯CPU在和适配的北桥芯片在工作中屏蔽掉8bits*2工作模式下的高8位HT控制线。
12.如权利要求8所述的方法，其特征在于，所述龙芯CPU在和适配的北桥芯片工作中通过低8位HT控制线与北桥芯片HT控制线相连接。
13.如权利要求8所述的方法，其特征在于，所述龙芯CPU在和适配的北桥芯片工作中工作在slave模式。
14.如权利要求1所述的方法，其特征在于，未明确定义针脚以及不对应的针脚引入FPGA芯片调试后进行相应的屏蔽或连接。
15.如权利要求14所述的方法，其特征在于，所述未明确定义针脚以及不对应的针脚包括上下电时序信号和配置信号。
16.如权利要求9-13中任一所述的方法，其特征在于，能适配龙芯系列CPU的北桥芯片包括RS780，RS780C，RS780D，RS780E，RS780G，RS780M，RS780MC，RX781，RS785G以及RD790；南桥包括SB600，SB700，SB710，SB750。
CN201110126228.1A 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的方法和装置 Active CN102214132B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310237820.8A CN103440194B (zh) 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的装置
CN201110126228.1A CN102214132B (zh) 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的方法和装置
US13/806,784 US9846625B2 (en) 2011-05-16 2011-05-20 Method and device for debugging a MIPS-structure CPU with southbridge and northbridge chipsets
PCT/CN2011/000875 WO2012155300A1 (zh) 2011-05-16 2011-05-20 一种调试龙芯cpu和南北桥芯片的方法和装置
TW101117228A TWI516959B (zh) 2011-05-16 2012-05-15 A method and device for debugging Godson CPU and north and south bridge wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110126228.1A CN102214132B (zh) 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的方法和装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310237820.8A Division CN103440194B (zh) 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的装置

Publications (2)

Publication Number Publication Date
CN102214132A CN102214132A (zh) 2011-10-12
CN102214132B true CN102214132B (zh) 2014-07-02

Family

ID=44745452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110126228.1A Active CN102214132B (zh) 2011-05-16 2011-05-16 一种调试龙芯cpu和南北桥芯片的方法和装置

Country Status (4)

Country Link
US (1) US9846625B2 (zh)
CN (1) CN102214132B (zh)
TW (1) TWI516959B (zh)
WO (1) WO2012155300A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609040B (zh) * 2012-01-12 2015-04-08 北京国基科技股份有限公司 一种面向加固的国产计算机及其安全bios工作方法
CN102768561B (zh) * 2012-05-30 2015-02-04 曙光信息产业股份有限公司 一种双桥片主板冗余的设计方法
CN104298575B (zh) * 2013-07-16 2018-08-03 鸿富锦精密电子(天津)有限公司 主板调试电路
CN104077220A (zh) * 2014-06-10 2014-10-01 中标软件有限公司 Mips架构操作***内核的调试方法和装置
CN108536643A (zh) * 2018-03-30 2018-09-14 西安微电子技术研究所 一种高性能计算平台
CN109657474B (zh) * 2018-11-30 2023-07-11 江苏航天龙梦信息技术有限公司 兼容独立安全卡的主板控制时序及上电时序控制方法
CN109614351B (zh) * 2018-11-30 2022-05-24 中国人民解放军陆军工程大学 带有纠错和自动应答机制的并行总线串行互联扩展方法
CN112559437A (zh) * 2019-09-25 2021-03-26 阿里巴巴集团控股有限公司 一种调试单元及处理器
CN111124488A (zh) * 2019-12-11 2020-05-08 山东超越数控电子股份有限公司 一种基于龙芯处理器的Debian***移植方法
CN111258949A (zh) * 2020-01-20 2020-06-09 江苏龙威中科技术有限公司 一种基于龙芯3a+7a+fpga的异构计算机模块
CN111506466B (zh) * 2020-04-24 2022-08-02 卡斯柯信号有限公司 一种用于关键电压的交互冗余监控***及方法
CN112988659B (zh) * 2021-05-07 2021-07-20 湖南华自信息技术有限公司 Pcie桥片冗余主板、设计方法以及计算机存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455307A (zh) * 2003-06-06 2003-11-12 中国科学院计算技术研究所 一种龙芯－1cpu的网络计算机主板***及复位方法
CN1588274A (zh) * 2004-09-21 2005-03-02 威盛电子股份有限公司 协调南北桥电路与cpu于不同节能状态的电路及方法
CN101989222A (zh) * 2010-11-22 2011-03-23 连云港杰瑞深软科技有限公司 一种龙芯仿真器终端

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319947B1 (en) * 1999-12-22 2008-01-15 Intel Corporation Method and apparatus for performing distributed simulation utilizing a simulation backplane
TW514791B (en) * 2001-05-28 2002-12-21 Via Tech Inc Structure, method and related control chip for accessing device of computer system with system management bus
WO2004055670A2 (en) * 2002-12-18 2004-07-01 Koninklijke Philips Electronics N.V. Code download in a system having multiple integrated circuits with jtag capability
US7565566B2 (en) * 2003-04-23 2009-07-21 Dot Hill Systems Corporation Network storage appliance with an integrated switch
US7330999B2 (en) * 2003-04-23 2008-02-12 Dot Hill Systems Corporation Network storage appliance with integrated redundant servers and storage controllers
TW200401188A (en) * 2003-09-16 2004-01-16 Via Tech Inc Debug device and method thereof
US8000322B2 (en) * 2004-07-30 2011-08-16 Hewlett-Packard Development Company, L.P. Crossbar switch debugging
US7941585B2 (en) * 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7257654B1 (en) * 2004-11-09 2007-08-14 Advanced Micro Devices, Inc. PCI bridge device configured for using JTAG scan for writing internal control registers and outputting debug state
CN1818883A (zh) * 2005-02-07 2006-08-16 中国科学院计算技术研究所 一种用于测试mips处理器的设备
US20080005378A1 (en) * 2006-05-19 2008-01-03 Intel Corporation Chipset determinism for improved validation
TWI317871B (en) * 2006-06-16 2009-12-01 Via Tech Inc Debug device and method for bus
US7478299B2 (en) * 2006-08-14 2009-01-13 International Business Machines Corporation Processor fault isolation
US8074131B2 (en) * 2009-06-30 2011-12-06 Intel Corporation Generic debug external connection (GDXC) for high integration integrated circuits
US8661302B2 (en) * 2010-11-17 2014-02-25 Advanced Micro Devices, Inc. Enhanced debug/test capability to a core reset process
US20120150474A1 (en) * 2010-12-09 2012-06-14 Advanced Micro Devices, Inc. Debug state machine cross triggering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455307A (zh) * 2003-06-06 2003-11-12 中国科学院计算技术研究所 一种龙芯－1cpu的网络计算机主板***及复位方法
CN1588274A (zh) * 2004-09-21 2005-03-02 威盛电子股份有限公司 协调南北桥电路与cpu于不同节能状态的电路及方法
CN101989222A (zh) * 2010-11-22 2011-03-23 连云港杰瑞深软科技有限公司 一种龙芯仿真器终端

Also Published As

Publication number Publication date
CN102214132A (zh) 2011-10-12
US20140157051A1 (en) 2014-06-05
WO2012155300A1 (zh) 2012-11-22
TWI516959B (zh) 2016-01-11
US9846625B2 (en) 2017-12-19
TW201248422A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
CN102214132B (zh) 一种调试龙芯cpu和南北桥芯片的方法和装置
US8656220B2 (en) System-on-chip and debugging method thereof
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN100511171C (zh) 一种单板调试串口功能的测试方法及其***
US8281280B2 (en) Method and apparatus for versatile controllability and observability in prototype system
CN107992390B (zh) 一种基于片上总线的芯片调试方法
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
US11048845B1 (en) FPGA chip-based handler simulation test system and a test method
US8732526B1 (en) Single-wire data interface for programming, debugging and testing a programmable element
CN108346404B (zh) 一种时序控制器及屏驱动电路的参数调试方法
CN110196391B (zh) 基于fpga与dsp架构的数字电路测试装置及方法
US10078113B1 (en) Methods and circuits for debugging data bus communications
CN103226506A (zh) 内嵌于芯片的usb转jtag调试装置及其调试方法
CN114064458A (zh) 接口可扩展的通用性的jtag调试方法及***
CN112463243A (zh) 基于边界扫描的在线级联加载固件***及其方法
CN112100016A (zh) 一种***异常场景下的soc诊断方法及***
WO2016184170A1 (zh) Smi接口器件的调试装置及方法、存储介质
CN106371876B (zh) 产品外部程序升级的方法及***
CN203250308U (zh) 内嵌于芯片的usb转jtag调试装置
CN104063297A (zh) 一种利用usb接口对计算机硬件进行诊断的方法及装置
US9158609B2 (en) Universal serial bus testing device
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、***及方法
CN103440194A (zh) 一种调试龙芯cpu和南北桥芯片的装置
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体
US11953550B2 (en) Server JTAG component adaptive interconnection system and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160119

Address after: 124000 Panjin, Liaoning Province, coastal economic zone in the coastal area of the crown building, building 3018, room 3, Liaoning

Patentee after: Dawning Information System (Liaoning) Co.,Ltd.

Address before: 300384 Tianjin city Xiqing District Huayuan Industrial Zone (outer ring) Haitai Huake Street No. 15 1-3

Patentee before: DAWNING INFORMATION INDUSTRY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220722

Address after: 124000 room 3018, floor 3, Hongguan building, Liaobin coastal economic zone, Panjin City, Liaoning Province

Patentee after: Dawning Information System (Liaoning) Co.,Ltd.

Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd.

Address before: 124000 room 3018, 3 / F, Hongguan building, Liaobin coastal economic zone, Panjin, Liaoning Province

Patentee before: Dawning Information System (Liaoning) Co.,Ltd.