CN102768561B - 一种双桥片主板冗余的设计方法 - Google Patents
一种双桥片主板冗余的设计方法 Download PDFInfo
- Publication number
- CN102768561B CN102768561B CN201210172529.2A CN201210172529A CN102768561B CN 102768561 B CN102768561 B CN 102768561B CN 201210172529 A CN201210172529 A CN 201210172529A CN 102768561 B CN102768561 B CN 102768561B
- Authority
- CN
- China
- Prior art keywords
- north
- cpu
- south bridge
- bridge system
- serial ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明涉及一种双桥片主板冗余的设计方法。该方法用的双桥片主板包括CPU-南北桥***1、CPU-南北桥***2和监控电路；CPU-南北桥***1和CPU-南北桥***2对称设置在监控电路的两侧；该方法包括下述步骤：确定初始状态；CPU-南北桥***1通电并发脉冲信号和信号代码给监控电路；判断CPU-南北桥***1的引线和串口的信号是否正常；发送信号代码给所述监控电路；判断引线接口、串口和网口的信号是否正常；将CPU-南北桥***1和CPU-南北桥***2的状态传递给远程控制终端设备。本发明提供的双桥片主板冗余的设计方法，从冗余设计方面来保证龙芯CPU的可靠稳定运行，保证可靠数据和业务在遭受意外情况下仍能正常运行。
Description
技术领域
本发明涉及一种设计方法，具体讲涉及一种双桥片主板冗余的设计方法。
背景技术
龙芯3号系列CPU包括4核心3A，8核心3B，8核心或者16核心3C的CPU，以及后续开发的其他系列的CPU。龙芯3A CPU已经量产，其他两种CPU还处于研发阶段。
龙芯3号CPU是一款通用的多核的CPU，采用MIPS架构，完全可以实现Intel和AMDX86架构CPU的功能，尽管在性能方面比X86CPU还稍微落后一些，但在绝大部分领域可以完全代替X86CPU。
尽管龙芯3A和3B CPU已经面世，但一直没有解决“用”的关键问题，即一直没有找到与龙芯CPU配套且能正常工作的南北桥chipsets和***设备。为解决龙芯CPU的实用问题，曾经探讨了“龙芯3CPU+SIS公司chipsets”,“龙芯3CPU+NVIDIA公司chipsets”的可能性，并研发了主板样品，但最终没有成功。
龙芯3系列CPU限于技术保护，无法分享X86CPU成功的经验，因此存在bug在所难免。
龙芯3号系列CPU的出现打破了中国高性能服务器领域无芯的尴尬局面，把中国的IT行业带上了一个新的高度。但接下来面临一个严峻的问题就是CPU的产业化问题，如果解决不好产业化的问题，那龙芯CPU仍是一个不能实用只是概念意义的CPU，只能停留在实验室里。由于龙芯3号系列CPU面世的时间短，各种配套的应用方案有待设计和创造。
怎样保证龙芯CPU平台可靠稳定的运行是摆在龙芯CPU发展道路上的一个课题。X86平台有各种各样成熟的机制来保证X86平台稳定运行，而龙芯CPU平台目前可以说是刚刚起步阶段。
发明内容
针对现有技术的不足，本发明提供一种双桥片主板冗余的设计方法，本发明提供的双桥片主板冗余的设计方法，从冗余设计方面来保证龙芯CPU的可靠稳定运行，保证可靠数据和业务在遭受意外情况下仍能正常运行。本发明同样也适用于X86CPU平台。
本发明的目的是采用下述技术方案实现的：
一种双桥片主板冗余的设计方法，其改进之处在于，所述方法用的双桥片主板包括CPU-南北桥***1、CPU-南北桥***2和监控电路；所述CPU-南北桥***1和CPU-南北桥***2对称设置在所述监控电路的两侧；
所述方法包括下述步骤：
A、确定初始状态；
B、所述CPU-南北桥***1通电并发脉冲信号和信号代码给所述监控电路；
C、判断所述CPU-南北桥***1的引线和串口的信号是否正常；
D、发送信号代码给所述监控电路；
E、判断引线接口、串口和网口的信号是否正常；
F、将所述CPU-南北桥***1和CPU-南北桥***2的状态传递给远程控制终端设备。
本发明提供的一种优选的技术方案是：所述步骤A中的初始状态为所述CPU-南北桥***1和CPU-南北桥***2处于不工作状态，准备给所述CPU-南北桥***1通电。
本发明提供的第二优选的技术方案是：所述步骤B中，所述监控电路控制所述CPU-南北桥***1中的上下电控制、复位电路1，给所述CPU-南北桥***1通电；
所述CPU-南北桥***1的CPU1开始BIOS运行阶段，在所述BIOS运行阶段控制CPU1的引线GPIO1发脉冲信号给所述监控电路；同时控制CPU-南北桥***1中的串口1给所述监控电路发送信号代码。
本发明提供的第三优选的技术方案是：所述步骤C中，所述监控电路检测所述引线GPIO1和串口1的信号是否正常；
若检测引线GPIO1和串口1任一路信号异常，则由所述监控电路控制所述上下电控制、复位电路1进行关机下电，并控制CPU-南北桥***2中的上下电控制、复位电路2给CPU-南北桥***2通电，使所述CPU-南北桥***2进行工作。
本发明提供的一种较优选的技术方案是：所述CPU-南北桥***2进行工作时，所述监控电路监控所述CPU-南北桥***2中的引线GPIO4和串口3；
若引线GPIO4和串口3任一路信号出现异常，进行步骤F，将所述CPU-南北桥***1和CPU-南北桥***2的工作异常的状态传递给双桥片主板中远程控制终端设备，所述BIOS运行阶段启动完成。
本发明提供的第四优选的技术方案是：所述步骤D中，当BIOS运行阶段启动完成后，所述CPU-南北桥***1进入操作***OS运行阶段；所述CPU1使能引线GPIO2和GPIO3、网口1以及串口2给所述监控电路发送信号代码。
本发明提供的第五优选的技术方案是：所述步骤E中，判断引线GPIO1、GPIO2和GPIO3、网口1、串口1以及串口2的信号是否正常；
若检测引线GPIO1、GPIO2和GPIO3、网口1、串口1以及串口2任一路信号异常，则由所述监控电路控制所述上下电控制、复位电路1进行关机下电，并控制CPU-南北桥***2中的上下电控制、复位电路2给CPU-南北桥***2通电，使所述CPU-南北桥***2进行工作。
本发明提供的另一较优选的技术方案是：所述CPU-南北桥***2进行工作时，所述监控电路监控所述CPU-南北桥***2中的引线GPIO4和串口3；
若引线GPIO4和串口3任一路信号出现异常，进行步骤F，将所述CPU-南北桥***1和CPU-南北桥***2的工作异常的状态传递给双桥片主板中远程控制终端设备，所述操作***OS运行阶段启动完成。
本发明提供的第六优选的技术方案是：所述CPU-南北桥***1包括依次连接龙芯CPU1、北桥1和南桥1；所述北桥1通过A-Link bus与南桥1连接；
所述CPU-南北桥***2包括依次连接龙芯CPU2、北桥2和南桥2；所述北桥2通过A-Linkbus与南桥2连接；
所述龙芯CPU1和龙芯CPU2均包括数据采集卡和内存插槽。
本发明提供的第七优选的技术方案是：所述双桥主板包括非易失存储介质和远程控制终端设备；所述非易失存储介质分别与南桥1和南桥2连接；所述远程控制终端设备与所述监控电路连接。
本发明提供的一种较优选的技术方案是：所述远程控制终端设备通过百兆或千兆以太网与监控电路连接。
本发明提供的另一较优选的技术方案是：所述CPU-南北桥***1包括串口1、串口2和网口1；所述串口1与所述CPU1连接；所述网口1通过PCIE总线与所述北桥1连接；所述串口2与所述南桥1连接；
所述CPU-南北桥***2包括串口3、串口4和网口2；所述串口3与所述CPU2连接；所述网口2与通过PCIE总线所述北桥2连接；所述串口4与所述南桥2连接。
本发明提供的还一较优选的技术方案是：所述北桥1和北桥2均包括AMD chipsetSR5690，SR5670,SR5650；与所述北桥1和北桥2对应的南桥1和南桥2包括AMD chipsetSP5100,SP5100R,SP5100RS；
所述北桥1和北桥2还包括AMD chipset RS780、RS780C、RS780D、RS780E、RS780G、RS780M、RS780MC、RX781、RS785G和RD790；与其对应的南桥1和南桥2包括AMD chipsetSB700、SB710、SB750和SB600。
本发明提供的再一较优选的技术方案是：所述串口1、串口2、网口1、串口3、串口4和网口2分别与所述监控电路连接。
本发明提供的还一较优选的技术方案是：所述CPU-南北桥***1包括上下电控制、复位电路1；所述CPU-南北桥***2包括上下电控制、复位电路2；所述上下电控制、复位电路1和上下电控制、复位电路2分别与所述监控电路连接。
本发明提供的又一较优选的技术方案是：所述CPU1通过HT1bus与北桥1连接；所述CPU2通过HT1bus与北桥2连接。
本发明提供的又一较优选的技术方案是：所述CPU1通过HT0bus与所述CPU2连接；所述CPU1和CPU2为龙芯3号系列的CPU，包括龙芯3A、3B和3C。
本发明提供的又一较优选的技术方案是：从所述CPU1至少引出一条线GPIO1连接至所述监控电路；从所述北桥1至少引出一条线GPIO2连接至所述监控电路；从所述南桥1上至少引出一条线GPIO3连接至所述监控电路；
从所述CPU2至少引出一条线GPIO4连接至所述监控电路；从所述北桥2至少引出一条线GPIO5连接至所述监控电路；从所述南桥2上至少引出一条线GPIO6连接至所述监控电路。
本发明提供的又一较优选的技术方案是：所述监控电路采用基板管理控制器芯片搭建或采用单片机芯片搭建；所述监控电路采用辅助电源供电；所述监控电路的默认状态是上电状态。
本发明提供的又一较优选的技术方案是：所述远程监控终端设备包括远程控制台。
与现有技术比，本发明达到的有益效果是：
1、本发明提供的双桥片主板冗余的设计方法，涉及到的2套“CPU-南北桥***”互为冗余、备份，当一套“CPU-南北桥***”出现故障或者出现异常，监控电路立即关掉这套***，并立即开启另一套“CPU-南北桥***”，保证了关键业务在最短的时间内得到恢复运行，增强了主板运行的健壮性。
2、通过引出CPU的GPIO引线和串口，并在基本输入输出***（Basic Input Output System，BIOS）程序内编写相关的功能，实现了BIOS阶段的监控；常规的***，只能实现在操作***（Operating System，OS）阶段监控。
3、实现了支持双桥片主板中最主要的三款芯片，即CPU、北桥、南桥都能被监控。
4、每款芯片的监控都采用双途径设计，保证了监控信息的准确性：例如CPU1采用GPIO1和串口1两种途径。
5、共享的“硬盘或flash等非易失性存储介质”设计，为2套“CPU-南北桥***1”和“CPU-南北桥***2”之间的业务信息的传递提供最准确的信息保证。
6、‘远程控制终端设备’能够时时得到2套“CPU-南北桥***”的运行情况。
7、本发明提供的双桥片主板冗余的设计方法实现简单，能完成复杂的工作流程，保证龙芯CPU平台可靠稳定的运行。
附图说明
图1是本发明提供的双桥片主板原理图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
如图1所示，图1是本发明提供的双桥片主板原理图；双桥片主板包括CPU-南北桥***1、CPU-南北桥***2和监控电路；CPU-南北桥***1和CPU-南北桥***2对称设置在监控电路的两侧；
CPU-南北桥***1包括依次连接龙芯CPU1、北桥1和南桥1；北桥1通过A-Link bus与南桥1连接；CPU-南北桥***2包括依次连接龙芯CPU2、北桥2和南桥2；所述北桥2通过A-Link bus与南桥2连接；A-Link bus是AMD公司对PCIE bus进行改进发展而成的连接南北桥的总线。这里的南北桥是指AMD公司研发的一系列南北桥。北桥包括AMD chipsetRS780，RS780C，RS780D，RS780E，RS780G，RS780M，RS780MC，RX781，RS785G，RD790；AMD chipset SR5690，SR5670，SR5650。南桥包括AMD chipset SB700，SB710，SB750，SB600；AMD chipset SP5100，SP5100R，SP5100RS。
龙芯CPU1和龙芯CPU2均包括数据采集卡和内存插槽。
龙芯CPU1通过HT1bus与北桥1连接；龙芯CPU2通过HT1bus与北桥2连接。龙芯CPU1通过HT0bus与龙芯CPU2连接。
HT(Hyper Transport)bus：AMD CPU的总线，或者龙芯CPU的总线。上述CPU是指AMD公司的拥有HT bus的CPU，或者中科院研发的龙芯系列CPU，包括龙芯3A，3B，3C。
从龙芯CPU1至少引出一条线GPIO1连接至监控电路；从北桥1至少引出一条线GPIO2连接至监控电路；从南桥1上至少引出一条线GPIO3连接至监控电路；
从龙芯CPU2至少引出一条线GPIO4连接至监控电路；从北桥2至少引出一条线GPIO5连接至监控电路；从南桥2上至少引出一条线GPIO6连接至监控电路。GPIO（General PurposeInput Output），指通用输入/输出。
2套CPU-南北桥***互为冗余、互为备份，其内部连接方式和外部连接方式相同。
双桥片主板还包括非易失存储介质和远程控制终端设备；非易失存储介质分别与南桥1和南桥2连接；远程控制终端设备包括远程控制台，监控电路通过百兆或千兆以太网络与远程的终端相连，可以时时向远端控制台发送监控信息。
CPU-南北桥***1包括串口1、串口2和网口1；串口1与龙芯CPU1连接；网口1通过PCIE总线与北桥1连接；串口2与南桥1连接；
CPU-南北桥***2包括串口3、串口4和网口2；串口3与龙芯CPU2连接；网口2与通过PCIE总线北桥2连接；串口4与南桥2连接。
串口1、串口2、网口1、串口3、串口4和网口2分别与监控电路连接。
CPU-南北桥***1还包括上下电控制、复位电路1；所述CPU-南北桥***2还包括上下电控制、复位电路2；上下电控制、复位电路1和上下电控制、复位电路2分别与监控电路连接。上下电控制、复位电路均由监控电路来控制。
监控电路可以采用BMC（Baseboard Management Controller，基板管理控制器）芯片（例如Aspeed公司的AST2300，或者AST2050）搭建，也可以采用简单的单片机（MCU）芯片搭建。此电路需要用standby（辅助电源）供电，即2套CPU-南北桥***还未开机的情况下，监控电路必须有电。监控电路通过百兆或千兆以太网络与远程的终端相连，可以时时向远端控制台发送监控信息。
硬盘或flash等非易失性存储介质为2套CPU-南北桥***共享。
本发明提供的-双桥片主板冗余的设计方法包括如下步骤：
2套CPU-南北桥***互为冗余、备份，当一套***出现故障或者出现异常，监控***立即关掉这套***，并立即开启另一套***，保证了关键业务在最短的时间内得到恢复运行，增强了***运行的健壮性。
A、确定初始状态；
B、所述CPU-南北桥***1通电并发脉冲信号和信号代码给所述监控电路；
C、判断所述CPU-南北桥***1的引线和串口的信号是否正常；
D、发送信号代码给所述监控电路；
E、判断引线接口、串口和网口的信号是否正常；
F、将所述CPU-南北桥***1和CPU-南北桥***2的状态传递给远程控制终端设备。
其中具体实施如下：
（1）限制条件：2套CPU-南北桥***同时间只能1套在工作。初始状态：2套***都没有工作，现在准备给CPU-南北桥***1上电，使其开始工作。
（2）监控电路控制上下电控制、复位电路1中的上电信号线，给CPU-南北桥***1上电。
CPU1开始基本输入输出***（Basic Input Output System，BIOS）运行，并在BIOS运行阶段控制CPU1的GPIO1发规则的脉冲信号给监控电路，表明CPU-南北桥***1运行正常，并同时控制串口1给监控电路在约定的时间间隔内发送约定的信号代码（例如FE）；
如果监控电路同时检测到GPIO1和串口1的信号正常，那么不会干预CPU-南北桥***1的启动过程；
如果检测任意一路信号出现异常，就会控制上下电控制、复位电路1进行关机下电，并立即控制上下电控制、复位电路2，使CPU-南北桥***2进行工作。
如果此时，监控电路通过监控GPIO4和串口3发现CPU-南北桥***2工作也出现了异常，就会通知远程控制终端设备整个CPU-南北桥***已经崩溃。
（3）BIOS启动完成，进入操作***（Operating System，OS）阶段后，使能GPIO2，GPIO3，网口1，串口2给监控电路发送事先约定好的信号代码；
而在BIOS启动阶段使能的GPIO1，串口1仍继续工作。
如果发现任意一个检测接口出现问题（检测接口包括GPIO1，GPIO2，GPIO3，网口1，串口1和串口2），就会控制上下电控制、复位电路1进行关机下电，并立即控制上下电控制、复位电路2，使CPU-南北桥***2进行工作。
如果此时，监控电路通过监控GPIO4和串口3发现CPU-南北桥***2工作也出现了异常，就会通知远程控制终端设备整个CPU-南北桥***已经崩溃。
本发明提供的双桥片主板冗余的设计方法涉及到的2套CPU-南北桥***互为冗余、备份，当一套***出现故障或者出现异常，监控***立即关掉这套***，并立即开启另一套***，保证了关键业务在最短的时间内得到恢复运行，增强了***运行的健壮性。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (19)
1.一种双桥片主板冗余的设计方法，其特征在于，所述方法用的双桥片主板包括CPU-南北桥***1、CPU-南北桥***2和监控电路；所述CPU-南北桥***1和CPU-南北桥***2对称设置在所述监控电路的两侧；
所述方法包括下述步骤：
A、确定初始状态；
B、所述CPU-南北桥***1通电并发脉冲信号和信号代码给所述监控电路；
C、判断所述CPU-南北桥***1的引线和串口的信号是否正常；
D、发送信号代码给所述监控电路；
E、判断引线接口、串口和网口的信号是否正常；
F、将所述CPU-南北桥***1和CPU-南北桥***2的状态传递给远程控制终端设备；
所述步骤C中，所述监控电路检测所述引线GPIO1和串口1的信号是否正常；
若检测引线GPIO1和串口1任一路信号异常，则由所述监控电路控制上下电控制、复位电路1进行关机下电，并控制CPU-南北桥***2中的上下电控制、复位电路2给CPU-南北桥***2通电，使所述CPU-南北桥***2进行工作。
2.如权利要求1所述的设计方法，其特征在于，所述步骤A中的初始状态为所述CPU-南北桥***1和CPU-南北桥***2处于不工作状态，准备给所述CPU-南北桥***1通电。
3.如权利要求1所述的设计方法，其特征在于，所述步骤B中，所述监控电路控制所述CPU-南北桥***1中的上下电控制、复位电路1，给所述CPU-南北桥***1通电；
所述CPU-南北桥***1的CPU1开始BIOS运行阶段，在所述BIOS运行阶段控制CPU1的引线GPIO1发脉冲信号给所述监控电路；同时控制CPU-南北桥***1中的串口1给所述监控电路发送信号代码。
4.如权利要求1所述的设计方法，其特征在于，所述CPU-南北桥***2进行工作时，所述监控电路监控所述CPU-南北桥***2中的引线GPIO4和串口3；
若引线GPIO4和串口3任一路信号出现异常，进行步骤F，将所述CPU-南北桥***1和CPU-南北桥***2的工作异常的状态传递给双桥片主板中远程控制终端设备，BIOS运行阶段启动完成。
5.如权利要求1所述的设计方法，其特征在于，所述步骤D中，当BIOS运行阶段启动完成后，所述CPU-南北桥***1进入操作***OS运行阶段；所述CPU1使能引线GPIO2和GPIO3、网口1以及串口2给所述监控电路发送信号代码。
6.如权利要求1所述的设计方法，其特征在于，所述步骤E中，判断引线GPIO1、GPIO2和GPIO3、网口1、串口1以及串口2的信号是否正常；
若检测引线GPIO1、GPIO2和GPIO3、网口1、串口1以及串口2任一路信号异常，则由所述监控电路控制所述上下电控制、复位电路1进行关机下电，并控制CPU-南北桥***2中的上下电控制、复位电路2给CPU-南北桥***2通电，使所述CPU-南北桥***2进行工作。
7.如权利要求6所述的设计方法，其特征在于，所述CPU-南北桥***2进行工作时，所述监控电路监控所述CPU-南北桥***2中的引线GPIO4和串口3；
若引线GPIO4和串口3任一路信号出现异常，进行步骤F，将所述CPU-南北桥***1和CPU-南北桥***2的工作异常的状态传递给双桥片主板中远程控制终端设备，操作***OS运行阶段启动完成。
8.如权利要求1所述的设计方法，其特征在于，所述CPU-南北桥***1包括依次连接龙芯CPU1、北桥1和南桥1；所述北桥1通过A-Link bus与南桥1连接；
所述CPU-南北桥***2包括依次连接龙芯CPU2、北桥2和南桥2；所述北桥2通过A-Linkbus与南桥2连接；
所述龙芯CPU1和龙芯CPU2均包括数据采集卡和内存插槽。
9.如权利要求1所述的设计方法，其特征在于，所述双桥主板包括非易失存储介质和远程控制终端设备；所述非易失存储介质分别与南桥1和南桥2连接；所述远程控制终端设备与所述监控电路连接。
10.如权利要求9所述的设计方法，其特征在于，所述远程控制终端设备通过百兆或千兆以太网与监控电路连接。
11.如权利要求8所述的设计方法，其特征在于，所述CPU-南北桥***1包括串口1、串口2和网口1；所述串口1与所述CPU1连接；所述网口1通过PCIE总线与所述北桥1连接；所述串口2与所述南桥1连接；
所述CPU-南北桥***2包括串口3、串口4和网口2；所述串口3与所述CPU2连接；所述网口2与通过PCIE总线所述北桥2连接；所述串口4与所述南桥2连接。
12.如权利要求11所述的设计方法，其特征在于，所述北桥1和北桥2均包括AMD chipsetSR5690，SR5670,SR5650；与所述北桥1和北桥2对应的南桥1和南桥2包括AMD chipsetSP5100,SP5100R,SP5100RS；
所述北桥1和北桥2还包括AMD chipset RS780、RS780C、RS780D、RS780E、RS780G、RS780M、RS780MC、RX781、RS785G和RD790；与其对应的南桥1和南桥2包括AMD chipsetSB700、SB710、SB750和SB600。
13.如权利要求11所述的设计方法，其特征在于，所述串口1、串口2、网口1、串口3、串口4和网口2分别与所述监控电路连接。
14.如权利要求8所述的设计方法，其特征在于，所述CPU-南北桥***1包括上下电控制、复位电路1；所述CPU-南北桥***2包括上下电控制、复位电路2；所述上下电控制、复位电路1和上下电控制、复位电路2分别与所述监控电路连接。
15.如权利要求8所述的设计方法，其特征在于，所述CPU1通过HT1 bus与北桥1连接；所述CPU2通过HT1 bus与北桥2连接。
16.如权利要求8所述的设计方法，其特征在于，所述CPU1通过HT0 bus与所述CPU2连接；所述CPU1和CPU2为龙芯3号系列的CPU，包括龙芯3A、3B和3C。
17.如权利要求8所述的设计方法，其特征在于，从所述CPU1至少引出一条线GPIO1连接至所述监控电路；从所述北桥1至少引出一条线GPIO2连接至所述监控电路；从所述南桥1上至少引出一条线GPIO3连接至所述监控电路；
从所述CPU2至少引出一条线GPIO4连接至所述监控电路；从所述北桥2至少引出一条线GPIO5连接至所述监控电路；从所述南桥2上至少引出一条线GPIO6连接至所述监控电路。
18.如权利要求1所述的设计方法，其特征在于，所述监控电路采用基板管理控制器芯片搭建或采用单片机芯片搭建；所述监控电路采用辅助电源供电；所述监控电路的默认状态是上电状态。
19.如权利要求9和10中任一项所述的设计方法，其特征在于，所述远程监控终端设备包括远程控制台。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210172529.2A CN102768561B (zh) | 2012-05-30 | 2012-05-30 | 一种双桥片主板冗余的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210172529.2A CN102768561B (zh) | 2012-05-30 | 2012-05-30 | 一种双桥片主板冗余的设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102768561A CN102768561A (zh) | 2012-11-07 |
| CN102768561B true CN102768561B (zh) | 2015-02-04 |
Family
ID=47095986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210172529.2A Active CN102768561B (zh) | 2012-05-30 | 2012-05-30 | 一种双桥片主板冗余的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102768561B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103064476A (zh) * | 2013-01-18 | 2013-04-24 | 浪潮电子信息产业股份有限公司 | 一种双cpu非对称性内存主板设计方法 |
| CN103733180A (zh) | 2013-09-29 | 2014-04-16 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
| CN105446833B (zh) * | 2013-09-29 | 2020-04-14 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
| CN104182307A (zh) * | 2014-08-25 | 2014-12-03 | 浪潮集团有限公司 | 一种基于自主冗余服务器的串口冗余切换方法 |
| CN110597159A (zh) * | 2019-09-06 | 2019-12-20 | 浙江无极互联科技有限公司 | 一种计算机远程监控控制*** |
| CN112988659B (zh) * | 2021-05-07 | 2021-07-20 | 湖南华自信息技术有限公司 | Pcie桥片冗余主板、设计方法以及计算机存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214132A (zh) * | 2011-05-16 | 2011-10-12 | 曙光信息产业股份有限公司 | 一种调试龙芯cpu和南北桥芯片的方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI268431B (en) * | 2004-10-21 | 2006-12-11 | Via Tech Inc | Integrated structure with CPU and north bridge chip |
-
2012
- 2012-05-30 CN CN201210172529.2A patent/CN102768561B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214132A (zh) * | 2011-05-16 | 2011-10-12 | 曙光信息产业股份有限公司 | 一种调试龙芯cpu和南北桥芯片的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102768561A (zh) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102768561B (zh) | 一种双桥片主板冗余的设计方法 | |
| CN108829567A (zh) | 支持双重点灯的单块NVMe硬盘背板及硬盘背板的点灯方法 | |
| CN108445436B (zh) | 一种双芯运行状态互检的电能表 | |
| US9811145B2 (en) | Reduction of idle power in a communication port | |
| CN102880527B (zh) | 一种基板管理控制器的数据恢复方法 | |
| CN101996128A (zh) | 硬盘状态指示灯控制*** | |
| US10725519B1 (en) | Power control based on power controller configuration records | |
| CN108923957B (zh) | 一种配网终端dtu故障排除的方法、装置和终端设备 | |
| CN115550291B (zh) | 交换机的复位***及方法、存储介质、电子设备 | |
| CN104734904B (zh) | 旁路设备的自动测试方法及*** | |
| CN104202200A (zh) | 一种基于FlexRay总线的网络在线诊断装置 | |
| CN104317677A (zh) | 一种基于Brickland的冗余监控管理***及方法 | |
| CN106371876B (zh) | 产品外部程序升级的方法及*** | |
| CN111726563A (zh) | 一种用于列车视频监控***的视频存储装置 | |
| CN101397020B (zh) | 智能采集驱动设备 | |
| CN111309127B (zh) | 一种基于cpld的pcie设备的复位方法、装置及存储介质 | |
| CN202838091U (zh) | 一种支持sr5690冗余设计的双桥片主板 | |
| CN202948360U (zh) | 一种支持rs780e冗余设计的双桥片主板 | |
| CN115509333A (zh) | 一种服务器协同上下电装置、方法、***及介质 | |
| CN205827184U (zh) | 一种基于fpga外扩设备的通信管理机 | |
| CN114924998A (zh) | 内存信息读取装置及方法、计算设备主板、设备和介质 | |
| CN204347204U (zh) | 基于手持pos机主板自动测试仪 | |
| CN102955545A (zh) | 计算机 | |
| CN105718231A (zh) | 一种刀片式服务器kvm冗余管理***及管理方法 | |
| CN204808188U (zh) | 主板重启*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Wenjun Inventor after: Zheng Chenming Inventor after: Liu Yihong Inventor after: Liu Shengjie Inventor after: Wang Hui Inventor after: Shao Zongyou Inventor after: Sha Chaoqun Inventor before: Zheng Chenming Inventor before: Shao Zongyou Inventor before: Sha Chaoqun Inventor before: Wang Hui Inventor before: Liu Shengjie |
|
| COR | Change of bibliographic data | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180425 Address after: 215399 Room 405, North Tower, 1699 complex building, South Yushan Road, Yushan Town, Kunshan, Jiangsu Patentee after: Zhongke controlled Information Industry Co., Ltd. Address before: 300384 Xiqing District, Tianjin Huayuan Industrial Zone (outside the ring) 15 1-3, hahihuayu street. Patentee before: Sugon Information Industry Co., Ltd. |
|
| TR01 | Transfer of patent right |