CN102208497B - 一种硅衬底上半极性、非极性GaN复合衬底的制备方法 - Google Patents

Abstract

本发明公开了一种硅衬底上半极性、非极性GaN复合衬底的制备方法。首先在不以（111）晶面为表面的Si衬底上用掩膜保护与湿法刻蚀的方法形成沟槽，暴露出Si{111}晶面中的一个或数个；然后用金属有机化学气相沉积法在Si衬底上生长一薄层半极性或非极性GaN，形成籽晶层；再用氢化物气相外延法继续生长GaN厚膜，形成表面平整，高晶体质量的半极性、非极性GaN复合衬底。本发明促进了不同沟槽间GaN的愈合，减少了愈合处的位错，克服了现有技术沟槽处愈合困难，愈合处位错密度大的缺点，具有更好的晶体质量与表面平整度。

Description

一种硅衬底上半极性、非极性GaN复合衬底的制备方法

技术领域

本发明涉及GaN基薄膜材料制备技术领域，特别涉及一种Si衬底半极性、非极性GaN复合衬底的制备方法。

背景技术

GaN由于具有宽禁带（3.4eV）、高热导率、高电子饱和漂移速度和大临界击穿电压等特点，成为目前半导体技术研究的热点。Ⅲ族氮化物GaN、AlN（禁带宽度6.2eV）、InN（禁带宽度0.7eV）及其组成的合金In_xAl_yGa_1-x-yN禁带宽度覆盖了从红外到可见光、紫外光的能量范围，因此在光电子领域有着广泛的应用，如大功率白光LED,蓝光激光器，紫外波段的日盲探测器，高频高功率器件等。目前GaN基LED、LD及电子器件已经实现了商品化生产，广泛应用于显示器背光源、照明、信息存储等领域。

由于晶格中心对称性的缺失，GaN晶体材料存在较强的自发极化与压电极化效应。极化电场使得电子与空穴在空间上分离，减少了二者的复合，降低了发光器件的效率，并引起波长的漂移，严重制约着器件性能的提高。对于GaN，极化电场总是沿0001方向（c方向），而垂直（0001）的方向没有极化电场的分量，因而不受极化效应的影响，与之相对应的晶面就称为非极性面，如a面——面，m面——

面。与(0001)斜交的方向极化电场比c方向小，对应的晶面就称为半极性面，如

面。非极性半极性GaN材料能够减少极化效应的影响，因而可以大大提高LED,LD等发光器件的效率，吸引了大量的研究工作。

目前非极性，半极性GaN还处于研究阶段，器件性能与c面的相比还有较大差距。用于生长非极性GaN的衬底主要有r-LiAlO₂,r面及a面蓝宝石，m面4H-SiC,自支撑GaN衬底等。半极性GaN的衬底主要有（100）面及（110）面的尖晶石，m面的蓝宝石等。其中自支撑GaN衬底由于属于同质外延衬底，没有晶格失配，因而在其上生长的GaN材料位错密度较少，晶体质量最好，器件的性能也最高。目前自支撑GaN衬底主要通过HVPE生长较厚的c面GaN，然后用切割的方法获得非极性面的GaN衬底。该方法由于受到GaN生长厚度的限制因而尺寸很小，只有几毫米大小。目前报道的该方法制备的最大尺寸也仅10×10mm大小。而且GaN比较坚硬，该方法需要对GaN进行切割与抛光才能获得表面光滑的非极性GaN衬底，工艺较繁琐。

Si作为目前最成熟的半导体材料，具有尺寸大，晶体质量高，价格便宜等诸多优点。如果能够在Si衬底上制备非极性或半极性GaN的复合衬底将大大扩大非极性，半极性GaN衬底的面积，克服以上方法的不足。近年来日本名古屋大学的Yoshio Honda等人报道了在有掩膜的图形化Si衬底上生长半极性、非极性GaN薄膜的方法。首先在非（111）面的Si衬底上用湿法刻蚀的方法成沟槽，暴露出（111）面；然后在暴露出的（111）面上用MOCVD生长一层GaN薄膜，形成半极性或非极性GaN。该方法虽然实现了Si衬底上半极性，非极性GaN的生长，但还存在沟槽处愈合困难，愈合处位错密度大以及晶体质量不高等问题。

发明内容

本发明的目的在于提供一种Si衬底上半极性、非极性GaN复合衬底的制备方法，该方法Si衬底上半极性，非极性GaN的生长愈合容易，愈合处位错密度小，在Si衬底上实现高晶体质量的半极性、非极性GaN复合衬底的制备。

为了达到上述目的，本发明采用如下技术方案：一种硅衬底上半极性、非极性GaN复合衬底的制备方法，依次进行下列步骤：

步骤1：用掩膜保护与湿法刻蚀的方法在不以（111）晶面为表面的

Si衬底上形成沟槽，暴露出Si{111}晶面中的一个或数个；

步骤2：用金属有机化学气相沉积法在Si衬底上依次生长AlN缓冲层、GaN层、应力调控层，形成半极性或非极性GaN生长的籽晶层；

步骤3：用氢化物气相外延法继续生长GaN厚膜，形成半极性、非极性GaN复合衬底。

上述步骤1中所述不以（111）晶面为表面的Si衬底包括（112）晶面Si衬底、（110）晶面Si衬底、（001）晶面Si衬底、（113）晶面的Si衬底。

上述步骤1中所述的Si{111}晶面包括Si（111）晶面、

晶面、

晶面、

晶面、

晶面、

晶面、

晶面、

晶面。

当Si衬底不为（113）晶面的Si衬底时，步骤1的具体过程为：

步骤1-1：首先在Si衬底上形成条状的第一掩膜；

步骤1-2：然后用碱溶液腐蚀Si衬底，形成沟槽，沟槽的表面至少含有一个Si{111}晶面；

步骤1-3：用第二掩膜覆盖沟槽内除其中一个Si{111}晶面以外的表面。

上述步骤1中，所述的第一掩膜和第二掩膜为SiO₂或氮化硅。

当Si衬底为（113）晶面的Si衬底时，步骤1的具体过程为：

步骤1-1：首先在Si衬底上形成条状的第一掩膜；

步骤1-2：然后用碱溶液腐蚀Si衬底，形成沟槽，沟槽的表面至少含有一个Si{111}晶面。

当Si衬底为（113）晶面的Si衬底，并且掩膜的宽度小于1微米时，步骤1的具体过程为：

步骤1-1：首先在Si衬底上形成条状的第一掩膜；

步骤1-2：然后用碱溶液腐蚀Si衬底，形成沟槽，沟槽的表面至少含有一个Si{111}晶面；

步骤1-4：腐蚀掉第一掩膜。

上述步骤2中AlN缓冲层生长在Si衬底及沟槽内未被掩膜覆盖的表面上，开始阶段GaN只会在AlN覆盖的Si（111）晶面或其等效晶面上沿<0001>方向生长。当GaN生长到一定厚度后，GaN就会长出沟槽，往纵向与横向生长，通过调节生长条件，可以使各沟槽中的GaN愈合到一起，形成半极性或非极性GaN。

上述步骤2中所述的应力调控层为AlN***层、GaN层、Al_xGa_1-xN层、In_xGa_1-xN层、氮化硅掩膜层中的任意一种或其组合，其中0<x<1。由于GaN与Si衬底间存在晶格失配与热失配，将引起GaN层中存在较大的应力与位错密度。该应力调控层用于缓解GaN厚膜与Si衬底间的应力，并减少位错密度，提高上层GaN的晶体质量。

厚膜GaN利于愈合并能提高晶体质量。步骤3用HVPE（氢化物气相外延法）生长一层GaN厚膜，这样能够促进不同沟槽间GaN的愈合，减少愈合处的位错并能提高整体的晶体质量与表面的平整度。

上述的GaN层、GaN厚膜为半极性GaN或非极性GaN。

本发明在Si衬底上增加了应力调控层与HVPE生长的GaN厚膜，促进了不同沟槽间GaN的愈合，减少了愈合处的位错，克服了现有技术沟槽处愈合困难，愈合处位错密度大的缺点，具有更好的晶体质量与表面平整度。

本发明在Si衬底上制备出高晶体质量的非极性，半极性GaN复合衬底，可用于生长非极性，半极性GaN材料以及制备LED,LD等光电器件，克服极化效应的影响。

附图说明

图1A是本发明实施例1步骤1-1结构示意图；

图1B是本发明实施例1步骤1-2结构示意图；

图1C是本发明实施例1步骤1-3结构示意图；

图2是本发明实施例1经过步骤1-2后Si衬底俯视图的局部示意图；

图3是本发明实施例1步骤2详细过程示意图；

图4是本发明实施例1所述

面非极性GaN复合衬底结构示意图；

图5是本发明实施例2所述

面非极性GaN复合衬底结构示意图；

图6是本发明实施例3所述

面半极性GaN复合衬底结构示意图；

图7是本发明实施例4所述面半极性GaN复合衬底结构示意图；

图8是本发明实施例5所述

面半极性GaN复合衬底结构示意图。

具体实施方式

以下结合附图对本发明进行详细的说明。

实施例1

本实施例是一种

面GaN非极性复合衬底的制备方法。依次进行下列步骤：

步骤1：用掩膜保护与湿法刻蚀的方法在（112）晶面的Si衬底1a上形成沟槽，暴露出

晶面；

步骤2：用金属有机化学气相沉积法在Si衬底1a上生长AlN缓冲层

4、GaN层5、应力调控层6，形成面非极性GaN生长的籽晶层；

步骤3：用氢化物气相外延法继续生长GaN厚膜7，形成

面非极性GaN复合衬底。

本实施例的沟槽的截面为直角三角形。

其中步骤1的具体过程为：

1-1、首先在（112）晶Si衬底1a上用溅射或PECVD（等离子体增强化学气相沉积法）以及光刻的方法形成沿

方向的SiO₂条状的

第一掩膜2，如图1A所示。

1-2、然后用KOH溶液腐蚀Si衬底暴露出Si（111）晶面和

晶面，形成如图1B所示的沟槽。

1-3、将衬底放入溅射腔中，溅射一层SiO₂第二掩膜3，衬底与溅射方向斜交，这样使得溅射SiO₂第二掩膜3覆盖住Si（111）晶面，而不溅射到侧壁

晶面上，形成图1C所示的图形衬底。

步骤2的具体过程为：

在经过步骤1处理的衬底上依次生长AlN缓冲层4、GaN层5。由于掩膜的作用，开始阶段AlN、GaN只会在暴露出的

面上沿<0001>方向生长，如图3中2-2所示。当GaN生长到一定厚度后，GaN就会长出沟槽，往纵向与横向生长，通过调节生长条件，可以使各沟槽中的GaN愈合到一起，形成

面非极性GaN。然后，生长一层由AlN***层、GaN层、Al_xGa_1-xN层、In_xGa_1-xN层、氮化硅掩膜层中的一种或其组合形成的应力调控层6，其中0<x<1。

最后经过步骤3，得到如图4所示的表面平整，高晶体质量的非极性GaN复合衬底。

实施例2

本实施例是

面非极性GaN复合衬底的制备方法，如图5所示。方法与实施例1类似，区别仅在于：

1、本实施例所采用的是（110）面的Si衬底1b。

2、本实施例步骤1中条状的第一掩膜2沿方向。

3、本实施例步骤1刻蚀出的沟槽形状不同，沟槽的截面形状为矩形。

4、本实施例经过步骤1后暴露出的是晶面或

晶面。

5、由于晶向的不同，GaN层5与GaN厚膜7是

面的非极性GaN，因此得到的是

面的非极性GaN复合衬底。

实施例3

本实施例是

面半极性GaN复合衬底的制备方法，如图6所示。方法与实施例1类似，其区别仅在于：

1、本实施例所采用的是（001）面的Si衬底1c。

2、本实施例步骤1中刻蚀出的沟槽形状不同，沟槽的截面形状为倒梯形，沟槽较深时，其截面形状为三角形。

3、本实施例经过步骤1后暴露出的是Si（111）晶面或

晶面。

4、由于晶向的不同，GaN层5与GaN厚膜7是

面的半极性GaN，因此得到的是

面的半极性GaN复合衬底。

实施例4

本实施例是

面半极性GaN复合衬底的制备方法，如图7所示。方法与实施例1类似，其区别仅在于：

1、本实施例所采用的是（113）面的Si衬底1d。

2、本实施例步骤1中条状的第一掩膜2沿

方向。

3、本实施例刻蚀出的沟槽形状不同，沟槽的截面形状如图7所示。

4、由于GaN在沟槽底部及向下倾斜的侧面很难生长，因此不需要溅射一层SiO₂第二掩膜3，即不需要经过步骤1-3。

5、由于没有第二掩膜3，AlN将在沟槽中的各个面均有沉积，形成AlN缓冲层4。

6、由于晶向的不同，GaN层5与GaN厚膜7是

面的半极性GaN，因此得到的是

面的半极性GaN复合衬底。

实施例5

本实施例是面半极性GaN复合衬底的制备方法，方法与实施例4类似，如图8所示，其区别仅在于：

1、本实施例的条状的第一掩膜2的宽度很小，小于1微米。

2、由于条状的第一掩膜2的宽度很小，因此可以不进行步骤1-3，

而进行步骤1-4：腐蚀掉第一掩膜2。本实施例用BOE(HF与NH₄F的混合溶液)腐蚀掉第一掩膜2。

3、由于腐蚀掉了第一掩膜2，步骤2中AlN将在沟槽内各面及Si衬底1d表面均有沉积，形成AlN缓冲层4。

Claims (4)

1.一种硅衬底上半极性、非极性GaN复合衬底的制备方法，其特征在于：依次进行下列步骤：

步骤1：用掩膜保护与湿法刻蚀的方法在不以（111）晶面为表面的Si衬底上形成沟槽，暴露出Si{111}晶面中的一个或数个；

步骤2：用金属有机化学气相沉积法在Si衬底上依次生长AlN缓冲层（4）、GaN层（5）、应力调控层（6），形成半极性或非极性GaN生长的籽晶层；

步骤3：用氢化物气相外延法继续生长GaN厚膜（7），形成半极性、非极性GaN复合衬底；

Si衬底为（113）晶面的Si衬底（1d），并且掩膜的宽度小于1微米，步骤1的具体过程为：

步骤1-1：首先在Si衬底上形成条状的第一掩膜（2）；

步骤1-2：然后用碱溶液腐蚀Si衬底，形成沟槽，沟槽的表面至少含有一个Si{111}晶面；

步骤1-4：腐蚀掉第一掩膜（2）。

2.如权利要求1所述的制备方法，步骤1中，所述的Si{111}晶面包括Si（111）晶面、

晶面、晶面、

晶面、

晶面、晶面、

晶面、

晶面。

3.如权利要求1所述的制备方法，其特征在于：步骤2中，所述的应力调控层（6）为AlN***层、GaN层、Al_xGa_1-xN层、In_xGa_1-xN层、氮化硅掩膜层中的任意一种或其组合，其中0<x<1。

4.如权利要求1所述的制备方法，其特征在于：所述的GaN层（5）、GaN厚膜（7）为半极性GaN或非极性GaN。

Images