CN102208406B - 一种像素的结构及其制程方法 - Google Patents
一种像素的结构及其制程方法 Download PDFInfo
- Publication number
- CN102208406B CN102208406B CN 201010142087 CN201010142087A CN102208406B CN 102208406 B CN102208406 B CN 102208406B CN 201010142087 CN201010142087 CN 201010142087 CN 201010142087 A CN201010142087 A CN 201010142087A CN 102208406 B CN102208406 B CN 102208406B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- pixel
- electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明关于一种像素结构以及其制程方法,像素包含位于薄膜晶体管区的薄膜晶体管及位于像素电极区的储存电容;薄膜晶体管的制程方法,包括:于基板上形成栅极导电层;于该栅极导电层上形成栅极绝缘层;于该栅极绝缘层上形成源极导电层与漏极导电层,且漏极导电层具有延伸部延伸至像素电极区;于该源极导电层与漏极导电层上形成通道层;以及于该通道层上形成保护层;储存电容借助于该延伸部及电极层为该储存电容的上电极及下电极。其中,栅极导电层、源极导电层、漏极导电层以及通道层利用金属氧化物所形成。
Description
技术领域
本发明涉及一种像素结构及制程方法,以及薄膜晶体管的结构及其制程方法,尤指一种应用金属氧化物薄膜层的像素结构及制程方法,以及薄膜晶体管的结构及其制程方法。
背景技术
图1A与图1B所示为具有公知的薄膜晶体管的像素结构。
常见的薄膜晶体管(TFT)结构大致可区分为两种:下栅极(Bottom-Gate)结构的薄膜晶体管1a与上栅极(Top-Gate)结构的薄膜晶体管2a。
如图1A所示,像素1形成于基板11上,且可区分为薄膜晶体管区10a及像素电极区10b。于薄膜晶体管区10a,具有下栅极结构的薄膜晶体管1a,借助于栅极导电层12a、栅极绝缘层13、通道层14、源极及漏极导电层16a、16b、保护层17以及像素电极层18依序层叠,以形成下栅极结构的薄膜晶体管1a。其中,像素电极层18透过穿孔(ViaHole)19与漏极金属层16b连接,以及,源极及漏极导电层16a、16b分别透过高杂质参杂的半导体层15与通道层14接触,以降低源极及漏极导电层16a、16b与通道层14之间奥姆接触的电阻值。
于像素电极区10b,具有储存电容(Storage Capacitor)1b,电极层12b以及像素电极层18分别为储存电容1b的下电极及上电极,栅极绝缘层13、保护层17则为储存电容1b的绝缘层。其中,电极层12b与栅极导电层12a为同时形成但彼此相隔的导电层。
其中,栅极导电层12a、12b、源极及漏极导电层16a、16b通常以不透光的导电金属材质形成,如金、银、钛、铝及其合金或其他导电材质所形成;通道层14通常以非晶硅半导体(amorphous Si)等材质所形成;像素电极层18通常以透明的导电金属氧化物,如ITO、IZO、IGZO等材质所形成。
图1B的像素2于薄膜晶体管区10a具有上栅极结构的薄膜晶体管2a,以及于像素电极区10b具有储存电容2b。上栅极结构的薄膜晶体管2a借助于彼此相隔的源极及漏极导电层16a、16b、通道层14、栅极绝缘层13、栅极导电层12a、保护层17、像素电极层18等依序层叠,以形成上栅极结构的薄膜晶体管2a。其中,通道层14亦可直接形成于 基板11之上,再于通道层14上形成彼此相隔的源极及漏极导电层16a、16b,以形成另一种上栅极结构的薄膜晶体管(未显示)。
于像素电极区10b,具有储存电容2b,借助于电极层16c、像素电极层18分别为储存电容2b的下电极及上电极,栅极绝缘层13、保护层17则为储存电容2b的绝缘层,以形成储存电容2b。其中,电极层16c与源极及漏极导电层16a、16b为同时形成但彼此相隔的导电层。
因此,下栅极结构的薄膜晶体管1a与上栅极结构的薄膜晶体管2a仅为上述各个层的层叠顺序不同。
传统之下栅极结构的薄膜晶体管1a或是上栅极结构的薄膜晶体管2a,其栅极导电层12a以及源极及漏极导电层16a、16b皆为不透光的导电金属材质所形成,加上储存电容1b、2b的电极层12b、16c,亦会遮蔽背光源光线的穿透,因此在制作穿透式发光的显示装置时,其开口率(Aperture ratio,AR)仅约60%。换言之,在制作像素1或像素2的同时,也决定了穿透式发光的显示装置最高的亮度不会超过背光模块提供发光亮度的60%。再配合上诸如彩色滤光片(Color Filter)、偏光膜(Polarizer)等零组件吸收一定比例的发光亮度,致使穿透式发光的显示装置的显示亮度通常仅有背光模块亮度的10%。
为了提升穿透式发光的显示装置的亮度,产生各种调整像素的设计方式,以提升像素结构的开口率。即使如此,穿透式发光的显示装置的显示亮度仍然无法获得有效的改善。因此,为了使穿透式发光的显示装置具有满意的显示亮度,则须使用更高亮度的背光模块,致使制造成本增加。
发明内容
本发明要解决的技术问题在于,针对现有技术的不足,利用不同氧含量的金属氧化物IGZO来制作薄膜晶体管,即可产生一具有良好透光率的薄膜晶体管,由此,可以制作接近100%开口率的像素。
本发明提出一种借助于薄膜晶体管的漏极导电层的沿伸部延伸至像素电极区,以作为储存电容的电极层,即可借着调整储存电容的上电极或下电极占据像素电极区的面积的大小,以调整储存电容的电容值。
本发明提出一种具有下栅极结构的薄膜晶体管的像素,薄膜晶体管的漏极导电层的沿伸部延伸至像素电极区,以取代像素电极层,由此可节省部分制程以及光罩的设置,以达到节省制程时间、成本以及光罩的目的。
本发明提出一种像素的结构,包括:一基板,具有一薄膜晶体管区及一像素电极区;一薄膜晶体管,形成于该薄膜晶体管区,且具有 一漏极导电层的一延伸部延伸至该像素电极区,其中该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物;以及一储存电容,形成于该像素电极区,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中,n不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中,m大于4。
本发明提出一种像素的制程方法,包括:提供一基板,具有一薄膜晶体管区及一像素电极区;以及于该基板上,形成一薄膜晶体管于该薄膜晶体管区,以及形成一储存电容于该像素电极区:其中,该薄膜晶体管的一漏极导电层具有一延伸部延伸至该像素电极区,且该储存电容以该延伸部及一电极层为该储存电容的上电极及下电极;其中,该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中n,不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m,大于4。
本发明提出一种像素的结构,包括:一基板,具有一薄膜晶体管区及一像素电极区;一薄膜晶体管,形成于该薄膜晶体管区,且具有一漏极导电层的一延伸部延伸至该像素电极区,并且具有一像素电极层透过一穿孔与该漏极导电层电性连接,其中该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物;以及一储存电容,形成于该像素电极区,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中,n不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m大于4。
本发明提出一种像素的制程方法,包括:提供一基板,具有一薄膜晶体管区及一像素电极区;以及于该基板上,形成一薄膜晶体管于该薄膜晶体管区,以及形成一储存电容于该像素电极区:其中,该薄膜晶体管的一漏极导电层具有一延伸部延伸至该像素电极区,并且具有一像素电极层透过一穿孔与该漏极导电层电性连接,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极;其中,该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物,且该栅极导电层、该源 极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中n,不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m,大于4。
本发明人提出本发明的发明概念,本发明的机制与公知技术截然不同,是以提供一种像素及其薄膜晶体管的结构以及制作方法,以促进产业升级。
以上的概述与接下来的详细说明及附图,皆是为了能进一步说明本发明为达到预定目的所采取的方式、手段及功效。而有关本发明的其他目的及优点,将在后续的说明及附图中加以阐述。
附图说明
图1A与图1B所示为具有公知的薄膜晶体管的像素结构;
图2A与图2B所示为根据本发明第一实施例及第二实施例的具有下栅极结构的薄膜晶体管的像素结构;
图3A与图3B所示为根据本发明第三实施例及第四实施例的具有上栅极结构的薄膜晶体管的像素结构。
【主要元件附图标记说明】
1、2、3、4、5、6:像素
1a、2a、3a、4a、5a、6a:薄膜晶体管
1b、2b、3b、4b、5b、6b:储存电容
10a、20a:薄膜晶体管区
10b、20b:像素电极区
11、21:基板
12、12a、22a:栅极导电层
12b、22b:电极层
13、23:栅极绝缘层
14、24:通道层
15:高杂质参杂的半导体层
16a、26a:源极导电层
16b、26b:漏极导电层
16c:电极层
17、27:保护层
18、28:像素电极层
19、29:穿孔
具体实施方式
如图2A所示,为本发明第一实施例,像素3形成于基板21之上,可区分为薄膜晶体管区20a及像素电极区20b。于薄膜晶体管区20a具有下栅极结构的薄膜晶体管3a,具有栅极导电层22a形成于基板21之上;栅极绝缘层23形成于栅极导电层22a之上;源极导电层26a及漏极导电层26b,彼此相隔地形成于栅极绝缘层23之上;通道层24形成于源极导电层26a及漏极导电层26b之间;保护层27,形成于通道层24、源极导电层26a及漏极导电层26b之上;以及像素电极层28,形成于保护层27之上,并透过穿孔29与漏极导电层26b连接。另外,亦可将通道层24形成于栅极绝缘层23之上,再形成源极导电层26a及漏极导电层26b,以形成其他的薄膜晶体管结构(未显示)。
于像素电极区20b具有储存电容3b,借助于电极层22b及漏极导电层26b的延伸部,分别为储存电容3b的下电极及上电极,栅极绝缘层23、保护层27则为绝缘层,以形成储存电容3b。其中,电极层22b与栅极导电层22a为同时形成但彼此相隔的导电层。
其中,基板21为玻璃基板及塑料基板的其中之一;栅极绝缘层23为硅氮化物(SiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)及钇氧化物(Y2O3)的其中之一;保护层27为硅氮化物、硅氧化物、铝氧化物、钇氧化物、树脂(resin)、高分子聚合物(Polyimide)、无机物(inorganic)或有机物(organic)的其中之一;像素电极层28通常以透明的导电金属氧化物,如ITO、IZO、IGZO等材质所形成。
根据本发明,栅极导电层22a、源极导电层26a、漏极导电层26b以及通道层24皆为金属氧化物材质所形成,且金属氧化物材质为包含铟、镓、锌及氧的氧化物(InGaZnO,IGZO)。此种金属氧化物IGZO材质具有良好的透光特性,并且根据氧含量比例的不同,具有不同的导电率,且不会受到光照射的影响,而产生光电效应。因此,本发明应用此类材质,即可制作具有完全透光性的薄膜晶体管3a。由此,像素3即可具有接近100%的光线穿透率,即是,具有接近100%的开口率。
由于栅极导电层22a、源极导电层26a、漏极导电层26b需要具备较佳的导电性,因此其金属氧化物IGZO的铟、镓、锌及氧的比例为1∶1∶1∶n,其中n,不大于4,于其成膜制程时,须于低含氧量的环境进行成膜制程,其氧气比氩气与氧气(O2∶Ar+O2)的比例为低于2%。即是,于其成膜制程时可不通入氧气或是少量的氧气,即可形成具有较佳导电性的金属氧化物IGZO,以作为薄膜晶体管3a的栅极、漏极与源极。
由于通道层24需要具备半导体的特性,因此可适当地增加其金属氧化物IGZO的氧含量,其铟、镓、锌及氧的比例为1∶1∶1∶m,其中m,大于4,于其成膜制程时,须于高含氧量的环境进行成膜制程, 其氧气比氩气与氧气(O2∶Ar+O2)的比例约为2%至15%。即是,于其成膜制程时须通入较大量的氧气,即可形成具有半导体特性的金属氧化物IGZO。其中,通道层24的厚度约为50nm至100nm,其金属氧化物的能隙约为3eV至3.5eV,且其光穿透率约为85%至95%。
由于传统的薄膜晶体管的源极、漏极为金属材质所形成,通道层为半导体材质所形成,此两种材质具有不同的晶格大小,因此须借助于高杂质参杂的半导体层15形成于源极、漏极与通道层之间,以匹配金属材质与半导体层的晶格大小,如此才能够降低源极、漏极与通道层之间的奥姆接触的电阻值。根据上述,源极导电层26a、漏极导电层26b与通道层24皆为金属氧化物IGZO材质所形成,其晶格大小相互匹配。因此,于源极导电层26a、漏极导电层26b与通道层24之间可直接接触,并具有良好的欧姆接触。由此,可省却高杂质参杂的半导体层15的形成以降低制程时间及成本。
传统上,穿透式发光的显示装置,其薄膜晶体管皆采用如图1A的下栅极薄膜晶体管1a结构。其主要原因在于:通道层14通常利用非晶硅半导体所形成,非晶硅半导体会受到光的照射而产生光电效应,影响薄膜晶体管的电气特性。因此,需要于其入光侧形成栅极导电层12a,以避免入射光影响薄膜晶体管1a的运作。根据本发明实施例,通道层24为金属氧化物IGZO所形成,金属氧化物IGZO并不会受到入射光照射而产生光电效应。因此,即使栅极导电层22a为透光材质,薄膜晶体管3a仍能维持正常的运作。
另外,由于薄膜晶体管3a的漏极导电层26b利用金属氧化物IGZO材质所形成,其具有透光的特性。因此,可将漏极导电层26b的延伸部延伸至像素电极区10b,并借助于调整电极层22b及漏极导电层26b的延伸部的面积大小,即可轻易调整储存电容3b的电容值,同时,像素3仍能维持良好的透光性,其开口率仍可接近100%。其中,漏极导电层26b的延伸部以及电极层22b的大小可分别与整个像素电极区20b接近或相同。
根据本发明第一实施例,提供兼容于传统薄膜晶体管制程的结构,可沿用传统薄膜晶体管制程,即可顺利制作完成,不会因为采用金属氧化物IGZO而需要更改整个制程的流程。
如图2B所示,为本发明第二实施例,像素4具有下栅极结构的薄膜晶体管4a及储存电容4b。由于像素电极28的功能可被延伸至整个像素电极区20b的漏极导电层26b的延伸部取代,像素电极28可被省略,同时,穿孔29的制程亦可省略。即是,可省略穿孔29及像素电极28两个制程的光罩以及其相关的制作流程。由此,可大幅度缩减制程的时间、提升制程的良率以及降低制程的成本,并且更可省却穿孔 29以及像素电极层28的两道光罩的制作成本。
如图3A所示为本发明第三实施例,像素5具有上栅极结构的薄膜晶体管5a及储存电容5b。图3A与图2A不同处在于:源极及漏极导电层26a、26b、通道层24、栅极导电层24以及电极层22b形成顺序不同。
于第三实施例,源极导电层26a、漏极导电层26b以与门极导电层22a亦利用前述的金属氧化物IGZO材质所形成。因此,像素5如同前述,亦具有接近100%的穿透率。
并且,漏极导电层26b的延伸部可延伸至像素电极区20b以作为储存电容5b的下电极,像素电极层28透过穿孔29与漏极导电层26b连接,以同时作为储存电容5b的下电极。像素电极层28、漏极导电层26b的延伸部与电极层22b形成指叉形式的储存电容5b。借着调整漏极导电层26b的延伸部以及电极层22b各自的面积大小,即可改变储存电容5b的电容值,且像素5仍然具有接近100%的开口率,其中,漏极导电层26b的延伸部以及电极层22b的大小可调整至与整个像素电极区20b相同。
如图3B所示,为本发明第四实施例,像素6具有上栅极结构的薄膜晶体管6a及储存电容6b。图3A不同点在于:其通道层24形成于基板21上,再形成彼此相隔的源极导电层26a及漏极导电层26b于通道层24及基板21之上。因此,图3A与图3B所示的薄膜晶体管5a、6a,仅为制程与结构顺序的调整,其上栅极结构的薄膜晶体管6a及储存电容6b仍然具有接近100%的透光率。
根据本发明,利用不同氧含量的金属氧化物IGZO来制作薄膜晶体管3a、4a、5a、6a的栅极导电层22a、源极导电层26a、漏极导电层26b以及通道层24,即可产生一具有良好透光率的薄膜晶体管3a、4a、5a、6a。并且,可借助于漏极导电层26b的沿伸部延伸至像素电极区20b,以作为储存电容3b、4b、5b、6b的电极层,即可借着调整储存电容3b、4b、5b、6b的上电极或下电极占据像素电极区20b的面积的大小,以调整储存电容3b、4b、5b、6b的电容值,同时,却仍可维持像素电极区20b的透光性。由此,可制作接近100%开口率的像素3、4、5、6。
但是,以上所述,仅为本发明的具体实施例的详细说明及附图而已,并非用以限制本发明,本发明的所有范围应以权利要求保护范围为准,任何本领域普通技术人员在本发明的领域内,可轻易思及的变化或修改皆可涵盖在本发明所界定的权利要求保护范围内。
Claims (12)
1.一种像素的结构,其特征在于,包括:
一基板,具有一薄膜晶体管区及一像素电极区;
一薄膜晶体管,形成于该薄膜晶体管区,且具有一漏极导电层的一延伸部延伸至该像素电极区,其中该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物;以及
一储存电容,形成于该像素电极区,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中,n不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中,m大于4。
2.如权利要求1所述的一种像素的结构,其特征在于,于一低含氧环境形成该栅极导电层、该源极导电层与该漏极导电层,且该低含氧环境的氧气比氩气与氧气的比例为低于2%,以及于一高含氧环境形成该通道层,该高含氧环境的氧气比氩气与氧气的比例为2%至15%。
3.如权利要求1所述的一种像素的结构,其特征在于,该信道层的厚度为50nm至100nm,该通道层的金属氧化物的能隙为3eV至3.5eV,且透光率为85%至95%。
4.如权利要求1所述的一种像素的结构,其特征在于,该漏极导电层的该延伸部延伸至整个该像素电极区,且该储存电容的一电容值正比于该电极层及该漏极导电层的该延伸部的大小。
5.一种像素的制程方法,其特征在于,包括:
提供一基板,具有一薄膜晶体管区及一像素电极区;以及
于该基板上,形成一薄膜晶体管于该薄膜晶体管区,以及形成一储存电容于该像素电极区:
其中,该薄膜晶体管的一漏极导电层具有一延伸部延伸至该像素电极区,且该储存电容以该延伸部及一电极层为该储存电容的上电极及下电极;
其中,该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中n,不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m,大于4。
6.如权利要求5所述的一种像素的制程方法,其特征在于,于一低含氧环境形成该栅极导电层、该源极导电层与该漏极导电层,且该低含氧环境的氧气比氩气与氧气的比例为低于2%,以及于一高含氧环境形成该通道层,该高含氧环境的氧气比氩气与氧气的比例为2%至15%。
7.如权利要求5所述的一种像素的制程方法,其特征在于,该信道层的厚度为50nm至100nm,该通道层的金属氧化物的能隙为3eV至3.5eV,且透光率为85%至95%。
8.如权利要求5所述的一种像素的制程方法,其特征在于,该漏极导电层的该延伸部延伸至整个该像素电极区,且该储存电容的一电容值正比于该电极层及该漏极导电层的该延伸部的大小。
9.一种像素的结构,其特征在于,包括:
一基板,具有一薄膜晶体管区及一像素电极区;
一薄膜晶体管,形成于该薄膜晶体管区,且具有一漏极导电层的一延伸部延伸至该像素电极区,并且具有一像素电极层透过一穿孔与该漏极导电层电性连接,其中该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物;以及
一储存电容,形成于该像素电极区,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中,n不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m大于4。
10.如权利要求9所述的一种像素的结构,其特征在于,该信道层与该源极导电层、该漏极导电层电性连接,一保护层,位于该通道层上方,该栅极导电层,位于该通道层上方,以及一栅极绝缘层,位于该栅极层导电层上方。
11.一种像素的制程方法,其特征在于,包括:
提供一基板,具有一薄膜晶体管区及一像素电极区;以及
于该基板上,形成一薄膜晶体管于该薄膜晶体管区,以及形成一储存电容于该像素电极区;
其中,该薄膜晶体管的一漏极导电层具有一延伸部延伸至该像素电极区,并且具有一像素电极层透过一穿孔与该漏极导电层电性连接,且以一电极层及该漏极导电层的该延伸部为该储存电容的一上电极及一下电极;
其中,该薄膜晶体管的一通道层、一栅极导电层、一源极导电层及该漏极导电层皆为包含铟、镓、锌的金属氧化物,且该栅极导电层、该源极导电层、该漏极导电层及该电极层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶n,其中n,不大于4,于该通道层的金属氧化物的铟、镓、锌及氧的比例为1∶1∶1∶m,其中m,大于4。
12.如权利要求11所述的一种像素的制程方法,其特征在于,该信道层与该源极导电层、该漏极导电层电性连接,一保护层,位于该通道层上方,该栅极导电层,位于该通道层上方,以及一栅极绝缘层,位于该栅极层导电层上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010142087 CN102208406B (zh) | 2010-03-30 | 2010-03-30 | 一种像素的结构及其制程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010142087 CN102208406B (zh) | 2010-03-30 | 2010-03-30 | 一种像素的结构及其制程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102208406A CN102208406A (zh) | 2011-10-05 |
CN102208406B true CN102208406B (zh) | 2013-07-24 |
Family
ID=44697160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010142087 Active CN102208406B (zh) | 2010-03-30 | 2010-03-30 | 一种像素的结构及其制程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102208406B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367454A (zh) * | 2012-03-31 | 2013-10-23 | 联胜(中国)科技有限公司 | 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板 |
CN103208506A (zh) * | 2013-03-28 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制作方法 |
CN103681659B (zh) * | 2013-11-25 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
CN108428730B (zh) * | 2018-05-16 | 2021-01-26 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
KR20200050266A (ko) * | 2018-11-01 | 2020-05-11 | 엘지디스플레이 주식회사 | 패널, 전자장치 및 트랜지스터 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080049208A (ko) * | 2006-11-30 | 2008-06-04 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
CN101246909A (zh) * | 2007-02-16 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
CN101615613A (zh) * | 2009-08-12 | 2009-12-30 | 友达光电股份有限公司 | 像素结构、有机电激发光显示单元及其制造方法 |
-
2010
- 2010-03-30 CN CN 201010142087 patent/CN102208406B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080049208A (ko) * | 2006-11-30 | 2008-06-04 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
CN101246909A (zh) * | 2007-02-16 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
CN101615613A (zh) * | 2009-08-12 | 2009-12-30 | 友达光电股份有限公司 | 像素结构、有机电激发光显示单元及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102208406A (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8274085B2 (en) | Pixel structure and fabrication method thereof | |
KR101489652B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US9214533B2 (en) | Semiconductor device having transparent electrodes | |
US9520476B2 (en) | Semiconductor device and method for producing same | |
KR101539354B1 (ko) | 액정 표시 장치 | |
US9337213B2 (en) | Semiconductor device and method for manufacturing same | |
US20110278565A1 (en) | Oxide thin film transistor and method of fabricating the same | |
US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
CN102208406B (zh) | 一种像素的结构及其制程方法 | |
KR102188690B1 (ko) | 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치 | |
DE102014119629A1 (de) | Anzeigevorrichtung | |
US9276126B2 (en) | Semiconductor device and method for producing same | |
US9755036B2 (en) | Semiconductor device, display device, and method for producing semiconductor device | |
CN103299431A (zh) | 半导体装置 | |
EP3499582B1 (en) | Thin film transistor, method for manufacturing the same and display device comprising the same | |
CN104952879B (zh) | 采用coa技术的双栅极tft基板结构 | |
US20190011772A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
US20150206979A1 (en) | Semiconductor device and method for manufacturing same | |
US9305939B2 (en) | Semiconductor device with oxide layer as transparent electrode | |
CN113421886A (zh) | 显示面板及其制备方法 | |
US9035303B2 (en) | Semiconductor device and method for manufacturing same | |
US8389310B2 (en) | Method for manufacturing oxide thin film transistor and method for manufacturing display device | |
WO2023102974A1 (zh) | 一种显示面板及显示面板制作方法 | |
US9064978B2 (en) | Pixel structure and fabricating method thereof | |
US9496287B2 (en) | Semiconductor device and production method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |