CN102194780A - 电子器件和电子器件的制造方法 - Google Patents

电子器件和电子器件的制造方法 Download PDF

Info

Publication number
CN102194780A
CN102194780A CN2011100637675A CN201110063767A CN102194780A CN 102194780 A CN102194780 A CN 102194780A CN 2011100637675 A CN2011100637675 A CN 2011100637675A CN 201110063767 A CN201110063767 A CN 201110063767A CN 102194780 A CN102194780 A CN 102194780A
Authority
CN
China
Prior art keywords
interconnection
circuit
underclad portion
electronic device
insulated part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100637675A
Other languages
English (en)
Inventor
本桥纪和
副岛康志
栗田洋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102194780A publication Critical patent/CN102194780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及电子器件和电子器件的制造方法。在具有多层树脂互连层的电子器件中，期望减小其支撑衬底的翘曲。通过以下步骤来制造电子器件：在支撑衬底上形成包括通孔和第一绝缘部分的下层；以及在下层上形成中间层，所述中间层包括第一互连以及覆盖所述第一互连的第二绝缘部分。通过以下步骤来形成下层：在第一电路区域和围绕其的第一区域上形成第一绝缘部分；以及在第一电路区域上形成通孔。通过以下步骤来形成中间层：在第一电路区域上形成第一互连；形成第二绝缘部分的膜以覆盖下层；以及去除第一区域上的第二绝缘部分，使得露出下层部分的上表面的***部分。

Description

电子器件和电子器件的制造方法
技术领域
本发明涉及一种具有多层互连衬底的电子器件和电子器件的制造方法。
背景技术
存在所谓多层互连衬底的互连衬底，在该衬底中，互连被层压以增大封装密度。近年来，对多层互连衬底进行各种研究。例如，日本专利申请公布JP-A-Heisei 6-244552公开了一种薄膜多层互连衬底，在该衬底中，绝缘薄膜材料被固定地层压到绝缘衬底上。薄膜多层互连衬底的特征在于，绝缘薄膜层被层压和附着，使得绝缘衬底上的第一绝缘薄膜层上层压的第二绝缘薄膜层的面积小于第一绝缘薄膜层的面积，第二绝缘薄膜层上层压的第三绝缘薄膜层的面积小于第二绝缘薄膜层的面积，并且第三绝缘薄膜层之后的随后层的面积依次更小。通过在层压的绝缘薄膜层远离绝缘衬底时其尺寸减小，这种薄膜多层互连衬底可以抑制薄膜多层互连衬底的翘曲和分层。
日本专利No.4206885涉及***级封装半导体器件的制造方法，其中，公开了用于在半导体芯片上形成多层互连的方法。根据半导体器件的制造方法，在半导体晶片上形成与多个半导体芯片相对应的电子电路，并且在半导体晶片的表面上形成源自于电子电路的电极。在形成电极之后，在半导体晶片的表面上对第一树脂层构图，并且留下划线。然后，在第一树脂层上将第一互连层构图，涂布第一树脂层和第一互连层，以及将第二树脂层构图，并且留下划线。在将第二树脂层构图之后，沿着划线切割半导体晶片。在形成第二树脂层的步骤中，形成第二树脂层，以使第二树脂层的面积小于第一树脂层的面积，使得第一树脂层和第二树脂层的侧表面和上表面形成阶梯状。根据半导体器件的这种制造方法，由于在进行切片之前的阶段中施加到半导体晶片的应力小，因此可以抑制翘曲。
关于这种多层互连构造，日本专利申请公布JP-A-Heisei 6-209165公开了一种使用聚酰亚胺树脂作为层间绝缘膜的高密度安装多层互连结构的技术。在多层互连结构中，形成第2n个聚酰亚胺绝缘膜，以便使其覆盖第(2n-1)个聚酰亚胺绝缘膜的端表面，并且第2n个聚酰亚胺绝缘膜的端表面和第(2n+2)个聚酰亚胺绝缘膜的端表面向下并向外地延伸形成如同阶梯。
发明内容
通过以下步骤制造具有多层互连衬底的一些电子器件：在支撑衬底上构建包括互连和绝缘树脂的树脂互连层的步骤以及在树脂互连层上安装半导体芯片的步骤。然而，在这类电子器件中，在加热步骤期间，由于在树脂互连层中绝缘树脂的固化收缩、支撑衬底和树脂互连层之间存在热膨胀系数差，而导致在支撑衬底中会出现翘曲。支撑衬底的翘曲不利地造成在安装半导体芯片的阶段中引起吸收错误和传送错误并且使互连的可靠性降低。
根据本发明的一个方面，一种电子器件的制造方法包括：在支撑衬底上形成下层部分，所述下层部分包括导电通孔和覆盖导电通孔的第一绝缘部分；以及在下层部分上形成中间层部分，中间层部分包括电连接到通孔的第一互连以及覆盖第一互连的第二绝缘部分。形成下层部分的步骤包括：在用于形成电路的第一电路形成区域和围绕第一电路形成区域的第一区域上，形成第一绝缘部分；以及在第一电路形成区域上形成通孔。形成中间层部分的步骤包括：在第一电路形成区域上形成第一互连；形成第二绝缘部分的膜，以覆盖下层部分；以及去除第一区域上的第二绝缘部分，使得露出下层部分的上表面的***部分。
根据本发明的另一方面，一种电子器件包括：下层部分，所述下层部分包括导电通孔和第一绝缘部分，所述第一绝缘部分覆盖通孔，使得通孔在上表面和下表面处被露出；电路层部分，所述电路层部分包括：层压的互连层，所述层压的互连层被形成在下层部分上并且电连接到通孔的露出的上表面；以及层压的绝缘层，所述层压的绝缘层覆盖互连层；半导体芯片，所述半导体芯片安装在电路层部分上并且电连接到互连层；制模树脂部分，所述制模树脂部分覆盖：位于下层部分的上表面的***边缘的第一***部分、电路层部分和半导体芯片。从平面图来看，电路层部分被形成在下层部分的内侧。下层部分比电路层部分薄。
根据本发明的电子器件的制造方法，即使在支撑衬底上构建树脂互连层以形成多层互连衬底时，支撑衬底的翘曲也能够减小。
附图说明
根据以下结合附图对某些优选实施例的描述，本发明的以上和其他目的、优点和特征将更清楚，在附图中：
图1是根据本发明的第一实施例的电子器件1的截面图；
图2是用于制造互连衬底2的晶片形状的支撑衬底100的局部平面图；
图3是示出下层部分10形成在支撑衬底100上的截面图；
图4是示出多个互连31形成在图3中的下层部分10上的截面图；
图5是示出形成绝缘部分32以便使其覆盖图4中的下层部分10和多个互连31的截面图；
图6是示出从图5中的绝缘部分32中去除了划线120上方的绝缘部分32的截面图；
图7是示出去除了图6中的绝缘部分32的表面层的截面图；
图8是示出在图7中的中间层部分30上形成多个互连41中的一部分的截面图；
图9是示出形成绝缘部分42以便使其覆盖图8中的多个种子层43和多个互连44的截面图；
图10是示出在图9中形成多个连接端子45的截面图；
图11是示出在图10中的上层部分40上安装半导体芯片3的截面图；
图12是示出形成覆盖图11中的互连衬底2和半导体芯片3的制模树脂部分5并且去除支撑衬底100的截面图；
图13示出各自分开的电子器件1；
图14是根据本发明的第二实施例的电子器件6的截面图；
图15是示出在下层部分10上形成中间层部分30的平面图；
图16是示出在图15中的中间层部分30上以及电路形成区域130中形成多个互连51的一部分的示意图；
图17是示出形成绝缘部分52以便覆盖图16中的多个种子部分53和多个互连54的截面图；
图18是示出在图17中形成多个连接端子55的截面图；以及
图19是根据本发明的第三实施例的电子器件8的截面图。
具体实施方式
以下将参照附图来描述根据本发明实施例的电子器件和电子器件的制造方法。
(第一实施例)
图1是根据本发明的第一实施例的电子器件1的截面图。参照图1，电子器件1包括互连衬底2、半导体芯片3、多个导电球4和制模树脂部分5。
互连衬底2是包括下层部分10和电路层部分20的多层互连衬底。下层部分10在其上安装有多个导电球4并且是互连衬底2的最下层。下层部分10具有多个导电通孔11和绝缘部分12。通孔11在下层部分10的上表面和下表面上露出，并且其露出的下侧均电连接到导电球4。绝缘部分12覆盖多个通孔11以保护通孔11中的每个，以便在上表面和下表面上露出通孔11。在此，下层部分10的上表面上的***部分10a没有被电路层部分20覆盖而是被制模树脂部分5覆盖。也就是说，***部分10a位于电路层部分20的侧表面30a和侧表面40a的外侧上。换言之，在平面图中，电路层部分20被形成在下层部分10的内侧上。
电路层部分20包括用于将半导体芯片3连接到外部装置(未示出)的电路。电路层部分20包括层压的互连层(互连31和互连41)以及覆盖这些互连层的层压的绝缘层(绝缘部分32和绝缘部分42)，所述层压的互连层形成在下层部分10的上表面上并且电连接到从下层部分10的上表面露出的多个通孔11中的每个。绝缘层被层压，使得一层绝缘层的厚度是另一层厚度的两倍或更大。电路层部分20的绝缘层和下层部分10的绝缘部分12由具有相同热膨胀系数的材料制成。
电路层部分20包括中间层部分30和上层部分40。中间层部分30被形成在下层部分10上。上层部分40形成在中间层部分30上并且在其上安装有半导体芯片3。中间层部分30包括多个互连31和覆盖所述多个互连31的绝缘部分32。多个互连31中的每个是连接到通孔11以及上层部分40的互连41的互连，并且包括种子部分33、互连34和柱35。上层部分40包括多个互连41和覆盖所述多个互连41的绝缘部分42。多个互连41中的每个是连接到中间层部分30的互连31和半导体芯片3的互连，并且包括种子部分43、互连44和连接端子45。在此，电路层部分20覆盖下层部分10，除了下层部分10的上表面上的***部分10a之外。也就是说，电路层部分20的侧表面30a和侧表面40a位于下层部分10的内侧并且被制模树脂部分5覆盖。换言之，***部分10a、侧表面30a和侧表面40a以及电路层部分20的上表面形成阶梯状。在互连衬底2中，下层部分10的厚度小于电路层部分20的厚度。
半导体芯片3包括用于实现期望功能的电路。半导体芯片3安装在电路层部分20上并且电连接到电路层部分20中的互连层。多个导电球4中的每个是用于连接到外部装置的端子。每个导电球4安装在互连衬底2的下表面上并且连接到每个通孔11。制模树脂部分5覆盖位于下层部分10的上表面的***边缘上的***部分10a、电路层部分20和半导体芯片3，以保护其不受外部因素影响。制模树脂部分5由含有填充剂的环氧树脂制成，其比互连衬底2中的绝缘部分12、绝缘部分32和绝缘部分42相对更硬。因此，阶梯状互连衬底2和制模树脂部分5之间的界面变成含有填充剂的树脂与不含填充剂的树脂之间的界面。
接着，参照图2至图13，将描述根据本发明的第一实施例的电子器件1的制造方法。
图2是用于制造互连衬底2的晶片形状支撑衬底100的局部平面图。参照图2，支撑衬底100包括用于形成电路的电路形成区域110和围绕电路形成区域110的划线120。划线120是在随后步骤中被切割的区域，以将各个电子器件1分开。由于围绕电路形成区域110的所有区域被表示为图2中的划线120，因此所有区域不需要构成划线120。支撑衬底100是用于构建互连衬底2的衬底，例如是由硅或金属衬底制成的陶瓷衬底。
下层部分10的形成步骤：
在支撑衬底100上形成下层部分10，所述下层部分10包括多个通孔11和覆盖所述多个通孔11的绝缘部分12。图3是示出在支撑衬底100上形成下层部分10的截面图。图3对应于沿着图2中的A-A截取的横截面。参照图3，将描述下层部分10的形成方法。在支撑衬底100上，也就是说，在用于形成电路的电路形成区域110和划线120之间，形成由诸如聚酰亚胺的绝缘树脂制成的绝缘部分12。在支撑衬底100上形成的绝缘部分12具有在电路形成区域110中的多个通孔孔。当描述绝缘部分12的形成方法实例时，通过旋涂和预烘焙来涂布液体绝缘部分12。此后，在绝缘部分12上形成多个通孔11。当绝缘部分12由感光树脂制成时，绝缘部分12基于多个通孔11的图案来露出并且通过显影和后烘焙来固化。绝缘部分12可以由干膜形成。当形成绝缘部分12时，将诸如Cu/Ni的导电材料填充到多个通孔孔中，以在电路形成区域110中形成多个通孔11。通过这个步骤，多个通孔11形成在电路形成区域110中，以露出在绝缘部分12的上表面和下表面上。
中间层部分30的形成步骤：
在下层部分10上形成中间层部分30，所述中间层部分30包括分别电连接到多个通孔11的多个互连31以及覆盖所述多个互连31的绝缘部分32。图4是示出在图3中的下层部分10上形成多个互连31的截面图。参照图4，将描述多个互连31的形成方法。多个互连31形成在电路形成区域110中，以便电连接到各个通孔11。当描述多个互连31的形成方法的实例时，在绝缘部分12上形成变成多个种子部分33的种子层。种子层由Cu/Ti制成，在形成多个互连34时变成电极并且通过溅射来形成。在种子层上形成具有预定图案的光致抗蚀剂。使用光致抗蚀剂作为掩模，通过Cu镀覆来形成多个互连34。此后，用有机溶剂剥离光致抗蚀剂并且蚀刻上层中的不含互连34的种子层。结果，形成图4中的多对种子层33和互连34。多个柱35中的每个形成在互连34中的每个上的预定位置。多个柱35由例如Cu等制成并且通过光刻来形成多个互连34。通过这个步骤，在电路形成区域110中形成多个互连31。
形成绝缘部分32，以便覆盖下层部分10和多个互连31。然后，去除划线120上方的绝缘部分32，以便露出下层部分10的上表面上的***部分10a。图5是示出形成绝缘部分32以便使其覆盖图4中的下层部分10和多个互连31的截面图。图6是示出从图5中的绝缘部分32去除划线120上方的绝缘部分32的截面图。参照图5和图6，将描述绝缘部分32的形成方法。如图5中所示，涂布由感光树脂制成的绝缘部分32以便覆盖下层部分10和多个互连31，然后进行预烘焙。如图6中所示，绝缘部分32基于划线120的图案被露出，并且通过显影和后烘焙来固化。去除划线120上方的显影的绝缘部分32，同时保留位于被去除的绝缘部分32下方的下层部分10(***部分10a)而不被去除。因此，通过这个步骤，没有露出支撑衬底100。在此，绝缘部分32具有的面积小于下层部分10，这有利于减小由于固化时的固化收缩导致的支撑衬底100翘曲。绝缘部分32可以由与用于绝缘部分12的材料相同的材料制成。
去除绝缘部分32的表面层，以露出上表面上的多个柱35。图7是示出去除图6中的绝缘部分32的表面层的截面图。参照图7，将描述绝缘部分32的形成方法。通过CMP(化学机械抛光)，将绝缘部分32的表面抛光。通过抛光，将绝缘部分32的表面平坦化，以露出上表面上的多个柱35。在此，下层部分10和中间层部分30形成阶梯，其中，中间层部分30小于下层部分10。通过上述这些步骤，形成中间层部分30。
上层部分40的形成步骤：
在中间层部分30上形成上层部分40，所述上层部分40具有分别电连接到多个互连31的多个互连41以及覆盖所述多个互连41的绝缘部分42。图8是在图7中的中间层部分30上形成多个互连41的一部分的截面图。参照图8，将描述多个互连41的形成方法。多个互连41被形成在电路形成区域110中，以便电连接到各个互连31。作为实例的是与上述互连31的形成方法相同的种子部分43和互连44的形成方法。
在中间层部分30上形成绝缘部分42，所述绝缘部分42由与用于绝缘部分32的材料相同的材料制成。绝缘部分42具有在电路形成区域110中的多个通孔孔。图9是示出形成绝缘部分42以便使其覆盖图8中的多个种子部分43和多个互连44的截面图。参照图9，将描述形成绝缘部分42的步骤。形成绝缘部分42，以便覆盖下层部分10的上表面上的***部分10a和中间层部分30。然后，去除划线120上方的绝缘部分42，以便露出***部分10a。当描述绝缘部分42的形成步骤的实例时，涂布绝缘部分42，以便覆盖下层部分10、中间层部分30、多个种子部分43和多个互连44，然后进行预烘焙。经预烘焙的绝缘部分42基于划线120的图案以及连接到半导体芯片3的多个连接端子45的图案被露出，并且通过显影和后烘焙来固化。参照图9，通过显影去除划线120上方的绝缘部分42，以露出下层部分10的***部分10a。此时，像绝缘部分32一样，绝缘部分42具有的面积小于下层部分10的面积，这有利于减小由于固化时的收缩导致的支撑衬底100的翘曲。经固化的绝缘部分12和绝缘部分32的热膨胀系数中的每个具有的热膨胀系数不同于支撑衬底100的热膨胀系数。然而，由于绝缘部分32被形成得较小，因此由于热膨胀系数不同导致的支撑衬底100的翘曲减小。
将诸如Ni/Au的导电材料填充到多个通孔孔中，以在电路形成区域110中形成多个连接端子45。图10是示出在图9中形成多个连接端子45的截面图。参照图10，在支撑衬底100上构建互连衬底2。在互连衬底2中，下层部分10以及比下层部分10更小的电路层部分20被形成为阶梯状。也就是说，***部分10a、侧表面30a和侧表面40a、上层部分40的上表面被形成为阶梯状。通过这些步骤，形成上层部分40。
半导体芯片3的安装步骤：
在上层部分40上形成电连接到连接端子45的半导体芯片3。图11是示出在图10中的上层部分40上安装半导体芯片3的截面图。参照图11，将描述半导体芯片3的安装方法。图10中所示的电子器件被传送到安装半导体芯片3的位置。此时，由于支撑衬底100的翘曲减小，因此图10中所示的电子器件可以精确地传送到安装半导体芯片3的位置，而不会造成任何传送错误。安装半导体芯片3，以便使半导体芯片3中的电子电路电连接到电子器件中的上层部分40的连接端子45。然后，将用于加固连接的底部填充件3a填充在上层部分40和半导体芯片30之间。
树脂密封步骤、支撑衬底100的去除步骤：
用制模树脂部分5覆盖互连衬底2和半导体芯片3。此后，从下层部分10去除支撑衬底100。图12是示出形成覆盖图11中的互连衬底2和半导体芯片3的制模树脂部分5并且去除支撑衬底100的截面图。参照图12，将描述制模树脂部分5的形成方法和支撑衬底100的去除。将图11中所示的电子器件传送到其中形成制模树脂部分5的位置。此时，由于支撑衬底100的翘曲减小，因此图11中所示的电子器件可以精确地传送到制模树脂部分5的形成位置，而不会造成任何传送错误。形成制模树脂部分5，以便使其覆盖下层部分10的上表面上的***部分10a、中间层部分30、上层部分40和半导体芯片3。在制模树脂部分5固化之后，去除支撑衬底100。此时，由于支撑衬底100上的下层部分10没有被划线120分开，因此当去除支撑衬底100时，在下层部分10和电路层部分20之间的界面上施加的力可以被分散，从而防止下层部分10和电路层部分20发生剥离。也就是说，在支撑衬底100上连接地形成的下层部分10具有容易地去除支撑衬底100的效果。
导电球4的安装步骤、切片步骤：
将多个导电球4安装在相应的通孔11中。沿着划线120切割其内安装有多个导电球4的电子器件。图13示出各自分开的电子器件1。在切片步骤中，当围绕电路形成区域110的区域不是划线120时，保持所述区域而不被切割。通过这些步骤，制造根据本发明的第一实施例的电子器件1。
在根据本发明的第一实施例的电子器件1中，当形成互连衬底2时，在包括划线120上方区域的区域中，不间断地存在下层部分10的绝缘部分12。另一方面，在划线120上方不存在下层部分10上形成的电路层部分20的绝缘部分32和绝缘部分42。也就是说，形成电路层部分20的绝缘部分32和绝缘部分42，以便不存在于支撑衬底100的整个表面上方。在固化期间，绝缘部分32和绝缘部分42发生收缩，从而容易地造成支撑衬底100的翘曲。除此之外，绝缘部分(绝缘部分12、绝缘部分32和绝缘部分42)与支撑衬底100的热膨胀系数不同，从而容易地造成支撑衬底100的翘曲。然而，在根据本发明的电子器件1的互连衬底2中，仅薄的绝缘部分12存在于划线120上方。因此，在固化绝缘部分32和绝缘部分42的步骤中，由于绝缘部分32和绝缘部分42的固化收缩而导致的支撑衬底100的翘曲可以减小。另外，在根据本发明的电子器件1的互连衬底2中，即使热被施加到固化的绝缘部分(绝缘部分12、绝缘部分32和绝缘部分42)，由于仅薄的绝缘部分12存在于划线120上方，因此由于绝缘部分和支撑衬底100的热膨胀系数不同而导致支撑衬底100的翘曲可以减小。也就是说，在根据本发明的第一实施例的电子器件1中，即使当在支撑衬底100上构建互连衬底2时，支撑衬底100的翘曲也可以有利地减小。结果，电子器件1可以防止在安装半导体芯片3的状态下的任何吸收错误和传送错误，并且进一步确保互连的可靠性。当支撑衬底100的翘曲大时，需要强行抑制翘曲的装置。然而，可以在不需要这种装置的情况下，制造本发明的电子器件1。由于在制造出的电子器件1中，下层部分10和电路层部分20被形成为阶梯状，因此电子器件1比没有阶梯的电子器件具有更多的制模树脂部分5。因此，由于电子器件1可以增加比绝缘部分12、绝缘部分32和绝缘部分42更硬的制模树脂部分5的比例，因此可以固定BGA结合盘(land)并且可以防止由于应力导致的互连破损。
(第二实施例)
将描述本发明的第二实施例。图14是示出根据本发明的第二实施例的电子器件6的截面图。第二实施例中的与第一实施例中的组件相同的组件被赋予相同的附图标记。参照图14，根据本发明的第二实施例的电子器件6包括互连衬底7、半导体芯片3、导电球4和制模树脂部分5。
像第一实施例中的互连衬底2一样，互连衬底7是多层互连衬底并且包括下层部分10和电路层部分21。下层部分10与第一实施例中的下层部分相同。下层部分10在其上安装有多个导电球4，并且是互连衬底2中的最下层。下层部分10包括多个导电通孔11和绝缘部分12。通孔11露出在下层部分10的上表面和下表面上，并且露出的下侧均电连接到导电球4。在此，多个通孔11之中的多个最外面的通孔11a位于侧表面30a的内侧上和侧表面50a的外侧上。绝缘部分12覆盖多个通孔11，以便在上表面和下表面露出通孔11，以保护通孔11中的每个。下层部分10的上表面上的***部分10a没有被电路层部分20覆盖而是被制模树脂部分5覆盖。***部分10a位于电路层部分20的侧表面30a和侧表面50a的外侧上。
像电路层部分20一样，电路层部分21包括用于连接半导体芯片3和外部装置(未示出)的电路。电路层部分21被形成在下层部分10的上表面上，并且包括层压的互连层(互连31和互连51)以及覆盖互连层的层压的绝缘层(绝缘部分32和绝缘部分52)，所述层压的互连层分别电连接到在下层部分10的上表面上露出的多个通孔11。电路层部分21的绝缘层和下层部分10的绝缘部分12由具有相同的热膨胀系数的材料来形成。
电路层部分21覆盖除了下层部分10的上表面上的***部分10a之外的下层部分10，并且电路层部分21的侧表面30a和侧表面50a位于下层部分10的***的内侧上。电路层部分21包括中间层部分30和上层部分50。中间层部分30与第一实施例中的中间层部分相同。然而，中间层部分30包括***部分30b。***部分30b是中间层部分30的上表面的***边缘，其位于上层部分50的侧表面50a的外侧，没有被上层部分50覆盖而是被制模树脂部分5覆盖。
上层部分50包括多个互连51以及覆盖多个互连51的绝缘部分52。多个互连51中的每个是连接到中间层部分30的互连31和半导体芯片3的互连，并且包括种子部分53、互连54和连接端子55。也就是说，***部分10a、侧表面30a、***部分30b、侧表面50a和电路部分21的上表面被形成为阶梯状。在互连衬底7中，下层部分10被形成得比电路层部分21更薄。最外面的通孔11a上的绝缘部分的厚度是绝缘部分32的厚度。该厚度是图1中的最外面的通孔11上的绝缘部分32和绝缘部分52的厚度之和的三分之一。
如图14中所示，在根据本发明的第二实施例的电子器件6中，在电路层部分21中，中间层部分30和上层部分50被形成为阶梯状。通过将电路层部分21形成为阶梯状，与第一实施例中的电子器件1相比，制模树脂部分5的比例可以进一步增大，使得固定BGA结合盘和增强互连可靠性的效果可以进一步增强。
接着，参照图15至图18，将描述根据本发明的第二实施例的电子器件6的制造方法。如在第一实施例中一样，通过下层部分10的形成步骤、中间层部分30的形成步骤、上层部分50的形成步骤、半导体芯片3的安装步骤、树脂密封步骤、支撑衬底100的去除步骤、导电球4的安装步骤以及切片步骤来制造根据本发明的第二实施例的电子器件6。省略对与第一实施例中的步骤相同步骤的描述。
中间层部分30的形成步骤：
如与第一实施例中一样，在下层部分10上形成中间层部分30，所述中间层部分30包括分别电连接到多个通孔11的多个互连31以及覆盖所述多个互连31的绝缘部分32。图15是示出在下层部分10上形成中间层部分30的平面图。参照图15，下层部分10和中间层部分30被形成为阶梯状，并且下层部分10的***部分10a被露出，而没有被中间层部分30覆盖。***部分10a的区域对应于划线120。其中形成中间层部分30的区域对应于电路形成区域110。根据本发明的第二实施例的电子器件6具有电路形成区域130，所述电路形成区域130比其中形成与电路形成区域110相对应的中间层部分30的区域的内侧上的电路形成区域110更小。
上层部分50的形成步骤：
在下层部分10和中间层部分30上形成上层部分50，所述上层部分50包括分别电连接到多个互连31的多个互连51以及覆盖所述多个互连51的绝缘部分52。图16是示出在图15中的中间层部分30上以及电路形成区域130中形成多个互连51的一部分的示意图。图16对应于沿着图15中的B-B截取的横截面。参照图16，将描述多个互连51的形成方法。多个互连51被形成在位于电路形成区域110的内侧上的电路形成区域130中，以便电连接到相应的互连31。详细进行描述，形成多个种子部分53，以便连接到相应的互连31，并且分别在多个种子层53上形成互连54。作为实例的是与第一实施例中的互连31和互连41的形成方法相同的种子部分53和互连54的形成方法。
在中间层部分30上形成绝缘部分52，所述绝缘部分52由与用于绝缘部分12和绝缘部分32的材料相同的材料制成。绝缘部分52在电路形成区域130中具有多个通孔孔。图17是示出形成绝缘部分52以便覆盖图16中的多个种子部分53和多个互连54的截面图。参照图17，将描述绝缘部分52的形成步骤。形成绝缘部分52，以便覆盖下层部分10的上表面上的***部分10a和中间层部分30。此后，去除位于中间层部分30的上表面上的电路形成区域130的外侧上的绝缘部分52，以便露出***部分10a和***部分30b。去除绝缘部分52，以便使互连51露出于外部。换言之，去除绝缘部分52中的位于电路形成区域130的外侧的区域，以便留下尽可能最小的区域。然而，为了防止随后步骤中使用的底部填充剂3a上出现空隙，优选地，不去除其中安装半导体芯片3的位置处的绝缘部分52。当描述绝缘部分52的形成方法的实例时，涂布绝缘部分52，以便覆盖下层部分10、中间层部分30、多个种子部分53和多个互连54，然后进行预烘焙。经预烘焙的绝缘部分52基于电路形成区域130的图案以及连接到半导体芯片3的多个连接端子55的图案来露出，并且通过显影和后烘焙来固化。参照图17，绝缘部分52没有存在于包括显影的划线120上方区域的电路形成区域130的外侧，使得下层部分10的***部分10a和中间层部分30的***部分30b被露出。此时，像绝缘部分32一样，绝缘部分52具有的面积小于下层部分10的面积，这有利地减小由于固化收缩而导致的支撑衬底100的翘曲。具体来讲，由于绝缘部分52具有的面积小于中间层部分30的面积，因此与第一实施例相比，可以更有效地减小支撑衬底100的翘曲。
将诸如Ni/Au的导电材料填充到多个通孔孔中，以在电路形成区域130中形成多个连接端子55。图18是示出在图17中形成多个连接端子55的截面图。参照图18，在支撑衬底100上构建互连衬底7。在互连衬底7中，下层部分10以及小于下层部分10的电路层部分20被形成为阶梯状，并且中间层部分30以及小于中间层部分30的上层部分50被形成为阶梯状。也就是说，***部分10a、侧表面30a、***部分30b、侧表面50a和上层部分50的上表面被形成为阶梯状。通过上述步骤，形成上层部分50。
在根据本发明的第二实施例的电子器件6的制造方法中，半导体芯片3的安装步骤之后的步骤与第一实施例中的相同，因此，省略对其的描述。
像根据第一实施例的电子器件1一样，根据本发明的第二实施例的电子器件6具有的效果在于即使在支撑衬底100上构建互连衬底2时也能减小支撑衬底100的翘曲。具体来讲，在根据第二实施例的电子器件6中，由于上层部分50的绝缘部分52具有的面积小于中间层部分30的面积，因此可以进一步减小支撑衬底100的翘曲。详细进行描述，可以以互连51没有露出于最外面的通孔11a的内侧上的程度来去除绝缘部分52。随着层压的绝缘部分变小，支撑衬底100的翘曲减小。另外，在制造出的电子器件6中，在电路层部分21中，中间层部分30和上层部分50被形成为阶梯状。通过将电路层部分21形成为阶梯状，与第一实施例中的电子器件1中的相比，制模树脂部分5的比例可以进一步增加，使得固定BGA结合盘和增强互连的可靠性的效果可以进一步增强。
(第三实施例)
将描述本发明的第三实施例。根据本发明的第一实施例的电子器件1具有三层结构的互连衬底2，并且根据第二实施例的电子器件6也具有三层结构的互连衬底7。然而，本发明的互连衬底不限于三层结构，而是可以是两层结构或四层或更多层结构。本发明的第三实施例是四层结构的互连衬底的实施例。图19是示出根据本发明的第三实施例的电子器件8的截面图。第三实施例中的与第一实施例中的组件相同的组件被赋予相同的附图标记。参照图19，电子器件8包括互连衬底9、半导体芯片3、导电球4和制模树脂部分5。
像第一实施例中的互连衬底2一样，互连衬底9是多层互连衬底并且包括下层部分10和电路层部分22。下层部分10与第一实施例中的下层部分相同。下层部分10的上表面上的***部分10a没有被电路层部分20覆盖而是被制模树脂部分5覆盖。***部分10a位于电路层部分20的侧表面30a、侧表面70a和侧表面80a的外侧上。
电路层部分22包括用于将半导体芯片3连接到外部装置(未示出)的电路。电路层部分22包括层压的互连层(互连31、互连71和互连81)以及覆盖互连层的层压的绝缘层(绝缘部分32、绝缘部分72和绝缘部分82)，所述层压的互连层被形成在下层部分10的上表面上并且分别电连接到在下层部分10的上表面上露出的多个通孔11。电路层部分22的绝缘层和下层部分10的绝缘部分12由具有相同的热膨胀系数的材料制成。
电路层部分22覆盖除了下层部分10的上表面上的***部分10a之外的下层部分10。也就是说，电路层部分22的侧表面30a、侧表面70a和侧表面80a位于下层部分10的***部分10a的内侧上。电路层部分22包括中间层部分30和上层部分60。中间层部分30与第一实施例中的中间层部分相同。然而，如在第二实施例中一样，中间层部分30包括其***边缘处的***部分30b。
上层部分60包括树脂互连层70和树脂互连层80。树脂互连层70包括多个互连71以及覆盖所述多个互连71的绝缘部分72。多个互连71中的每个是连接到中间层部分30的互连31和树脂互连层80的互连，并且包括种子部分73、互连74和柱75。
树脂互连层80包括多个互连81以及覆盖所述多个互连81的绝缘部分82。多个互连81中的每个是连接到树脂互连层70的互连71和半导体芯片3的互连，并且包括种子部分83、互连84和连接端子85。树脂互连层80被形成在树脂互连层70上，以便小于树脂互连层70。因此，***部分10a、侧表面30a、***部分30b、侧表面70a、***部分70b、侧表面80a和电路层部分22的上表面被形成为阶梯状。虽然像第二实施例中的一样，电路层部分22的中间层部分30、树脂互连层70和树脂互连层80被形成为阶梯状，但是它们可以被层压，以具有与第一实施例中的尺寸一样的尺寸。如在第二实施例中的一样，可以以每个层中的互连不被去除的程度来去除绝缘部分32、绝缘部分72和绝缘部分82以具有尽可能最小的面积。
在根据本发明的第三实施例的电子器件8中，在电路层部分22中，中间层部分30、树脂互连层70和树脂互连层80被形成为阶梯状。通过将电路层部分22形成为阶梯状，像第二实施例中的电子器件6一样，第三实施例中的电子器件8具有的效果在于，即使在支撑衬底100上构建互连衬底2时，也能减小支撑衬底100的翘曲。在根据本发明的第三实施例的电子器件8中，由于电路层部分22被层压成小于下层部分10，因此可以在互连衬底9中进一步层压另一层。由于即使互连衬底9变成多层时根据本发明的第三实施例的电子器件8也可以增大制模树脂部分5的比例，因此可以增强固定BGA结合盘和增强互连可靠性的效果。根据第一实施例和第二实施例中描述的制造方法来制造根据本发明的第三实施例的电子器件8，并因此省略对其的描述。可以将根据本发明的第一实施例至第三实施例的上述电子器件组合，以便不造成任何矛盾。

Claims (9)

1.一种电子器件的制造方法，包括：
在支撑衬底上形成下层部分，所述下层部分包括导电通孔以及覆盖所述通孔的第一绝缘部分；以及
在所述下层部分上形成中间层部分，所述中间层部分包括电连接到所述通孔的第一互连以及覆盖所述第一互连的第二绝缘部分，
其中，
所述的形成所述下层部分包括：
在用于形成电路的第一电路形成区域以及围绕该第一电路形成区域的第一区域上，形成所述第一绝缘部分；以及
在所述第一电路形成区域上形成所述通孔，以及
所述的形成所述中间层部分包括：
在所述第一电路形成区域上形成所述第一互连；
形成所述第二绝缘部分的膜以覆盖所述下层部分；以及
去除在所述第一区域上的所述第二绝缘部分，以使得露出所述下层部分的上表面的***部分。
2.根据权利要求1所述的电子器件的制造方法，还包括：
在所述中间层部分上形成上层部分，所述上层部分包括电连接到所述第一互连的第二互连以及覆盖所述第二互连的第三绝缘部分，
其中，所述的形成所述上层部分包括：
在所述第一电路形成区域上形成所述第二互连；
形成所述第三绝缘部分，以覆盖所述下层部分的上表面的***部分和所述中间层部分；以及
去除在所述第一区域上的所述第三绝缘部分。
3.根据权利要求2所述的电子器件的制造方法，其中，
所述的在所述第一电路形成区域上形成所述第二互连包括：
在相比于所述第一电路形成区域而位于内侧的第二电路形成区域上形成所述第二互连，以及
所述的去除在所述第一区域上的所述第三绝缘部分包括：
去除在所述中间层部分的上表面上的、相比于所述第二电路形成区域而位于外侧的所述第三绝缘部分，以使得露出所述中间层部分的上表面的***部分。
4.根据权利要求3所述的电子器件的制造方法，其中，
所述通孔位于所述第二电路形成区域的外侧上。
5.根据权利要求2至4中的任一项所述的电子器件的制造方法，其中，
所述第二互连是多层互连。
6.根据权利要求2至4中的任一项所述的电子器件的制造方法，还包括：
在所述上层部分上安装电连接到所述第二互连的半导体芯片；
用制模树脂来覆盖所述下层部分的上表面的***部分、所述中间层部分、所述上层部分和所述半导体芯片；
从所述下层部分去除所述支撑衬底；
在所述通孔上形成导电球；以及
沿着包含在所述第一区域中的用于切割的划线来切割。
7.一种电子器件，包括：
下层部分，所述下层部分包括导电通孔以及覆盖所述通孔的第一绝缘部分，使得在上表面和下表面处露出所述通孔；
电路层部分，所述电路层部分包括：层压的互连层，所述层压的互连层被形成在所述下层部分上并且电连接到所述通孔的露出的上表面；以及层压的绝缘层，所述层压的绝缘层覆盖所述互连层；
半导体芯片，所述半导体芯片安装在所述电路层部分上并且电连接到所述互连层；以及
制模树脂部分，所述制模树脂部分覆盖：位于所述下层部分的上表面的***边缘处的第一***部分、所述电路层部分以及所述半导体芯片，
其中，以平面图来看，所述电路层部分被形成在所述下层部分的内侧上，并且
所述下层部分比所述电路层部分薄。
8.根据权利要求7所述的电子器件，其中，所述电路层部分包括：
中间层部分，所述中间层部分被形成在所述下层部分的上表面上，并且包括电连接到所述通孔的第一互连以及覆盖所述第一互连的第二绝缘部分；以及
上层部分，所述上层部分被形成在所述中间部分的上表面上，并且包括电连接到所述第一互连的第二互连以及覆盖所述第二互连的第三绝缘部分，
其中，所述中间层部分包括：
第二侧表面，所述第二侧表面被所述制模树脂覆盖；以及
第二***部分，所述第二***部分位于在所述上层部分的第三侧表面的外侧上的所述中间层部分的上表面上的***边缘处，并且被所述制模树脂覆盖；以及
所述第一***部分、所述第二侧表面、所述第二***部分和所述第三侧表面被形成为阶梯状的形状。
9.根据权利要求8所述的电子器件，其中，
所述通孔相比于所述第二侧表面位于内侧并且是在所述第三侧表面的外侧中。
CN2011100637675A 2010-03-12 2011-03-14 电子器件和电子器件的制造方法 Pending CN102194780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010056019A JP2011192726A (ja) 2010-03-12 2010-03-12 電子装置および電子装置の製造方法
JP2010-056019 2010-03-12

Publications (1)

Publication Number Publication Date
CN102194780A true CN102194780A (zh) 2011-09-21

Family

ID=44559182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100637675A Pending CN102194780A (zh) 2010-03-12 2011-03-14 电子器件和电子器件的制造方法

Country Status (3)

Country Link
US (1) US20110221071A1 (zh)
JP (1) JP2011192726A (zh)
CN (1) CN102194780A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311132A (zh) * 2013-05-20 2013-09-18 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165157A (ja) * 2012-02-10 2013-08-22 Denso Corp 半導体装置の製造方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
WO2017038110A1 (ja) 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
US10756008B2 (en) 2016-03-25 2020-08-25 Hitachi Chemical Company, Ltd. Organic interposer and method for manufacturing organic interposer
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
KR102217489B1 (ko) 2016-09-26 2021-02-19 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
WO2020130101A1 (ja) 2018-12-20 2020-06-25 日立化成株式会社 配線基板及びその製造方法
JP7229641B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US6924238B2 (en) * 2003-06-05 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Edge peeling improvement of low-k dielectric materials stack by adjusting EBR resistance
JP4206885B2 (ja) * 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
US7582963B2 (en) * 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311132A (zh) * 2013-05-20 2013-09-18 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法
CN103311132B (zh) * 2013-05-20 2015-08-26 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法

Also Published As

Publication number Publication date
JP2011192726A (ja) 2011-09-29
US20110221071A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
CN102194780A (zh) 电子器件和电子器件的制造方法
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
KR100867968B1 (ko) 반도체 장치, 그의 제조 방법 및 그의 실장 방법
KR101644692B1 (ko) 반도체 장치 및 그 제조 방법
KR101134123B1 (ko) 반도체 장치
JP4844391B2 (ja) 半導体装置並びに配線基板及びその製造方法
TWI532136B (zh) 半導體元件及其製造方法
US20040119097A1 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
KR101095409B1 (ko) 반도체 장치
KR100605349B1 (ko) 반도체 장치 및 그 제조 방법
US20150170980A1 (en) Semiconductor device
JP7140530B2 (ja) 電子部品およびその製造方法
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
KR101139650B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 장치
JP2009117450A (ja) モジュールおよびその製造方法
US7692287B2 (en) Semiconductor device and wiring board
JP4675146B2 (ja) 半導体装置
KR100763224B1 (ko) 반도체 장치 및 그 제조 방법
JP7256240B2 (ja) 電子デバイス及び電子デバイスの製造方法
TWI574597B (zh) 無核心層封裝基板與其製造方法
JP3915670B2 (ja) 半導体装置およびその製造方法
JP5006026B2 (ja) 半導体装置
JP2005311240A (ja) 半導体装置及びその製造方法
JP5001043B2 (ja) 半導体装置およびその製造方法
JP4133782B2 (ja) 電子部品実装構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921