CN102186234B - 增益控制电路及方法 - Google Patents

Abstract

本发明公开了一种增益控制电路及控制方法，包括：瞬时功率计算器，计算瞬时输出功率；环路滤波器，对瞬时输出功率进行滤波；增益累加器，根据滤波后的瞬时输出功率计算当前的增益累加值；增益累加值处理模块，接收增益累加值，如果增益累加值超出预设增益范围，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将处理后的增益累加值作为增益应用值输出至DAGC的输入端。本发明实施例公开的控制电路，当增益累加值超出预设增益范围时，对表示增益累加值的比特位进行按位取反加预设值处理，避免造成由于增益应用值的过大或过小，导致的DAGC电路震荡，影响DAGC的收敛速率的现象发生，保证了DAGC的工作稳定性。

Description

增益控制电路及方法

技术领域

本发明涉及通信技术领域，尤其涉及增益控制电路及方法。

背景技术

移动通信信道是一种复杂的通信信道，其具有快衰落、慢衰落和多径叠加等特点，衰落深度可达到几十dB。这种衰落导致接收信号具有很大的功率变化范围，恶化***的解调性能。

移动通信信道中通常使用DAGC（Digital Automatic Gain Control，数字增益控制），调整输入数字信号的功率，使得输入信号强度变化时，输出信号的强度可以基本保持不变，并对输出信号进行限幅处理，以降低后续基带信号处理算法的实现负担，增加其实现精度，减少实现位宽。通常DAGC模块包括瞬时功率计算单元、环路滤波器和增益累加器。上述各个单元相互配合，根据对输出信号功率的统计量和参考功率门限的差量，来决定调整增益值的变化量，将数字域功率稳定在一个参考水平。

但是，上述方法中由于功率检测的波动性和滞后性，会存在累计效应，因此，会导致增益累加值超出数字位宽能够表示的增益范围，从而导致增益溢出，将超出位宽范围的增益累加值作用到电路中，会使电路的收敛速率非常缓慢。

发明内容

有鉴于此，本发明提供一种增益控制电路及方法，其具体方案如下：

一种数字增益控制电路DAGC，包括：瞬时功率计算器、环路滤波器、增益累加器、增益累加值处理模块和控制模块，其中：

所述瞬时功率计算器，用于计算DAGC输出端的瞬时输出功率，并将所述瞬时输出功率输入至所述环路滤波器；

所述环路滤波器，用于对所述瞬时输出功率进行滤波，并将滤波后的瞬时输出功率输入至所述增益累加器；

所述增益累加器，用于根据所述滤波后的瞬时输出功率计算当前的增益累加值，并将所述增益累加值输入至所述增益累加值处理模块；

所述增益累加值处理模块，用于接收所述增益累加值，如果所述增益累加值超出预设增益范围，对表示所述增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将所述处理后的增益累加值作为增益应用值输出至所述DAGC的输入端，以便于所述输入端对输入信号进行增益调整，其中，所述预设值用于将所述增益累加值调整到所述预设增益范围内；

所述控制模块的输入端与所述DAGC输入端相连，输出端与所述环路滤波器和所述增益累加器相连，所述控制模块用于获取所述DAGC输入端的输入功率，当所述输入功率超出预设功率范围时，复位所述DAGC。

一种增益控制方法，应用于数字增益控制电路DAGC中，该方法包括：

控制模块获取所述DAGC输入端的输入功率，当所述输入功率超出预设功率范围时，复位所述DAGC；

增益累加值处理模块从DAGC电路增益累加器中接收所述增益累加器计算的当前增益累加值；

如果所述增益累加值超出预设增益范围，对表示所述增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将所述处理后的增益累加值作为增益应用值，其中，所述预设值用于将所述增益累加值调整到所述预设增益范围内；

输出所述增益应用值至所述DAGC的输入端，以便于所述输入端对输入信号进行增益调整。

从上述的技术方案可以看出，本发明实施例公开的DAGC电路中，当增益累加值超出预设增益范围时，对表示增益累加值的比特位进行按位取反加预设值处理，避免造成由于增益应用值的过大或过小，导致的DAGC电路发生震荡，影响DAGC的收敛速率的现象发生，保证了DAGC的工作稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例公开的一种DAGC的结构示意图；

图2为本发明实施例公开的又一DAGC的结构示意图；

图3为本发明实施例公开的又一DAGC的结构示意图；

图4为本发明实施例公开的增益累加值处理模块的结构示意图；

图5为本发明实施例公开的一种溢出处理单元的结构示意图；

图6为本发明实施例公开的处理方法的流程示意图；

图7为本发明实施例公开的又一处理方法流程示意图；

图8为本发明实施例公开的又一处理方法流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种DAGC电路，其结构如图1所示，包括：瞬时功率计算器11、环路滤波器12、增益累加器13和增益累加值处理模块14。

其中，瞬时功率计算器11用于计算DAGC输出端的瞬时输出功率，并将瞬时输出功率输入至环路滤波器12，环路滤波器12用于对瞬时输出功率进行滤波，并将滤波后的瞬时输出功率输入至增益累加器13；增益累加器13用于将接收的滤波后的输出功率进行累加，根据滤波后的瞬时输出功率计算当前的增益累加值，并将增益累加值输入至增益累加值处理模块14，增益累加值处理模块14，用于接收增益累加值，如果增益累加值超出预设增益范围，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将处理后的增益累加值作为增益应用值输出至DAGC的输入端，以便于输入端对输入信号进行增益调整，其中，预设值用于将增益累加值调整到预设增益范围内。

本实施例公开的DAGC电路，当增益累加值超出预设增益范围时，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将处理后的增益累加值作为增益应用值，避免造成由于增益应用值的过大或过小，而导致DAGC电路发生震荡，影响DAGC的收敛速率的现象发生，保证了DAGC工作的稳定性。本实例中预设增益范围与表示增益累加值的比特位的位宽相关，例如，当表示增益累加值的比特位的位宽为4比特，其增益范围为0000-1111。

本发明另一实施例公开的DAGC电路的结构如图2所示，除包括图1所示各个模块及装置外，还可以包括设置于输入和输出端间的打拍输出模块15，打拍输出模块15通常为移位寄存器，将输入端输入的功率信号进行缓存后，再向输出端输出，瞬时功率计算器11计算出瞬时功率后，将瞬时功率值与功率调整目标值进行比较，如果大于功率调整目标值，则比较结果为负，调整增益逐渐变小，若小于功率调整目标值，则比较结果为正，调整增益逐渐变大，增益累加器13根据比较结果对增益值进行逐次的加操作或减操作，计算当前的增益累加值，以保证将当前的增益累加值作为增益应用值输出到电路的输入端后，能够实现调整电路的增益值达到功率目标值的目的。

进一步的，上述实施例中的DAGC电路结构还可以如图3所示，其中，除包括图1中所示各个模块外，还可以包括控制模块31。控制模块31用于，获取DAGC的输入功率，当输入功率超出预设功率范围时，复位DAGC。本实施例中控制模块31的输入端与DAGC电路的输入端相连，输出端与增益累加器13和环路滤波器12相连。

本实施例中的预设范围可以根据实际的应用场景不同而进行设定。

本实施例中所指的复位DAGC为，将环路中的增益值复位为0，使得输入输出信号功率不会受到环路的影响。复位DAGC后，输入信号直接通过输出端输出，无需经过环路进行增益调整，具体实现可以为：将控制模块31的输出端与增益累加值处理模块14相连，控制增益累加值处理模块14输出一个0增益值，使得环路不会对输入信号进行任何处理。

本实施例中，当复位DAGC后，控制模块31向增益累加器13和环路滤波器12发送复位信号，使增益累加器和环路滤波器内的值恢复到初始值，以保证当启动DAGC后，增益累加器13和环路滤波器14以初始值作为基础，对功率进行调整。

本实施例中，通过控制模块对输入功率范围进行检测，当输入功率范围超出了正常的输入信号功率范围时，将DAGC电路复位，使DAGC电路工作在一个相对稳定的功率范围内，避免功率过大造成电路的震荡，降低收敛速度，进一步保证了DAGC的工作稳定性。

进一步的，本发明实施例公开的增益累加值处理模块的结构如图4所示，包括：增益累加值获取单元41、溢出处理单元42和输出单元43，其中：

增益累加值获取单元41用于接收增益累加值；溢出处理单元42用于如果增益累加值超出预设增益范围，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将处理后的增益累加值作为增益应用值；输出单元43用于输出增益应用值至DAGC的输入端，以便于输入端对输入信号进行增益调整。

进一步的，上述模块及模块中的各个单元，既可以采用将其功能实现思想利用程序语言进行编程，将程序烧写入可编程控制器或者内存中，进而通过软件的形式实现，同样，还可以采用硬件的方式实现，如下所述：

溢出处理单元42的结构如图5所示，包括反相器51、加法器52和信号发生器53，反相器51的输入端与增益累加值获取单元41的输出端相连，反相器51的输出端与加法器52的第一输入端相连，加法器52的第二输入端与产生预设值的信号发生器53的输出端相连，加法器52的输出端与输出单元43的输入端相连。

反相器51用于将增益累加值的比特位按位取反，然后加法器52对取反后的增益累加值与信号发生器53产生的预设值进行加操作，以实现对增益累加值的调整，保证增益应用值的变化方向与其相反，以使增益累加值恢复到预设增益范围内。

本实施例中的信号发生器的输出的预设值可以根据实际情况进行设定。

本实施例并不限定上述软件或硬件的实现方式，同样可以采用软硬件结合的方式，通过软件完成该装置的部分功能，通过硬件完成该装置的其余功能，两者相互配合，最终实现对增益累加值的处理，实现本发明的目的。

本发明同时公开了一种增益控制方法，该方法应用于上述实施例所示的DAGC电路中，其流程如图6所示，包括：

步骤S61、增益累加值处理模块获取DAGC电路中增益累加器计算的当前增益累加值；

从DAGC电路中的增益累加器获取当前的增益累加值。

步骤S62、如果增益累加值超出预设增益范围，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值；

当增益累加值超出预设增益范围时，对增益累加值进行处理，保证输出的增益应用值随着增益累加值变化方向的反方向变化，避免增益应用值过大或过小对电路的收敛速率造成影响。本实施例中的预设值可以为根据实际情况而设定的值，通常选择值为1，以保证调整后的增益累加值尽量不会发生较大的变化，避免发生突变。

步骤S63、将处理后的增益累加值作为增益应用值，并输出至DAGC输入端。

将调整后的增益累加值作为增益应用值输出到DAGC电路中。

本实施例公开的增益累加值处理方法中，当增益累加值超出预设增益范围时，对表示增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将处理后的增益累加值作为增益应用值，避免造成增益应用值的过大或过小，从而避免发生由于应用值的过大或过小导致的DAGC电路发生震荡的现象，影响DAGC的收敛速率，保证了DAGC的工作稳定性。

本方法并不限定增益溢出的类型，无论是正溢出还是负溢出，采用上述方法都能够实现相同的效果。

如下给出了一种示例：假设将增益累加值利用二进制数进行表示，表示增益累加值的比特位的位宽为4比特，预设值可以为1，其增益范围为0000-1111。当前的增益累加值处于递减状态，增益应用值也处于递减状态，当增益累加值的上一个输出为0000，当前的输出为1111时，则表明增益累加值发生了负溢出，此时的增益累加值已经达到了预设增益范围的下限，如果按照其递减方向继续减小，则会影响电路的正常工作，此时，增益应用值由于时延，当前的输出为0000，为了保证其下一次的输出不会继续减小，直接跳变到1111，以保证电路的工作性能，则将下一次需要输出的1111进行取反加1，得到0001，再输出，然后对后续增益累加值的溢出值1110、1101等同样采用取反加1的方式进行处理得到0010、0011，由此可以看出，经过处理后的增益应用值逐渐增加，保证作用于DAGC电路的增益应用值在达到正常增益范围的下限后，逐渐恢复到正常的范围，使电路工作于正常的增益范围内，使工作性能更加稳定。

对于增益累加值的负向溢出，该方法还能够保证作用到DAGC电路输入端的增益应用值不会发生突变，保证了在该情况下的电路性能的稳定。

如下给出了另一示例：

假设表示增益累加值的比特位的位宽为4比特，预设值可以为1，其增益范围为0000-1111。当前的增益累加值处于递增状态，增益应用值也处于递增状态，当增益累加值的上一个输出为1111，当前的输出为0000时，则表明增益累加值发生了正溢出，此时的增益累加值已经达到了预设增益范围的上限，如果按照其递减方向继续增加，则会影响电路的正常工作，此时，增益应用值由于时延，当前的输出为1111，为了保证其下一次的输出不会一直增加，以保证电路的工作性能，则将下一次需要输出的0000进行取反加1，得到0000，再输出，然后对后续增益累加值的溢出值0001进行取反加1，得到1111，然后对0010，0011等同样采用取反加1的方式进行处理得到1110、1101，依次类推，则可将原本按照递增的顺序继续增加的增益应用值，逐渐减小，恢复到正常范围，保证电路工作的稳定性。

上述两个实施例中都不限定其处理过程中采用加1的方式，还可以为其他根据实际情况设定的数值，例如，如果当前需要在较短时间内使增益应用值恢复到正常范围，则需将该值设置为2或其他较大的值，使其在逐渐变化的同时提高变化的速率，使得电路的增益应用值尽快恢复到正常的范围内。

本发明公开的又一增益控制方法的流程如图7所示，其具体流程包括：

步骤S71、控制模块获取DAGC中的输入功率；

从DAGC电路输入端获取输入功率。

步骤S72、判断输入功率是否在预设功率范围内，若是，则执行步骤S73a，若否，则执行步骤S73b。

步骤S73a、启动DAGC，执行步骤S74；

步骤S73b、复位DAGC，结束；

步骤S74、增益累加值处理模块获取DAGC中的增益累加值；

步骤S75、判断增益累加值是否超出预设增益范围，若是，则执行步骤S76，若否，则执行步骤S78；

步骤S76、对表示增益累加值的比特位进行按位取反加预设值处理；

步骤S77、确定处理后的增益累加值为增益应用值，并输出；

步骤S78、确定增益累加值为增益应用值，并输出。

本实施例中增加了对DAGC输入功率的判定，当输入功率范围超出了正常的输入信号功率范围时，将DAGC电路复位，使DAGC电路工作在一个相对稳定的功率范围内，避免过的功率造成电路的震荡，降低收敛速度。

本发明公开的又一增益控制方法的流程如图7所示，包括：

步骤S81、增益累加值处理模块获取DAGC中的增益累加值；

步骤S82、判断表示增益累加值的比特位中的溢出比特位是否为1，若为1，则执行步骤S83a，若不为1，则执行步骤S83b；

增益值是无符号数，假如表示增益值的比特位的位宽为4bit，即用四个比特位表示增益累加值，第一位为溢出比特位，后三位二进制数的数值代表增益累加值。当溢出比特位为1时，则证明当前发生增益溢出。

步骤S83a、确定增益累加值超出预设增益范围，执行步骤S34；

步骤S83b、确定增益累加值没有超出预设增益范围，执行步骤S36；

步骤S84、对表示增益累加值的比特位进行按位取反加1处理；

步骤S85、确定处理后的增益累加值为增益应用值，并输出；

步骤S86、确定增益累加值为增益应用值，并输出。

本实施例公开的增益累加值处理方法中，具体公开了通过溢出比特位判定增益累加值是否溢出的方法，本实施例并不限定采用该方法判定增益累加值是否溢出。当表示增益值位宽的比特位中不包含溢出比特位时，可以通过最高位的变化直接确定增益累加值是否溢出及其溢出方向，例如，当其由1变为0时，可确定其发生溢出，并且，其溢出方向为正溢出，而当其由0变为1时，可确定其发生溢出，并且，其溢出方向为负溢出。

本实施例中同样可以包含控制模块对DAGC输入功率的判定的过程。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种数字增益控制电路DAGC，其特征在于，包括：瞬时功率计算器、环路滤波器、增益累加器、增益累加值处理模块和控制模块，其中：

所述瞬时功率计算器，用于计算DAGC输出端的瞬时输出功率，并将所述瞬时输出功率输入至所述环路滤波器；

所述环路滤波器，用于对所述瞬时输出功率进行滤波，并将滤波后的瞬时输出功率输入至所述增益累加器；

所述增益累加器，用于根据所述滤波后的瞬时输出功率计算当前的增益累加值，并将所述增益累加值输入至所述增益累加值处理模块；

所述增益累加值处理模块，用于接收所述增益累加值，如果所述增益累加值超出预设增益范围，对表示所述增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将所述处理后的增益累加值作为增益应用值输出至所述DAGC的输入端，以便于所述输入端对输入信号进行增益调整，其中，所述预设值用于将所述增益累加值调整到所述预设增益范围内；

所述控制模块的输入端与所述DAGC输入端相连，输出端与所述环路滤波器和所述增益累加器相连，所述控制模块用于获取所述DAGC输入端的输入功率，当所述输入功率超出预设功率范围时，复位所述DAGC。

2.根据权利要求1所述的DAGC，其特征在于，所述增益累加值处理模块包括：

增益累加值获取单元，用于接收所述增益累加值；

溢出处理单元，用于如果所述增益累加值超出预设增益范围，对表示所述增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将所述处理后的增益累加值作为增益应用值；

输出单元，用于输出所述增益应用值至所述DAGC的输入端，以便于所述输入端对输入信号进行增益调整。

3.根据权利要求2所述的DAGC，其特征在于，所述溢出处理单元包括：反相器、加法器和产生所述预设值的信号发生器，所述反相器的输入端与所述增益累加值获取单元的输出端相连，所述反相器的输出端与所述加法器的第一输入端相连，所述信号发生器的输出端与所述加法器的第二输入端相连，所述加法器的输出端与所述输出单元的输入端相连。

4.一种增益控制方法，应用于数字增益控制电路DAGC中，其特征在于，该方法包括：

控制模块获取所述DAGC输入端的输入功率，当所述输入功率超出预设功率范围时，复位所述DAGC；

增益累加值处理模块从DAGC电路增益累加器中接收所述增益累加器计算的当前增益累加值；

如果所述增益累加值超出预设增益范围，对表示所述增益累加值的比特位进行按位取反加预设值得到处理后的增益累加值，将所述处理后的增益累加值作为增益应用值，其中，所述预设值用于将所述增益累加值调整到所述预设增益范围内；

输出所述增益应用值至所述DAGC的输入端，以便于所述输入端对输入信号进行增益调整。

Images