CN102148618A - 具有低反冲噪声的模拟数字转换器及次模拟数字转换器 - Google Patents

具有低反冲噪声的模拟数字转换器及次模拟数字转换器 Download PDF

Info

Publication number
CN102148618A
CN102148618A CN2010101162043A CN201010116204A CN102148618A CN 102148618 A CN102148618 A CN 102148618A CN 2010101162043 A CN2010101162043 A CN 2010101162043A CN 201010116204 A CN201010116204 A CN 201010116204A CN 102148618 A CN102148618 A CN 102148618A
Authority
CN
China
Prior art keywords
signal
input transistors
order
coupled
type input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101162043A
Other languages
English (en)
Other versions
CN102148618B (zh
Inventor
蔡志厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201010116204.3A priority Critical patent/CN102148618B/zh
Publication of CN102148618A publication Critical patent/CN102148618A/zh
Application granted granted Critical
Publication of CN102148618B publication Critical patent/CN102148618B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种具有低反冲噪声的模拟数字转换器及次模拟数字转换器。第一比较器根据一输入信号以及第一参考电压于第一输出端产生第一输出信号，并包括第一N型输入晶体管用以接收第一信号以及第二N型输入晶体管用以接收第二信号，其中上述第一信号以及上述第二信号为组成上述输入信号的一差动信号对。第二比较器根据上述输入信号以及第二参考电压于第二输出端产生第二输出信号，并包括第一P型输入晶体管用以接收上述第一信号以及第二P型输入晶体管用以接收上述第二信号。根据本发明实施例所描述的模拟数字转换器可应用在任何电子产品的模拟对数字转换应用中，可在不增加额外电路的情况下降低反冲噪声，进而避免信号失真。

Description

具有低反冲噪声的模拟数字转换器及次模拟数字转换器
技术领域
本发明是有关于一种模拟数字转换器，特别是有关于一种具有低反冲噪声(kickback noise)的模拟数字转换器。
背景技术
模拟数字转换(Analog to Digital Conversion)技术已广泛使用于不同的电子产品中，其中管线式模拟数字转换器(Pipelined Analog to Digital Converter，pipelined ADC)具有高速和高解析度的特性，因此常使用于通信***中。
图1是显示管线式模拟数字转换器100的示意图。管线式模拟数字转换器100包括取样保持电路110、转换模块140以及数字校正电路130。转换模块140包括n级转换电路120a-120n以及后端快闪式模拟数字转换器(FlashADC)125，其中n级转换电路120a-120n以串联方式连接而快闪式模拟数字转换器125耦接于最后一级的转换电路120n。取样保持电路110对输入信号Sin进行取样后产生取样信号S1。每一转换电路120a-120n包括次模拟数字转换器(Sub-ADC)以及倍数数字模拟转换器(Multiplier Digital to AnalogConverter，MDAC)。在一转换电路中，次模拟数字转换器会将前一级转换电路的模拟输出信号转换成数字信号，并将该数字信号传送至数字校正电路130以及倍数数字模拟转换器。接着，倍数数字模拟转换器会将该数字信号转换成模拟信号并输出至下一级转换电路。举例来说，第一级转换电路120a会根据取样信号S1产生数字信号D1至数字校正电路130并产生模拟信号A1至第二级转换电路120b。接着，第二级转换电路120b会根据模拟信号A1产生数字信号D2至数字校正电路130并产生模拟信号A2至第三级转换电路120c。以此类推，当快闪式模拟数字转换器125根据模拟信号An产生数字信号Df至数字校正电路130时，数字校正电路130会将所接收到数字信号D1-Dn及数字信号Df进行校正以及编码，以便产生对应于模拟输入信号Sin的数字输出信号OUT。
图2是显示转换电路200的示意图。转换电路200包括次模拟数字转换器220以及倍数数字模拟转换器240。次模拟数字转换器220包括比较器222与比较器224，而倍数数字模拟转换器240包括数字模拟转换器242、加法器244以及放大器246。透过比较器222与比较器224，转换电路200中的次模拟数字转换器220会根据来自前一级转换电路的模拟信号An-1而产生数字信号Dn，并提供数字信号Dn至倍数数字模拟转换器240。接着，数字模拟转换器242会根据数字信号Dn产生信号S2。接着，加法器244将模拟信号An-1减去信号S2而得到信号S3，并将信号S3传送至放大器246进行放大，以便产生转换电路200的模拟信号An。在次模拟数字转换器220中，当比较器222和比较器224内部的开关在切换时，寄生电容的耦合效应将使得比较器222和比较器224的输入端会有反冲噪声(kickback noise)的产生。换言之，比较器222和比较器224的切换噪声将会反冲至前一级的转换电路，因而降低信号的品质而造成失真。
为了降低反冲噪声，传统上可在闩锁电路的前端加上预先放大器(Pre-amplifier，Pre-AMP)，以阻挡比较器的切换噪声(noise)会反冲(kickback)至前一级的转换电路，如图3所显示，比较器300包括预先放大器310以及闩锁电路320。然而，使用预先放大器310将会使得比较器300的功率消耗会增加。所以，当管线式模拟数字转换器内转换电路的数量越多时，预先放大器的数量也会越多，因此容易降低整体的功率效能。
图4是显示传统上可降低反冲噪声的另一种比较器400。比较器400包括输入级电路410以及闩锁电路420，其中输入级电路410更包括中立(neutralization)电路430。在比较器400中，通过闩锁信号latch来控制晶体管432、434、436与438，可阻挡来自闩锁电路420的切换噪声，因此避免该切换噪声会透过输入级电路410来干扰输入信号VIP及VIN。
另外，传统上亦可使用冗余(dummy)电路(例如比较器或放大器)来平衡切换噪声对输入信号的干扰，以降低反冲噪声。图5A是显示使用冗余比较器来降低反冲噪声的一种比较器电路500。比较器电路500包括第一比较器510以及第二比较器520。在图5A中，第二比较器520为根据信号latchB进行开关切换的冗余比较器，其中信号latchB为闩锁信号latch的反相信号。因此，第一比较器510内的闩锁晶体管531、532、533、534和535以及第二比较器520内的闩锁晶体管541、542、543、544和545的导通时间为互补。于是，第一比较器510内闩锁晶体管531、532、533、534和535在输入信号VIP及VIN端所产生的第一反冲噪声，会被第二比较器520内闩锁晶体管541、542、543、544和545在输入信号VIP及VIN端所产生的第二反冲噪声所抵销。此外，由于第二比较器520为冗余比较器，因此在次模拟数字转换器中，每个比较器电路的第二比较器520不会提供输出信号至后续的电路，例如倍数数字模拟转换器以及数字校正电路。然而，在每一级转换电路的次模拟数字转换器中，每个原始的比较器都需要额外使用到冗余比较器来降低反冲噪声。
参考图5B，图5B是显示使用到冗余比较器的次模拟数字转换器550。次模拟数字转换器550包括比较器电路500A以及比较器电路500B，其中比较器520A以及比较器520B为冗余比较器，以及次模拟数字转换器550的输出信号Dn由比较器510A及510B所提供。因此，当管线式模拟数字转换器内转换电路的数量越多时，冗余电路的数量也会越多，因而容易降低整体的功率效能以及增加积体电路的面积。
因此，需要一种降低反冲噪声的模拟数字转换器，其可节省面积以及避免耗电。
发明内容
本发明提供一种具有低反冲噪声的模拟数字转换器。上述模拟数字转换器包括一第一比较器以及一第二比较器。上述第一比较器根据一输入信号以及一第一参考电压于一第一输出端产生一第一输出信号，并包括：一第一N型输入晶体管，用以接收一第一信号；以及，一第二N型输入晶体管，用以接收一第二信号，其中上述第一信号以及上述第二信号为组成上述输入信号的一差动信号对。上述第二比较器根据上述输入信号以及一第二参考电压于一第二输出端产生一第二输出信号，并包括：一第一P型输入晶体管，用以接收上述第一信号；以及，一第二P型输入晶体管，用以接收上述第二信号。
再者，本发明提供一种具有低反冲噪声的管线式模拟数字转换器，用以将一输入信号转换成一数字信号。上述管线式模拟数字转换器包括：一取样保持电路，用以根据上述输入信号产生一取样信号；多级转换电路，以串联方式连接于上述取样保持电路；以及，一数字校正电路。每一上述多级转换电路包括：一次模拟数字转换器，用以根据前一级的上述转换电路所输出的一第一模拟信号，产生一数字信号；以及，一倍数数字模拟转换器，用以根据上述数字信号产生一第二模拟信号至后一级的上述转换电路。上述数字校正电路根据每一上述多级转换电路所提供的上述数字信号，产生对应于上述输入信号的上述数字信号。上述次模拟数字转换器包括：一第一比较器，用以根据上述第一模拟信号以及一第一参考电压于一第一输出端产生一第一输出信号；以及，一第二比较器，用以根据上述第一模拟信号以及一第二参考电压于一第二输出端产生一第二输出信号。上述第一比较器包括：一第一N型输入晶体管，用以接收一第一信号；以及，一第二N型输入晶体管，用以接收一第二信号，其中上述第一信号以及上述第二信号为组成上述第一模拟信号的一差动信号对。上述第二比较器包括：一第一P型输入晶体管，用以接收上述第一信号；以及，一第二P型输入晶体管，用以接收上述第二信号，其中上述第一输出信号以及上述第二输出信号组成上述数字信号。
根据本发明实施例所描述的模拟数字转换器可应用在任何电子产品的模拟对数字转换应用中，可在不增加额外电路的情况下降低反冲噪声，进而避免信号失真。
附图说明
图1是显示管线式模拟数字转换器的示意图；
图2是显示转换电路的示意图；
图3是显示传统上可降低反冲噪声的一种比较器；
图4是显示传统上可降低反冲噪声的另一种比较器；
图5A是显示使用冗余电路来降低反冲噪声的一种比较器电路；
图5B是显示使用到冗余电路的一种次模拟数字转换器；
图6是显示根据本发明一实施例所述的管线式模拟数字转换器内每一级转换电路的示意图；
图7A及图7B是显示根据本发明一实施例所述的次模拟数字转换器的示意图；
图8是显示图7中比较器630以及比较器640内的模拟信号An-1(630)以及模拟信号An-1(640)的波形图；以及
图9是显示模拟信号An-1的反冲噪声的波形图。
附图标号：
100～管线式模拟数字转换器；
110～取样保持电路；
120a-120n～转换电路；
125～快闪式模拟数字转换器；
130～数字校正电路；
140、200～转换模块；
220、610～次模拟数字转换器；
222、224、400、630、640～比较器；
240、620～倍数数字模拟转换器；
242～数字模拟转换器；
244～加法器；
246、650～放大器；
410～输入级电路；
420～闩锁电路；
432、434、436、438、531-535、541-545、M6-M9、M26-M29～晶体管；
500～比较器电路；
510、630～第一比较器；
520、640～第二比较器；
660～多工器；
720、740～输出单元；
A1、A2、An-1、An～模拟信号；
An-1P、An-1N～差动输出信号
C1-C4～寄生电容；
C5-C6～电容；
D1-Dn、Df～数字信号；
GND～接地端；
latch、latchB～闩锁信号；
M1、M10-M13、M21、M30-M33～切换晶体管；
M2-M5、M22-M25～输入晶体管；
OUT～数字输出信号；
S1、S2、S3～信号；
Sin、VIP、VIN～输入信号
SW1、SW2、SW3～开关；
VDD～电源端；
Vout1、Vout2～输出信号；以及
VREF1、VREF2、VREFN、VREFP～参考电压。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
实施例：
图6是显示根据本发明一实施例所述的管线式模拟数字转换器内每一级转换电路600的示意图。转换电路600包括次模拟数字转换器610以及倍数数字模拟转换器620。次模拟数字转换器610包括比较器630与比较器640，而倍数数字模拟转换器620包括三个开关SW1、SW2与SW3、两个电容C5与C6、放大器650以及多工器(multiplexer，MUX)660。在次模拟数字转换器610中，比较器630以及640会将来自前一级转换电路的模拟信号An-1与参考电压VREF1以及VREF2进行比较，以得到数字信号Dn。接着，在倍数数字模拟转换器620中，多工器660会根据数字信号Dn而选择参考电压VREFN、接地信号“0”以及参考电压VREFP的一者来进行输出，即信号S2。在此实施例中，多工器660的功能相似于图2中的数字模拟转换器242。接着，借着控制开关SW1、SW2与SW3的切换，可根据前一级转换电路的模拟信号An-1以及信号S2而产生信号S3。接着，放大器650对信号S3进行放大以产生模拟信号An。在此实施例中，参考电压VREF1以及参考电压VREF2分别为Vref/4以及-Vref/4，而数字信号Dn为1.5位数据。此外，参考电压VREFP与参考电压VREFN之间的电压差为Vref，其中Vref根据管线式模拟数字转换器的实际操作情况而决定。因此，参考电压VREFP与参考电压VREFN之间的电压差Vref分别与参考电压VREF1以及参考电压VREF2具有倍数关系。
图7A及图7B显示根据本发明一实施例所述的次模拟数字转换器610的示意图。在此实施例中，第一比较器630以及第二比较器640为动态比较器(dynamic comparator)。第一比较器630包括输入晶体管M2-M5、切换晶体管M1、M10-M13以及输出单元720。输入晶体管M2-M5分别耦接于切换晶体管M1以及输出单元720之间，其中切换晶体管M1耦接于接地端GND而输出单元720耦接于电源端VDD。输入晶体管M3与M5的栅极分别接收来自前一级转换电路的差动输出信号An-1P及An-1N，其中信号An-1P与信号An-1N之差即为模拟信号An-1，而输入晶体管M2与M5的栅极分别接收参考电压VREFN与VREFP，其中参考电压VREFP减去参考电压VREFN的值即为参考电压VREF1。输出单元720包括晶体管M6-M9，其中输出单元720会于输出端Nout1提供输出信号Vout1。晶体管M6耦接于输入晶体管M3以及节点N1之间、晶体管M8耦接于电源端VDD以及节点N1之间、晶体管M7耦接于输入晶体管M5以及输出端Nout1之间、以及晶体管M9耦接于电源端VDD以及输出端Nout1之间。
再者，切换晶体管M11耦接于节点N1以及电源端VDD之间、切换晶体管M10耦接于输入晶体管M3以及电源端VDD之间、切换晶体管M12耦接于输出端Nout1以及电源端VDD之间、以及切换晶体管M13耦接于输入晶体管M5以及电源端VDD之间。在比较器630中，切换晶体管M1以及M10-M13由闩锁信号latch所控制。因此，当闩锁信号latch控制切换晶体管M1以及M10-M13进行切换时，切换噪声将会透过输入晶体管M2-M5上的寄生电容(例如C1、C2等)耦合至差动输出信号An-1P及An-1N以及参考电压VREFN与VREFP，使得模拟信号An-1以及参考电压VREFN与VREFP受到干扰，进而造成信号失真。
在图7A及图7B中，第二比较器640与第一比较器630为互补的架构。举例来说，将第一比较器630中的电源端VDD与接地端GND对调，并同时将各晶体管的类型做适当的改变，则可得到第二比较器640。因此，在第二比较器640中，切换晶体管M21以及输入晶体管M22-M25为P型晶体管，而切换晶体管M30-M33为N型晶体管。在输出单元740中，晶体管M26耦接于输入晶体管M23以及节点N2之间、晶体管M28耦接于接地端GND以及节点N2之间、晶体管M27耦接于输入晶体管M25以及输出端Nout2之间、以及晶体管M29耦接于接地端GND以及输出端Nout2之间。
此外，晶体管M26-M27为P型晶体管而晶体管M28-M29为N型晶体管，以及输出单元740会于输出端Nout2提供输出信号Vout2。再者，在比较器640中，切换晶体管M21以及M30-M33由信号latchB所控制，其中信号latchB为闩锁信号latch的反相信号。此外，输入晶体管M23与M25的栅极分别接收来自前一级转换电路的差动输出信号An-1P及An-1N，其中信号An-1P与信号An-1N之差即为模拟信号An-1，而输入晶体管M22与M25的栅极分别接收参考电压VREFP与VREFN，其中参考电压VREFN减去参考电压VREFP的值即为参考电压VREF2。在比较器630以及比较器640分别产生输出信号Vout1以及输出信号Vout2之后，次模拟数字转换器610会将输出信号Vout1以及输出信号Vout2整合成数字信号Dn，并提供数字信号Dn至数字校正电路(例如图1的130)以进行校正和编码。在比较器640中，切换晶体管M21与M30-M33亦由闩锁信号latchB所控制。因此，当闩锁信号latchB控制切换晶体管M21以及M30-M33进行切换时，切换噪声亦会透过输入晶体管M22-M25上的寄生电容(例如C3、C4等)耦合至差动输出信号An-1P及An-1N以及参考电压VREFN与VREFP。
值得注意的是，虽然比较器630以及比较器640的切换噪声会分别耦合至差动输出信号An-1P及An-1N以及参考电压VREFN与VREFP，但是比较器630以及比较器640的互补架构会使得比较器630对差动输出信号An-1P及An-1N以及参考电压VREFN与VREFP的反冲噪声会被比较器640的反冲噪声所平衡以及抵销。参考图8，图8是显示图7A及图7B中比较器630以及比较器640内的模拟信号An-1(630)以及模拟信号An-1(640)的波形图，其中模拟信号An-1(630)表示比较器630中差动信号An-1P与An-1N之差而模拟信号An-1(640)表示比较器640中差动信号An-1P与An-1N之差。在时间点t1时，比较器630的反冲噪声会使得模拟信号An-1(630)产生往上的突波P1而比较器640的反冲噪声会使得模拟信号An-1(640)产生往下的突波P2。由于突波P1以及突波P2会互相抵销，因此实际上在模拟信号An-1上反冲噪声的干扰会降低。图9是显示模拟信号An-1的反冲噪声的波形图，其中波形S910描述传统反冲噪声的影响而波形S920描述根据本发明实施例所述的反冲噪声的影响。对反冲噪声所引起的突波而言，波形S920的最大振幅H2明显小于波形S910的最大振幅H1。
本发明的特点是利用次模拟数字转换器中两比较器的输入晶体管的型态不同，即一个比较器的输入晶体管为N型晶体管，另一个比较器的输入晶体管为P型晶体管，而因为P型与N型晶体管的电气特性，使其所产生信号中的反冲噪声可以互相抵销。而上述所举的实施例并非用以限定本发明，如现有技术图3，图4与图5A及图5B中的次模拟数字转换器中的比较器，分别移除预先放大电路、中立电路及冗余比较器后，将接收差动信号的输入晶体管分别选用两种型态的晶体管，即符合本发明的精神且可达成降低反冲噪声的功效。
如先前所描述，根据本发明实施例所描述的模拟数字转换器可应用在任何电子产品的模拟对数字转换应用中，其可在不增加额外电路的情况下降低反冲噪声，进而避免信号失真。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (10)

1.一种具有低反冲噪声的模拟数字转换器，用以将一输入信号转换成一数字信号并可降低反冲噪声，其特征在于，所述的模拟数字转换器包括：
一取样保持电路，用以根据所述输入信号产生一取样信号；
多级转换电路，以串联方式连接于所述取样保持电路，其中每一所述多级转换电路包括：
一次模拟数字转换器，用以根据前一级的转换电路所输出的模拟信号，产生一数字信号，其中所述次模拟数字转换器包括：
一第一比较器，具有多个第一型输入晶体管，用以根据所述第一模拟信号以及一第一参考电压于一第一输出端产生一第一输出信号；以及
一第二比较器，具有多个第二型输入晶体管，用以根据所述第一模拟信号以及一第二参考电压于一第二输出端产生一第二输出信号，其中所述第一输出信号以及所述第二输出信号组成所述数字信号，通过所使用所述第一型与第二型输入晶体管可降低所述数字信号的反冲噪声；
一倍数数字模拟转换器，用以根据所述数字信号产生一第二模拟信号至后一级的所述转换电路；以及
一数字校正电路，用以根据每一所述多级转换电路所提供的所述数字信号，产生对应于所述输入信号的所述数字信号。
2.如权利要求1所述的模拟数字转换器，其特征在于，当所述第一型输入晶体管为N型晶体管则第二型输入晶体管为P型晶体管，反之当所述第一型输入晶体管为P型晶体管则第二型输入晶体管为N型晶体管，用以分别接收所述前一级输出模拟信号的一差动信号对。
3.如权利要求1所述的模拟数字转换器，其特征在于，所述第一比较器更包括：一第一N型输入晶体管，用以接收一第一信号；以及一第二N型输入晶体管，用以接收一第二信号，其中所述第一信号以及所述第二信号为组成所述模拟信号的一差动信号对；以及
所述第二比较器包括：一第一P型输入晶体管，用以接收所述第一信号；以及一第二P型输入晶体管，用以接收所述第二信号。
4.如权利要求3所述的模拟数字转换器，其特征在于，所述第一比较器更包括：
一第一N型切换晶体管，耦接于一接地端，具有一栅极用以接收一第一闩锁信号；
一第一输出单元，用以提供所述第一输出信号；
一第三N型输入晶体管，耦接于所述第一N型切换晶体管以及所述第一输出单元之间且并联于所述第一N型输入晶体管，用以接收一第三参考电压；以及
一第四N型输入晶体管，耦接于所述第一N型切换晶体管以及所述第一输出单元之间且并联于所述第二N型输入晶体管，用以接收一第四参考电压；以及
所述第二比较器更包括：
一第一P型切换晶体管，耦接于一电源端，具有一栅极用以接收一第二闩锁信号，其中所述第二闩锁信号为所述第一闩锁信号的反相信号；
一第二输出单元，用以提供所述第二输出信号；
一第三P型输入晶体管，耦接于所述第五P型切换晶体管以及所述第二输出单元之间且并联于所述第一P型输入晶体管，用以接收所述第四参考电压；以及
一第四P型输入晶体管，耦接于所述第五P型切换晶体管以及所述第二输出单元之间且并联于所述第二P型输入晶体管，用以接收所述第三参考电压，其中所述第三参考电压减去所述第四参考电压的差为所述第一参考电压，而所述第四参考电压减去所述第三参考电压的差为所述第二参考电压。
5.一种次模拟数字转换器，根据所接收的一模拟信号，产生一数字信号，其特征在于，所述次模拟数字转换器包括：
一第一比较器，具有多个第一型输入晶体管，用以根据所述模拟信号以及一第一参考电压产生一第一输出信号；以及
一第二比较器，具有多个第二型输入晶体管，用以根据所述模拟信号以及一第二参考电压产生一第二输出信号，
其中所述第一输出信号以及所述第二输出信号组成所述数字信号，通过所使用所述第一型与第二型输入晶体管可降低所述数字信号的反冲噪声。
6.如权利要求5所述的次模拟数字转换器，其特征在于，当所述第一型输入晶体管为N型晶体管则第二型输入晶体管为P型晶体管，反之当所述第一型输入晶体管为P型晶体管则第二型输入晶体管为N型晶体管，用以分别接收所述模拟信号的一差动信号对。
7.如权利要求5所述的次模拟数字转换器，其特征在于，
所述第一比较器更包括：一第一N型输入晶体管，用以接收一第一信号；以及一第二N型输入晶体管，用以接收一第二信号，其中所述第一信号以及所述第二信号为组成所述模拟信号的一差动信号对；以及
所述第二比较器包括：一第一P型输入晶体管，用以接收所述第一信号；以及一第二P型输入晶体管，用以接收所述第二信号。
8.如权利要求7所述的次模拟数字转换器，其特征在于，所述第一比较器更包括：
一第一N型切换晶体管，耦接于一接地端，具有一栅极用以接收一第一闩锁信号；
一第一输出单元，用以提供所述第一输出信号；
一第三N型输入晶体管，耦接于所述第一N型切换晶体管以及所述第一输出单元之间且并联于所述第一N型输入晶体管，用以接收一第三参考电压；以及
一第四N型输入晶体管，耦接于所述第一N型切换晶体管以及所述第一输出单元之间且并联于所述第二N型输入晶体管，用以接收一第四参考电压；以及
所述第二比较器更包括：
一第五P型切换晶体管，耦接于一电源端，具有一栅极用以接收一第二闩锁信号，其中所述第二闩锁信号为所述第一闩锁信号的反相信号；
一第二输出单元，用以提供所述第二输出信号；
一第三P型输入晶体管，耦接于所述第五P型切换晶体管以及所述第二输出单元之间且并联于所述第一P型输入晶体管，用以接收所述第四参考电压；以及
一第四P型输入晶体管，耦接于所述第五P型切换晶体管以及所述第二输出单元之间且并联于所述第二P型输入晶体管，用以接收所述第三参考电压，其中所述第三参考电压减去所述第四参考电压的差为所述第一参考电压，而所述第四参考电压减去所述第三参考电压的差为所述第二参考电压。
9.如权利要求8所述的次模拟数字转换器，其特征在于，所述第一比较器更包括：
一第一P型切换晶体管，耦接于所述电源端以及所述第一N型输入晶体管之间，具有一栅极用以接收所述第一闩锁信号；
一第二P型切换晶体管，耦接于所述电源端以及所述第一节点之间，具有一栅极用以接收所述第一闩锁信号；
一第三P型切换晶体管，耦接于所述电源端以及所述第二N型输入晶体管之间，具有一栅极用以接收所述第一闩锁信号；以及
一第四P型切换晶体管，耦接于所述电源端以及所述第一输出端之间，具有一栅极用以接收所述第一闩锁信号；以及
所述第一输出单元包括：
一第一P型晶体管，耦接于一电源端以及一第一节点之间，具有一栅极耦接于所述第一输出端；
一第二P型晶体管，耦接于所述电源端以及所述第一输出端之间，具有一栅极耦接于所述第一节点；
一第一N型晶体管，耦接于所述第一P型晶体管以及所述第一N型输入晶体管之间，具有一栅极耦接于所述第一输出端；以及
一第二N型晶体管，耦接于所述第二P型晶体管以及所述第二N型输入晶体管之间，具有一栅极耦接于所述第一节点。
10.如权利要求8所述的次模拟数字转换器，其特征在于，所述第二比较器更包括：
一第二N型切换晶体管，耦接于所述接地端以及所述第一P型输入晶体管之间，具有一栅极用以接收所述第二闩锁信号；
一第三N型切换晶体管，耦接于所述接地端以及所述第二节点之间，具有一栅极用以接收所述第二闩锁信号；
一第四N型切换晶体管，耦接于所述接地端以及所述第二P型输入晶体管之间，具有一栅极用以接收所述第二闩锁信号；
一第五N型切换晶体管，耦接于所述接地端以及所述第二输出端之间，具有一栅极用以接收所述第二闩锁信号；以及
所述第二输出单元包括：
一第三N型晶体管，耦接于所述接地端以及一第二节点之间，具有一栅极耦接于所述第二输出端；
一第四N型晶体管，耦接于所述接地端以及所述第二输出端之间，具有一栅极耦接于所述第二节点；
一第三P型晶体管，耦接于所述第一N型晶体管以及所述第一P型输入晶体管之间，具有一栅极耦接于所述第二输出端；以及
一第四P型晶体管，耦接于所述第二N型晶体管以及所述第二P型输入晶体管之间，具有一栅极耦接于所述第二节点。
CN201010116204.3A 2010-02-09 2010-02-09 具有低反冲噪声的模拟数字转换器及次模拟数字转换器 Expired - Fee Related CN102148618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010116204.3A CN102148618B (zh) 2010-02-09 2010-02-09 具有低反冲噪声的模拟数字转换器及次模拟数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010116204.3A CN102148618B (zh) 2010-02-09 2010-02-09 具有低反冲噪声的模拟数字转换器及次模拟数字转换器

Publications (2)

Publication Number Publication Date
CN102148618A true CN102148618A (zh) 2011-08-10
CN102148618B CN102148618B (zh) 2014-03-26

Family

ID=44422654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010116204.3A Expired - Fee Related CN102148618B (zh) 2010-02-09 2010-02-09 具有低反冲噪声的模拟数字转换器及次模拟数字转换器

Country Status (1)

Country Link
CN (1) CN102148618B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138762A (zh) * 2011-11-30 2013-06-05 禾瑞亚科技股份有限公司 多阶取样保持电路
CN110139049A (zh) * 2018-02-09 2019-08-16 佳能株式会社 成像装置、成像***和移动体
CN110504969A (zh) * 2018-05-18 2019-11-26 创意电子股份有限公司 模拟数字转换器装置与待测信号产生方法
CN110957999A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768432B2 (en) * 2008-06-05 2010-08-03 Mediatek Inc. Analog-to-digital conversion devices and analog-to-digital conversion stages thereof
CN101640538A (zh) * 2008-08-01 2010-02-03 扬智科技股份有限公司 模拟数字转换器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138762A (zh) * 2011-11-30 2013-06-05 禾瑞亚科技股份有限公司 多阶取样保持电路
CN103138762B (zh) * 2011-11-30 2016-04-27 禾瑞亚科技股份有限公司 多阶取样保持电路
CN110139049A (zh) * 2018-02-09 2019-08-16 佳能株式会社 成像装置、成像***和移动体
US11509849B2 (en) 2018-02-09 2022-11-22 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
CN110504969A (zh) * 2018-05-18 2019-11-26 创意电子股份有限公司 模拟数字转换器装置与待测信号产生方法
CN110957999A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法
CN110957999B (zh) * 2018-09-27 2023-10-13 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法

Also Published As

Publication number Publication date
CN102148618B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN102075189B (zh) 一种可进行后台数字校准的流水线式模数转换器
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
US6337651B1 (en) Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage
CN1199356C (zh) 用于管线模拟至数字转换器的数字逻辑修正电路
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
JPH098604A (ja) スイッチドキャパシタ利得段
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
CN106953637B (zh) 电荷域幅度误差校准电路及采用该校准电路的dds电路
Malki et al. A complementary dynamic residue amplifier for a 67 dB SNDR 1.36 mW 170 MS/s pipelined SAR ADC
US20130127646A1 (en) Multiplying digital-to-analog converter (dac)
CN102148618B (zh) 具有低反冲噪声的模拟数字转换器及次模拟数字转换器
CN106788429B (zh) 基于电荷域信号处理的dac失调误差校准电路
CN104184478B (zh) 互补共源共栅反相器及增量Sigma‑Delta模数转换电路
WO2011104761A1 (ja) パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法
US6295016B1 (en) Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage
EP3570436A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
CN110224701B (zh) 一种流水线结构adc
CN102474264A (zh) 流水线型ad变换器及其输出校正方法
KR20160090951A (ko) 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기
US8581171B2 (en) Cyclic A/D converter, image sensor device, and method for generating digital signal from analog signal
CN101789789A (zh) 一种参考电压产生电路
KR101122734B1 (ko) 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기
JP6270202B2 (ja) パイプライン型ａ／ｄコンバータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140326

Termination date: 20190209