CN102142402A - 维持焊接定位的覆晶封装构造 - Google Patents
维持焊接定位的覆晶封装构造 Download PDFInfo
- Publication number
- CN102142402A CN102142402A CN2010101113352A CN201010111335A CN102142402A CN 102142402 A CN102142402 A CN 102142402A CN 2010101113352 A CN2010101113352 A CN 2010101113352A CN 201010111335 A CN201010111335 A CN 201010111335A CN 102142402 A CN102142402 A CN 102142402A
- Authority
- CN
- China
- Prior art keywords
- disjunction mark
- wafer
- package structure
- prominent shape
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
本发明是有关于一种维持焊接定位的覆晶封装构造,主要包含一晶片与一基板。晶片的主动面上设有多个凸块与至少一浮突状基标。基板具有多个接垫与至少一基标座。基标座具有一对应于浮突状基标的凹陷基标图案。当晶片对位设置于基板上,浮突状基标镶埋于凹陷基标图案内,而使凸块对准于接垫。因此,即使有机械对位误差仍能使晶片的凸块精确地焊接到基板的接垫,特别是运用于“金属柱焊接的晶片连接”产品有较佳的产量。
Description
技术领域
本发明涉及一种半导体装置,特别是涉及一种维持焊接定位的覆晶封装构造。
背景技术
在半导体产业中,以往的封装方式是将晶片设置于基板上,再利用打线技术(wire-bond)连接晶片与基板,并完成两者之间的电性连接关系。而覆晶封装技术(Flip-Chip)是一种先进的晶片封装技术,有别于过去晶片封装的方式,是在晶片主动面上设置凸块,例如焊料凸块或焊球,之后再将晶片翻转过来使其主动面朝向基板,利用凸块本身电性连接晶片与基板,藉此缩短了晶片与基板之间的传输距离,达到更优于打线连接的电性性能而逐渐普及。
之后,IBM公司首先发展出一种创新的覆晶封装技术,晶片上凸块是采用金属柱取代以往的焊球,另以焊接剂连接晶片上的金属柱与基板上的接垫,在回焊时不会有以往焊球成球的形状改变,故金属柱的间距可容许缩小的更为密集(凸块间距可达到小于50微米,例如30微米),达到更高密度或是省略RDL(重配置线路层)的凸块配置,这种技术便称之为“金属柱焊接的晶片连接”,也就是所谓的MPS-C2(Metal Post Solder-Chip Connection)技术。此MPS-C2相关技术可参见美国专利US 6,229,220B1号“凸块结构,凸块形成方法和封装连接体(Bump structure,bump forming method andpackage connecting body)”。
如图1所示,是现有习知的覆晶封装构造的截面示意图。一种现有习知MPS-C2架构的覆晶封装构造100主要包含一晶片110与一基板120。该晶片110的主动面111上设有多个例如金属柱的凸块112,用以覆晶接合至该基板120。该基板120具有多个接垫121,并且分别对应于该些凸块112。详细而言,该些凸块112是藉由多个焊接剂130粘合于该些接垫121上,并达成该晶片110与该基板120的电性连接关系。更进一步地,该覆晶封装构造100可形成有一封胶体140,用以包覆该些凸块112、该些接垫121与该些焊接剂130。
一般来说,传统的覆晶封装以及MPS-C2技术都属于凸块微间距(finepitch)的晶片结合,凸块会具有较为密集的配置。因此,在覆晶接合工艺中,会利用机台辨识***寻找基标进行对位校准,这样一来会需要用到对位非常精准的机台(可容许位移公差在25微米以内),方可顺利接合该晶片110与该基板120,然而高精准度覆晶接合机台本身的成本相当昂贵。此外,即使精准接合,在接合该晶片110与该基板120之后至回焊步骤的传输过程,机台转换的震动以及焊接剂或助焊剂的溢流也会造成凸块112焊接到错误的接垫121的情形,将导致电性连接失败,特别是运用在MPS-C2产品会有更明显的产量下降。
由此可见,上述现有的覆晶封装构造在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的维持焊接定位的覆晶封装构造,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于,克服现有的覆晶封装构造存在的缺陷,而提供一种新型结构的维持焊接定位的覆晶封装构造,所要解决的技术问题是使基标有对位时自动晶片定位的作用并维持至回焊步骤,即使有机械对位误差以及由晶片接合至回焊的传输过程仍能使晶片的凸块正确对准基板的接垫以达到精准焊接,特别是运用于MPS-C2(金属柱焊接的晶片连接)产品有较佳的产量,非常适于实用。
本发明的另一目的在于,提供一种新型结构的维持焊接定位的覆晶封装构造,所要解决的技术问题是使其能够在对位与回焊时在晶片的凸块与基板的接垫之间维持一间隙,以避免焊接剂被挤压而溢出,并可提供晶片与基板之间较佳的水平度,特别是运用于MPS-C2(金属柱焊接的晶片连接)产品有较佳的可靠度,从而更加适于实用。
本发明的再一目的在于,提供一种新型结构的维持焊接定位的覆晶封装构造,所要解决的技术问题是使其能够达到在低温或常温下进行晶片与基板之间的对位再予以回焊达到焊接固定的功效,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种维持焊接定位的覆晶封装构造,主要包含一晶片以及一基板。该晶片在其主动面上设有多个凸块与至少一浮突状基标。该基板具有多个接垫与至少一基标座,该基标座具有一凹陷基标图案,是对应于该浮突状基标,当该晶片对位设置于该基板上,该浮突状基标是镶埋于该凹陷基标图案内,以使该些凸块对准于该些接垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的维持焊接定位的覆晶封装构造,其中所述的凹陷基标图案内可设有多个第一导滑斜壁,以利于该浮突状基标的导滑定位。
前述的维持焊接定位的覆晶封装构造,其中所述的凹陷基标图案可为半锥凹穴,而该浮突状基标可具有对应的多个第二导滑斜壁,以使该浮突状基标具有一半锥形截面,以完全填满该凹陷基标图案。
前述的维持焊接定位的覆晶封装构造,其中所述的浮突状基标是可位于该晶片的主动面的一角落。
前述的维持焊接定位的覆晶封装构造,其中所述的浮突状基标与该基标座的嵌埋结合厚度可不小于该些凸块的高度。
前述的维持焊接定位的覆晶封装构造,可另外包含有多个焊接剂,以焊接该些凸块至该些接垫。
前述的维持焊接定位的覆晶封装构造,其中该些凸块可为不回焊变形的金属柱,以构成为MPS-C2封装型态。
前述的维持焊接定位的覆晶封装构造,其中所述的浮突状基标是可多个对称地相对于该些凸块位于该晶片的主动面周边。
前述的维持焊接定位的覆晶封装构造,其中所述的浮突状基标的顶面形状是可选自于四方形、条形、三角形与L形的其中之一。
前述的维持焊接定位的覆晶封装构造,其中所述的浮突状基标是可与该些凸块具有相同的高度与材料。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明维持焊接定位的覆晶封装构造至少具有下列优点及有益效果:
一、本发明可藉由浮突状基标与基标座的特定组合关系作为技术手段,由于基标座具有凹陷基标图案,可对应于浮突状基标,当晶片对位设置于基板上,浮突状基标镶埋于凹陷基标图案内,而使凸块对准于接垫。因此,使基标有对位时自动晶片定位的作用并维持至回焊步骤,即使有机械对位误差以及由晶片接合至回焊的传输过程仍能使晶片的凸块正确对准基板的接垫以达到精准焊接,特别是运用于MPS-C2(金属柱焊接的晶片连接)产品有较佳的产量。
二、本发明可藉由浮突状基标与基标座的特定组合关系作为技术手段,由于浮突状基标与基标座的嵌埋结合厚度是不小于凸块的高度,故能在对位与回焊时在晶片的凸块与基板的接垫之间维持一间隙,以避免焊接剂被挤压而溢出,并可提供晶片与基板之间较佳的水平度,特别是运用于MPS-C2(金属柱焊接的晶片连接)产品有较佳的可靠度。
三、本发明可藉由浮突状基标与基标座的特定组合关系作为技术手段,能够达到在低温或常温下进行晶片与基板之间的对位再予以回焊达到焊接固定的功效。
综上所述,本发明是有关于一种维持焊接定位的覆晶封装构造,主要包含一晶片与一基板。晶片的主动面上设有多个凸块与至少一浮突状基标。基板具有多个接垫与至少一基标座。基标座具有一对应于浮突状基标的凹陷基标图案。当晶片对位设置于基板上,浮突状基标镶埋于凹陷基标图案内,而使凸块对准于接垫。因此,即使有机械对位误差仍能使晶片的凸块精确地焊接到基板的接垫,特别是运用于“金属柱焊接的晶片连接”产品有较佳的产量。本发明在技术上有显著的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是现有习知的覆晶封装构造的截面示意图。
图2是依据本发明的第一具体实施例的一种维持焊接定位的覆晶封装构造的截面示意图。
图3A至图3C是依据本发明的第一具体实施例的在该覆晶封装构造的覆晶接合过程中的元件截面示意图。
图4A与图4B是依据本发明的第一具体实施例的该覆晶封装构造的晶片与基板的局部俯视示意图。
图5A与图5B是依据本发明的第一具体实施例的一变化例的该覆晶封装构造的晶片与基板的局部俯视示意图。
图6A与图6B是依据本发明的第一具体实施例的一变化例的该覆晶封装构造的晶片与基板的局部俯视示意图。
图7是依据本发明的第二具体实施例的另一种维持焊接定位的覆晶封装构造的截面示意图。
图8是依据本发明的第二具体实施例的在该覆晶封装构造的覆晶接合过程中对位前的元件截面示意图。
10:上夹具 20:下夹具
100:覆晶封装构造 110:晶片
111:主动面 112:凸块
120:基板 121:接垫
130:焊接剂 140:封胶体
200:维持焊接定位的覆晶封装构造 210:晶片
211:主动面 212:凸块
213:浮突状基标 213a:浮突状基标
213b:浮突状基标 213e:浮突状基标
213d:浮突状基标 220:基板
221:接垫 222:基标座
223:凹陷基标图案 223a:凹陷基标图案
223b:凹陷基标图案 223c:凹陷基标图案
223d:凹陷基标图案 224:第一导滑斜壁
230:焊接剂 240:封胶体
300:维持焊接定位的覆晶封装构造 314:第二导滑斜壁
350:助焊剂
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的维持焊接定位的覆晶封装构造其具体实施方式、结构、特征及其功效,详细说明如后。
本发明的一些实施例将详细描述如下。然而,除了以下描述外,本发明还可以广泛地在其他实施例施行,并且本发明的保护范围并不受实施例的限定,其以权利要求的保护范围为准。再者,为提供更清楚的描述及更容易理解本发明,图式内各部分并没有依照其相对尺寸绘图,某些尺寸与其他相关尺度相比已经被夸张;不相关的细节部分也未完全绘示出,以求图式的简洁。
依据本发明的第一具体实施例,一种维持焊接定位的覆晶封装构造举例说明于图2的截面示意图、图3A至图3C在覆晶接合过程中元件截面示意图以及图4A与图4B绘示其晶片与基板的局部俯视示意图。该维持焊接定位的覆晶封装构造200主要包含一晶片210以及一基板220。
请参阅图2所示,是依据本发明的第一具体实施例的一种维持焊接定位的覆晶封装构造的截面示意图。该晶片210的主动面211上设有多个凸块212与至少一浮突状基标213。详细而言,该主动面211可另外形成有多个焊垫(图中未绘出),用以连接该些凸块212,在焊垫与凸块之间另外可设置凸块下金属层(图中未绘出),以避免凸块内成分的金属扩散。在本实施例中,该晶片210可为一集成电路(integrated circuit,IC)的载体,由一晶圆(wafer)分割而成。该浮突状基标213的作用是供机台辨识***辨认以作为对位参考点。在本发明中利用该浮突状基标213的浮突状结构配合基板上设置基标座更具有对位时晶片固定的作用。较佳地,该浮突状基标213是可多个对称地相对于该些凸块212位于该晶片210的主动面211周边,以不影响该些凸块212的配置位置,并且具有在回焊时发挥间隔维持的作用。
该基板220具有多个接垫221与至少一基标座222,该基标座222具有一凹陷基标图案223,是对应于该浮突状基标213,当该晶片210对位设置于该基板220上,该浮突状基标213是镶埋于该凹陷基标图案223内,而使该些凸块212对准于该些接垫221。具体而言,该基板220可为一印刷电路板(printed circuit board,PCB),作为整体封装结构的主要承载与电性连接的媒介物。具体而言,由于设置了多个浮突状基标213于该主动面211上,同样地,该基板220的基标座222也设有多个对应的凹陷基标图案223,故能在该晶片210与该基板220之间建立一种对位时晶片固定的关系。
此外,该覆晶封装构造200可另外包含有多个焊接剂230,焊接该些凸块212至该些接垫221。在一较佳实施例中,该些焊接剂230可选用一般所使用符合规定的无铅焊料或低温焊料,在覆晶接合之前可预先沾着于该晶片210的该些凸块212的顶面(即远离该晶片210并平行于该主动面211的凸块表面)。在一较佳实施例中,该些凸块212可为不回焊变形的金属柱,例如金柱、铜柱或高温锡铅柱,以构成为MPS-C2(金属柱焊接的晶片连接)封装型态。换言之,该些凸块212的熔点应较高于使该些焊接剂230熔化的回焊温度,故不会在回焊工艺中导致该些凸块212产生变形或成球的情况。
特别是,该浮突状基标213是可与该些凸块212具有相同的高度与材料,故可同时电镀形成以简化工艺。在本实施例中,该些凸块212、该浮突状基标213与该基标座222的材料皆可选自于铜(Cu),其中该浮突状基标213可为一铜柱(Cu post),而该基标座222也可为一铜穴(Cu cave)凹座。
较佳地,如图3A所示,图3A至图3C是依据本发明的第一具体实施例的在该覆晶封装构造的覆晶接合过程中的元件截面示意图。该凹陷基标图案223内可设有多个第一导滑斜壁224,以利于该浮突状基标213的导滑定位,而该浮突状基标213仅需要能定位的效果即可,不需要对应的形状。具体而言,该些第一导滑斜壁224的倾斜角度是可介于45度至90度之间,在覆晶接合时更有利于该浮突状基标213沿着该些第一导滑斜壁224滑至预定位置,以使该晶片210顺利精准定位至该基板220的上方。因此,在覆晶接合工艺中可以选用对位精确度较差的机台,也能轻易地利用该浮突状基标213对准于该基标座222,达到该些凸块212对准于该些接垫221。如图3C所示,当该浮突状基标213镶埋至该凹陷基标图案223内,即该浮突状基标213的顶面重叠至该凹陷基标图案223的底面,便能准确地将该晶片210对位设置于该基板220上,故机台可容许的公差得以扩大。
更具体地,该维持焊接定位的覆晶封装构造200可另外包含一封胶体240,以包覆该些凸块212、该些接垫221与该基标座222。在一较佳实施例中,该封胶体240可为一底部填充胶(underfill),故能利用底部填充胶的高流动性,用以避免该晶片210与该基板220之间形成空隙。
因此,本发明藉由浮突状基标与基标座的特定组合关系作为其中一种技术手段,使得该浮突状基标213具有对位与晶片固定的双重作用,即使在有机械对位误差以及由该晶片210接合之后至回焊之间的传输过程,仍然能使该晶片210的该些凸块212正确对准该基板220的对应的接垫221以达到精准焊接,特别是运用于MPS-C2(金属柱焊接的晶片连接)产品有较佳的产量。这是因为本发明的该基标座222具有该凹陷基标图案223,能够供该浮突状基标213镶埋,机台转换的震动以及该些焊接剂230(或助焊剂)的溢流都不会造成该晶片210在焊接之前与回焊中的位偏移。
此外,较佳地,该浮突状基标213与该基标座222的嵌埋结合厚度可不小于该些凸块212的高度,以在该晶片210的该些凸块212与该基板220的该些接垫221之间维持一间隙,也就是说,该晶片210与该基板220之间的覆晶间距是可由该浮突状基标213与该基标座222所控制决定的,而达到该晶片210与该基板220之间的水平。藉由在对位与回焊时在该晶片210的该些凸块212与该基板220的该些接垫221之间维持一间隙,以避免该些焊接剂230被挤压而溢出,并可提供该晶片210与该基板220之间较佳的水平度。
本发明还揭示了该维持焊接定位的覆晶封装构造200的一种可行但非限定的制造方法举例说明于图3A至图3C在工艺中的元件截面示意图,以用以清楚的彰显本发明的其中一种功效,其详细的步骤说明如下所示。
首先,请参阅图3A所示,执行一覆晶接合的对位与热压合步骤,以使该晶片210对准于该基板220的上方。当该浮突状基标213对准于该凹陷基标图案223,该些凸块212即对准于该些接垫221。在本步骤中,当该晶片210对位完成并往下压合至该基板220时,可利用该些第一导滑斜壁224提供的导滑作用,使该浮突状基标213沿着该凹陷基标图案223的第一导滑斜壁224达到自动对位。本步骤中,该些焊接剂230将可沾附至该些接垫221,达到初步焊接或尚未焊接即可。
请参阅图3B所示,如为未焊接状态,在覆晶接合的对位之后至回焊步骤之前的传输过程,可先藉由一上夹具10夹持该晶片210,并且一下夹具20夹持该基板220,以上下夹合该晶片210与该基板220。由于该浮突状基标213已镶埋于该凹陷基标图案223内,该晶片210不会有位偏移现象,以使该些凸块212可保持对准于该些接垫221,并且该些焊接剂230可仍保持糊膏状,尚未烧结成金属焊接界面。
请参阅图3C所示,执行覆晶接合的回焊步骤,该些焊接剂230到达回焊温度会熔化,以焊接至该些接垫221。由于该浮突状基标213是镶埋于该凹陷基标图案223内,故该晶片210没有位偏移,该些焊接剂230便不会被挤压或溢流外扩,达到精准焊接的功效。在上述回焊步骤之后,降温后该些焊接剂230呈固态,作为焊接界面,能稳固地焊接接合该些凸块212与该些接垫221,使得该晶片210与该基板220之间达成电性连接关系。因此,本发明更进一步能够达到在低温或常温下进行该晶片210与该基板220之间的对位再予以回焊达到焊接固定的功效。此外,本发明的维持焊接定位的覆晶封装构造200非限定于上述制造方法,也可以既有的覆晶接合的回焊或是热压合技术予以实施。
较佳地,如图4A与图4B所示,图4A与图4B是依据本发明的第一具体实施例的该覆晶封装构造的晶片与基板的局部俯视示意图。该浮突状基标213可位于该晶片210的主动面211的一角落,故该浮突状基标213是较该些凸块212更远离该晶片210的主动面211的中心位置,以方便机台辨识***快速寻找以进行对位校准。
此外,本发明并不局限浮突状基标与凸块的顶面形状。该浮突状基标213的顶面形状可选自于四方形、条形、三角形与L形的其中之一。在本发明中,无论该浮突状基标213的顶面形状为哪种,甚至是上述顶面形状的组合,皆能在覆晶接合工艺在回焊时以及回焊之前的传输过程提供机械定位使晶片不位移的功效,以使该晶片210精准地接合于该基板220上。
请参阅图4A与图4B所示,每一凸块212的顶面可为矩形,而使该些凸块212形成为方柱体。并且,每一接垫221可为条状,以分别对应于每一凸块212。在本实施例中,该浮突状基标213的顶面形状为四方形,并且该凹陷基标图案223的顶面形状也为可对应的四方形。因此,本实施例的该浮突状基标213可具有四个第一导滑斜壁214,而该凹陷基标图案223内也会具有四个对应的第一导滑斜壁224。其中,所谓的“四方形”是指正方形或矩形,其能够提供更便利的对位效果。
请参阅图5A与图5B所示,是依据本发明的第一具体实施例的一变化例的该覆晶封装构造的晶片与基板的局部俯视示意图。在一变化实施例中改变浮突状基标与凹陷基标图案的形状,该浮突状基标213a、213b的顶面形状可为条形,而位于该基板220上的该基标座222也具有可对应条形的该凹陷基标图案223a、223b。其中,所谓的“条形”是指具有两对相互平行的边且邻边不相等的形状。详细而言,该浮突状基标213a与该浮突状基标213b可为不同的排列方向,其中该浮突状基标213a的一长边是垂直于另一角落的该浮突状基标213b的一长边。并且,如图5B所示,该凹陷基标图案223a与该凹陷基标图案223b可分别位于与该浮突状基标213a与该浮突状基标213b对应的角落。因此,在翻转该晶片210进行对位,该浮突状基标213a可嵌埋于该凹陷基标图案223a,该浮突状基标213b可嵌埋于该凹陷基标图案223b,毋须考虑该晶片210对位设置于该基板220上的方向性,也能轻易地藉由该浮突状基标213与该基标座222达到精准的定位效果。
请参阅图6A与图6B所示,是依据本发明的第一具体实施例的一变化例的该覆晶封装构造的晶片与基板的局部俯视示意图。每一凸块212的顶面可为圆形,而形成为一圆柱体。而每一接垫221同样为圆形,以供对应凸块212的接合。在另一变化实施例中,该浮突状基标的顶面形状可为三角形与L形。具体而言,如图6A中,该浮突状基标213c的顶面形状为L形,并设置于该晶片210的主动面211的右上方角落,而该浮突状基标213d的顶面形状为三角形,设置于该晶片210的主动面211的左上方角落。如图6B中,呈L形的该凹陷基标图案223c是位于图中左方,而呈三角形的该凹陷基标图案223d是位于图中右方。在覆晶接合时翻转该晶片210进行对位,该浮突状基标213c可嵌埋于该凹陷基标图案223c,该浮突状基标213d可嵌埋于该凹陷基标图案223d。
依据本发明的第二具体实施例,另一种维持焊接定位的覆晶封装构造举例说明于图7的截面示意图与图8的元件截面示意图。其中与第一实施例相同的主要元件将以相同符号标示,不再详细赘述。
本发明不局限于MPS-C2产品,也可运用以焊球接合的覆晶封装构造。请参阅图7所示,是依据本发明的第二具体实施例的另一种维持焊接定位的覆晶封装构造的截面示意图。该维持焊接定位的覆晶封装构造300主要包含一晶片210与一基板220。该晶片210在其主动面211上设有多个凸块212与至少一浮突状基标213。该基板220具有多个接垫221与至少一基标座222,该基标座222具有一凹陷基标图案223,司机对应于该浮突状基标213,当该晶片210对位设置于该基板220上,该浮突状基标213是镶埋于该凹陷基标图案223内。在本实施例中,该些凸块212是选自于焊料凸块与焊球的其中之一,并藉由该些凸块212本身焊接至该些接垫221,以达成该晶片210与该基板220的电性连接关系。
请参阅图8所示,是依据本发明的第二具体实施例的在该覆晶封装构造的覆晶接合过程中对位前的元件截面示意图。在本实施例中,在覆晶接合过程的对位步骤中,该些接垫221可预先涂布有多个助焊剂350,以利于该些凸块212沾触至该些接垫221上的助焊剂350。该些凸块212在回焊时会熔化成球,进而焊接至该些接垫221。
在本较佳实施例中,该凹陷基标图案223可为半锥凹穴,而该浮突状基标213可具有对应的多个第二导滑斜壁314,以使该浮突状基标213具有一半锥形截面,以完全填满该凹陷基标图案223(如图7所示)。故该浮突状基标213与该凹陷基标图案223可具有彼此相互对应的形状,并藉由该些第二导滑斜壁314与该些第一导滑斜壁224的倾斜设计,更有利于该浮突状基标213滑入至该凹陷基标图案223,故能在覆晶接合的热压合步骤中(即回焊之前)达到自动固定晶片使其不偏斜位移的功效。并且,在该凹陷基标图案223内不需要胶填满也不会产生过大空隙。
在回焊的过程或之前的传输操作时,藉由该浮突状基标213与该基标座222的设置,当该浮突状基标213镶埋于该凹陷基标图案223内时,该浮突状基标213与该基标座222之间产生自动导滑至晶片定位的关系,便能使得该些凸块212准确地焊接于该些接垫221,不会有晶片位移的现象,更可免除上述因焊球彼此碰触或桥接焊连而造成的短路问题。此外,该浮突状基标213与该基标座222的嵌埋组合结构也能在对位与回焊时在该晶片210与该基板220之间维持一固定的覆晶间隙与水平度,以避免该些凸块212被挤压或拉扯而变形,而具有较佳的产品可靠度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种维持焊接定位的覆晶封装构造,其特征在于其包含:
一晶片,在其主动面上设有多个凸块与至少一浮突状基标;以及
一基板,具有多个接垫与至少一基标座,该基标座具有一凹陷基标图案,是对应于该浮突状基标,当该晶片对位设置于该基板上,该浮突状基标是镶埋于该凹陷基标图案内,以使该些凸块对准于该些接垫。
2.根据权利要求1所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的凹陷基标图案内设有多个第一导滑斜壁,以利于该浮突状基标的导滑定位。
3.根据权利要求2所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的凹陷基标图案为半锥凹穴,而该浮突状基标具有对应的多个第二导滑斜壁,以使该浮突状基标具有一半锥形截面,以完全填满该凹陷基标图案。
4.根据权利要求1所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的浮突状基标是位于该晶片的主动面的一角落。
5.根据权利要求1所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的浮突状基标与该基标座的嵌埋结合厚度不小于该些凸块的高度。
6.根据权利要求1至5中任一权利要求所述的维持焊接定位的覆晶封装构造,其特征在于另外包含有多个焊接剂,以焊接该些凸块至该些接垫。
7.根据权利要求6所述的维持焊接定位的覆晶封装构造,其特征在于其中该些凸块为不回焊变形的金属柱,以构成为金属柱焊接的晶片连接封装型态。
8.根据权利要求1至5中任一权利要求所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的浮突状基标是多个对称地相对于该些凸块位于该晶片的主动面周边。
9.根据权利要求1至5中任一权利要求所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的浮突状基标的顶面形状是选自于四方形、条形、三角形与L形的其中之一。
10.根据权利要求1至5中任一权利要求所述的维持焊接定位的覆晶封装构造,其特征在于其中所述的浮突状基标是与该些凸块具有相同的高度与材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010111335 CN102142402B (zh) | 2010-02-02 | 2010-02-02 | 维持焊接定位的覆晶封装构造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010111335 CN102142402B (zh) | 2010-02-02 | 2010-02-02 | 维持焊接定位的覆晶封装构造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102142402A true CN102142402A (zh) | 2011-08-03 |
CN102142402B CN102142402B (zh) | 2013-02-13 |
Family
ID=44409814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010111335 Expired - Fee Related CN102142402B (zh) | 2010-02-02 | 2010-02-02 | 维持焊接定位的覆晶封装构造 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102142402B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103247586A (zh) * | 2012-02-04 | 2013-08-14 | 隆达电子股份有限公司 | 芯片接合结构及芯片接合的方法 |
CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州)有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
CN104684274A (zh) * | 2015-03-06 | 2015-06-03 | 昆山意力电路世界有限公司 | 一种高密度超密节距焊接板及其加工工艺 |
CN105575953A (zh) * | 2015-12-31 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 运动器件的连接部件及其形成方法和运动器件 |
CN104037142B (zh) * | 2013-03-06 | 2017-04-12 | 台湾积体电路制造股份有限公司 | 封装对准结构及其形成方法 |
CN112038322A (zh) * | 2020-08-20 | 2020-12-04 | 武汉华星光电半导体显示技术有限公司 | 薄膜覆晶封装结构以及薄膜覆晶封装方法 |
CN113990830A (zh) * | 2021-12-29 | 2022-01-28 | 深圳市思坦科技有限公司 | 封装结构及用于制造封装结构的方法 |
CN116666363A (zh) * | 2023-08-01 | 2023-08-29 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI612862B (zh) * | 2016-09-22 | 2018-01-21 | Tong Hsing Electronic Industries Ltd | 具晶片定位結構的電子模組及其晶片安裝方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1397092A (zh) * | 2000-02-02 | 2003-02-12 | 康宁股份有限公司 | 用倾斜壁基座进行的被动对齐 |
JP2005311250A (ja) * | 2004-03-26 | 2005-11-04 | Optrex Corp | 半導体チップの実装構造 |
-
2010
- 2010-02-02 CN CN 201010111335 patent/CN102142402B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1397092A (zh) * | 2000-02-02 | 2003-02-12 | 康宁股份有限公司 | 用倾斜壁基座进行的被动对齐 |
JP2005311250A (ja) * | 2004-03-26 | 2005-11-04 | Optrex Corp | 半導体チップの実装構造 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103247586A (zh) * | 2012-02-04 | 2013-08-14 | 隆达电子股份有限公司 | 芯片接合结构及芯片接合的方法 |
CN104037142B (zh) * | 2013-03-06 | 2017-04-12 | 台湾积体电路制造股份有限公司 | 封装对准结构及其形成方法 |
US9627325B2 (en) | 2013-03-06 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package alignment structure and method of forming same |
CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州)有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
CN104684274A (zh) * | 2015-03-06 | 2015-06-03 | 昆山意力电路世界有限公司 | 一种高密度超密节距焊接板及其加工工艺 |
CN105575953A (zh) * | 2015-12-31 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 运动器件的连接部件及其形成方法和运动器件 |
CN105575953B (zh) * | 2015-12-31 | 2018-06-29 | 上海华虹宏力半导体制造有限公司 | 运动器件的连接部件及其形成方法和运动器件 |
CN112038322A (zh) * | 2020-08-20 | 2020-12-04 | 武汉华星光电半导体显示技术有限公司 | 薄膜覆晶封装结构以及薄膜覆晶封装方法 |
CN112038322B (zh) * | 2020-08-20 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 薄膜覆晶封装结构以及薄膜覆晶封装方法 |
CN113990830A (zh) * | 2021-12-29 | 2022-01-28 | 深圳市思坦科技有限公司 | 封装结构及用于制造封装结构的方法 |
CN116666363A (zh) * | 2023-08-01 | 2023-08-29 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
CN116666363B (zh) * | 2023-08-01 | 2023-09-19 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102142402B (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142402B (zh) | 维持焊接定位的覆晶封装构造 | |
JP4752586B2 (ja) | 半導体装置の製造方法 | |
JP6207190B2 (ja) | 半導体装置の製造方法 | |
KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
US20110215466A1 (en) | Flip chip package maintaining alignment during soldering | |
JP5187305B2 (ja) | メモリカードおよびその製造方法 | |
US9449949B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
TW201535541A (zh) | 半導體裝置之製造方法及半導體裝置 | |
CN101853835B (zh) | 倒装芯片封装的制造方法 | |
CN104112715A (zh) | 半导体装置及其制造方法 | |
CN101752268B (zh) | 集成电路的制造方法 | |
US20160079195A1 (en) | Semiconductor device | |
WO2018126545A1 (zh) | 一种高可靠性电子封装结构、电路板及设备 | |
WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
US11552039B2 (en) | Embedded packaging module and manufacturing method for the same | |
US10217676B2 (en) | Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps | |
CN105390471A (zh) | 扇出晶圆级封装结构 | |
CN108598046B (zh) | 芯片的封装结构及其封装方法 | |
JP4829853B2 (ja) | 半導体pop装置 | |
TWI480992B (zh) | 維持焊接定位之覆晶封裝構造 | |
JP2010147225A (ja) | 半導体装置及びその製造方法 | |
CN105304507A (zh) | 扇出晶圆级封装方法 | |
KR20160017381A (ko) | 반도체 패키지 및 그 제조 방법 | |
US8703533B2 (en) | Semiconductor package and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130213 Termination date: 20210202 |