CN102130286A - 发光二极管芯片、制法及封装方法 - Google Patents

发光二极管芯片、制法及封装方法 Download PDF

Info

Publication number
CN102130286A
CN102130286A CN2011100352492A CN201110035249A CN102130286A CN 102130286 A CN102130286 A CN 102130286A CN 2011100352492 A CN2011100352492 A CN 2011100352492A CN 201110035249 A CN201110035249 A CN 201110035249A CN 102130286 A CN102130286 A CN 102130286A
Authority
CN
China
Prior art keywords
reflector
emitting diode
groove
light
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100352492A
Other languages
English (en)
Other versions
CN102130286B (zh
Inventor
高志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Opto Technology Changzhou Co Ltd
Lite On Technology Corp
Original Assignee
Silitek Electronic Guangzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silitek Electronic Guangzhou Co Ltd, Lite On Technology Corp filed Critical Silitek Electronic Guangzhou Co Ltd
Priority to CN2011100352492A priority Critical patent/CN102130286B/zh
Publication of CN102130286A publication Critical patent/CN102130286A/zh
Application granted granted Critical
Publication of CN102130286B publication Critical patent/CN102130286B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种用于发光二极管封装的反射杯，包含：一封装载板，其上表面具有一凹槽；一金属层，位于凹槽内除邻近凹槽开口处的剩余部分，使得形成的反射杯不会超出凹槽开口；及该反射杯的制法及采用上述反射杯制法的发光二极管芯片的封装方法，所述封装方法不仅能够节省制程时间，增进生产效率，还能缩小封装结构的体积。

Description

发光二极管芯片、制法及封装方法
本申请是申请日为2009年2月19日、申请号为200910037346.8、发明创造名称为“发光二极管芯片、制法及封装方法”的申请的分案申请。
技术领域
本发明是有关于一种发光二极管芯片、其制法及封装方法，特别是指一种封装体积小且制程速度快的发光二极管芯片、其制法及封装方法。
背景技术
如图1所示，习知发光二极管芯片91通常藉由打线方式与载板92上的外部电极93电连接。由于打线制程需要占用载板92较大的空间，而且打线过程是用机器一条一条的连接，制程效率极低，不利于***封装(system in package)或晶圆级封装(wafer level package)。
为了改善打线制程的缺点，目前常见的方式是利用覆晶(flip-chip)的方式作电性连结，以省去打线制程。但是覆晶制程需在单颗芯片上植大量金球，过程耗时，也影响封装效率。除了覆晶方式之外，另有一些不需打线的封装方式，例如翻转芯片将位于芯片表面的电极直接与载板上的电极黏着而不使用金球，如此方式则需使芯片表面的电极等高，且具有极佳的平整度，制作精度要求较高，相对使制程难度较高。另一种方式是调整芯片结构，使芯片电极由芯片表面延伸至芯片底面，例如日本专利公开案JP2008-130875所揭示的芯片制造方法，如图2及图3所示，是在芯片94上开孔941，镀上导电层95，使导电层95通过开孔941将芯片94表面的电极96与芯片94底面的电极97连接，而使芯片94电极97可位于其底面处。但是JP2008-130875案中，其界定开孔941的壁面为垂直的壁面，在镀制导电层时，会有阶梯覆盖性不良的缺点，容易导致导电层不均匀而影响导电性。
发明内容
为了解决前述的问题，本发明利用在发光二极管芯片两侧形成倾斜侧壁，藉由倾斜侧壁产生的斜面，可使导电层容易在斜面上均匀沉积，以避免阶梯覆盖性不良的缺点，并藉由斜面上的导电层，将发光二极管芯片表面的电极延伸至芯片的基板两侧或是基板的底面，有利于后续的封装制程，更甚者，不需使用到打线，可减小封装结构的体积。
进一步地，本发明亦提供利用半导体制程技术的反射杯的制法及发光二极管的封装方法，可应用于***封装或晶圆级封装。本发明反射杯的制法仅需利用一次光罩制程即可完成具有反射层的凹槽结构，相较于习知制程需要两道光罩制程，能够减少制程时间及制作成本。而本发明提供的封装方法不需要打线制程即可与封装载板的导线形成电连接，不仅能够节省制程时间，增进生产效率，还能缩小封装结构的体积。
更进一步地，本发明还提供一种能够将发光二极管芯片的电极延伸至封装载板的底面之封装方法，且不需在反射杯中开孔，以避免破坏密封芯片的效果，可解决一般由反射杯底部开孔以将电极延伸至封装载板底部所导致芯片容易受潮以及封装结构的结构脆弱的问题，而其所制成的封装结构可直接设置于一应用产品的电路板，不需使用打线制程，除可减少因断线造成的不良率，提升封装可靠度，还可使下游应用端的组装程序更加简便。
本发明所提供的发光二极管芯片，藉由斜面单元使连接电极之导电层延伸至基板倾斜壁或底面，可将发光二极管芯片固设于封装载板中直接形成电连接，或利用金属化制程制作延伸导电层形成电连接，由于不需要打线制程，有助于晶圆级封装或***封装，而能节省一一打线的封装时间，以及节省打线所占用的空间以缩小体积，对于整合其它光电组件具有小型化优势，且与其它LED技术整合，例如奈米晶体制程的整合，也较为弹性。此外，本发明所提供的发光二极管芯片的制法，藉由形成倾斜侧壁及基板倾斜壁，以在其斜面上利用金属化制程沉积导电层，相较于在垂直面上沉积导电层容易控制，故能提升制程良率，降低制造成本。
本发明所提供的用于发光二极管封装之反射杯的制法，藉由部分凸伸于凹槽中之保护层的屏蔽，使被覆于凹槽的金层层未超出凹槽开口，而能省去一道光罩制程，以降低制程时间及成本。
本发明提供之发光二极管的封装方法，可在同一封装载板上完成多数个发光二极管芯片的封装，亦可不需要打线制程，故更能适用于晶圆级封装或***封装，依据不同的发光二极管芯片结构可选择适用的方法步骤，将连接芯片电极的导电层延伸出反射杯外，进一步地，还能由反射杯外延伸至封装载板底面，以维持芯片密封的完整性，使本发明之封装方法不仅能够节省封装制程时间及缩小封装结构的体积，还能方便下游应用端的组装程序。
附图说明
接下来参照附图及相关实施例对本发明作详细的说明和描述：
图1是一示意图，说明一习知的发光二极管芯片；
图2是一俯视图，说明日本专利公开案JP2008-130875所揭示的一发光二极管芯片；
图3是图2的截面图；
图4(a)～图4(f)是说明本发明发光二极管芯片的制法之实施例1的实施步骤流程图；
图5是图4(f)的俯视图，说明实施例1的二电极单元的位置；
图6是一示意图，说明本发明发光二极管芯片之实施例1；
图7(a)～图7(g)是说明本发明发光二极管封装方法之实施例1的实施步骤流程图；
图8是接续图4(a)～图4(f)的流程图，说明本发明发光二极管芯片的制法之实施例2的实施步骤；
图9是一示意图，说明本发明发光二极管芯片之实施例2；
图10(a)～图10(c)是接续图7(a)～图7(d)的流程图，说明本发明发光二极管封装方法之实施例2的实施步骤；
图11(a)～图11(f)是说明本发明发光二极管封装方法之实施例3的实施步骤流程图；
图12(a)～图12(b)是接续图11(a)～图11(d)的流程图，说明本发明发光二极管封装方法之实施例4的实施步骤；
图13(a)～图13(h)是说明本发明发光二极管封装方法之实施例5的实施步骤流程图；
图14是图13(h)的俯视图，说明实施例5的上导电层的位置；及
图15是一示意图，说明实施例5之发光二极管芯片的另一封装态样。
具体实施方式
有关本发明之前述及其它技术内容、特点与功效，在以下配合参考图式之五个较佳实施例的详细说明中，将可清楚的呈现。
在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的组件是以相同的编号来表示。
实施例1
发光二极管芯片的制作
参阅图4(a)～图4(f)，说明本发明发光二极管芯片的制法之实施例1的实施步骤流程图。其实施步骤包含：
如图4(a)所示，取一已完成磊晶结构的母片10，母片10包括一基板11及一形成于基板11上的磊晶层单元12。磊晶层单元12包括一形成于基板11上的第一型半导体层121、一形成于第一型半导体层121上的发光层122及一形成于发光层122上的第二型半导体层123。在本实施例中，基板11为蓝宝石(sapphire)材质，厚度约350μm；第一型半导体层121为n型氮化镓(n-GaN)，第二型半导体层123为p型氮化镓(p-GaN)。
利用半导体制程技术的图案化制程在母片10上定义出复数个预定形成一芯片的位置及预定形成两芯片之间的凹槽的位置(图未示出)。以下步骤要说明如何利用蚀刻及金属化制程形成各芯片的侧壁及电极单元，为方便说明起见，图式中仅示出两个相邻芯片之间的实施过程。如图4(b)所示，在预定形成凹槽21的位置利用蚀刻制程由第二型半导体层123蚀刻至部分第一型半导体层121，使第一型半导体层121裸露，而形成一开口往外扩张的凹槽21，也就是说在各芯片1之一侧形成由第二型半导体层123侧往下延伸至部分第一型半导体层121侧的一第一斜面131。如图4(c)所示，再于介于两芯片1中间之凹槽21底部，即第一型半导体层121的部分裸露表面，定义一第二凹槽22的位置，然后蚀刻第一型半导体层121至基板11表面形成一开口往外扩张的第二凹槽22，而使基板11的部分表面裸露，藉此在各芯片1之一侧形成位于第一型半导体层121侧边并相邻基板11的一第二斜面132及一连接于第一斜面131与第二斜面132的平台133，而第一斜面131、第二斜面132及平台133即形成磊晶层单元12之一往下并往外倾斜的倾斜侧壁13。各芯片1之磊晶层单元12的另一侧亦由另一组凹槽21及第二凹槽22形成一往下并往外倾斜的倾斜侧壁13。前述蚀刻制程可利用干式蚀刻或湿式蚀刻，可依据磊晶层单元12的材质选用适当的蚀刻方式，此为本发明领域的公知技术，于此不再赘述。值得注意的是，前述形成凹槽21与第二凹槽22的实施步骤仅为实施方式的一种，其亦可利用不同光阻厚度或半色调网点(halftone)制程同时定义出凹槽21与第二凹槽22的位置，并可利用一次蚀刻步骤或两次蚀刻步骤形成凹槽21与第二凹槽22，不以本实施例为限。
如图4(d)所示，在第二凹槽22底部，即裸露的基板11表面，蚀刻形成一开口往外扩张的基板凹槽23，藉此于基板凹槽23两侧的芯片1分别形成一与其相邻的倾斜侧壁13同向倾斜的基板倾斜壁14。同样地，各芯片1的基板11之另一侧同时形成另一基板凹槽23，并形成另一与其相邻的倾斜侧壁13同向倾斜的基板倾斜壁14。此处蚀刻制程同样可利用干式蚀刻或湿式蚀刻，在本实施例中，是利用湿式蚀刻方式，以磷酸与水混合并加热作为蚀刻液蚀刻基板11，使基板倾斜壁14的倾斜角约介于40～60度。
如图4(e)所示，利用金属化制程，于各芯片1上形成二电极单元，分别为一与第一型半导体层121形成电连接之第一电极单元151，及一与第二型半导体层123形成电连接之第二电极单元152。第一电极单元151包括一设于其中一倾斜侧壁13之平台133表面之电极1511，及一由电极1511沿相邻的第二斜面132延伸至基板倾斜壁14上的导电层1512。第二电极单元152包括一设于第二型半导体层123表面之电极1521，及一由电极1521沿另一倾斜侧壁13延伸至基板倾斜壁14上的导电层1522。而且第二电极单元152的导电层1522与对应的倾斜侧壁13之间先形成有一绝缘层153，以避免第一电极单元151与第二电极单元152短路。第一电极单元151与第二电极单元152在芯片1上的分布可配合参阅图5的俯视图。在形成电极1521前，亦可在第二型半导体层123表面被覆透明电极，如氧化铟锡(ITO)膜(图未示出)以增加导电均匀性。
如图4(f)所示，研磨位于磊晶层单元12相反侧的基板11之底面111，将各基板凹槽23磨穿，使各基板倾斜壁14上的导电层1512、1522露出底面111。在本实施中，研磨后的基板11厚度约为50～100μm。之后，切割母片10以形成多数个独立的芯片1。
发光二极管芯片
如图6所示，前述步骤制得之芯片1为本发明发光二极管芯片之实施例1，包含：一基板11、一磊晶层单元12、二斜面单元16及二电极单元151、152。基板11具有一表面112及一底面111。磊晶层单元12位于基板11的表面112，并包括一第一型半导体层121、一发光层122及一第二型半导体层123，第一型半导体层121位于基板11表面112，且发光层122位于第一型半导体层121与第二型半导体层123之间。二斜面单元16分别位于两对侧边，各斜面单元16系由磊晶层单元12朝基板11的底面111方向往下并往外倾斜，各包括位于磊晶层单元12之一倾斜侧壁13，及位于基板11之一基板倾斜壁14。各倾斜侧壁13还包括一由第二型半导体层123侧往下延伸至部分第一型半导体层121侧的第一斜面131及一相邻基板11的第二斜面132，而第一斜面131与第二斜面132之间由一平台133相连接。二电极单元151、152分别为一与第一型半导体层121电性连接之第一电极单元151，以及一与第二型半导体层123电性连接之第二电极单元152。第一电极单元151包括一设于其中一倾斜侧壁13之平台133表面的电极1511及及一由电极1511沿相邻的第二斜面132延伸至基板倾斜壁14上的导电层1512。第二电极单元152包括一设于第二型半导体层123表面之电极1521，及一由电极1521沿另一倾斜侧壁13延伸至基板倾斜壁14上的导电层1522。而且第二电极单元152的导电层1522与对应的倾斜侧壁13之间还设有一绝缘层153。此外，基板11亦可为具导电性之基板，若基板具有导电性时，需在基板倾斜壁上设绝缘层。在本实施例中，基板倾斜壁14之倾斜角约介于40-60度，有利于封装时再封装载板上镀制延伸导电层与导电层1512、1522相连接，有关发光二极管芯片1的封装方式，将于下文中说明。
发光二极管的封装
图7(a)～(g)说明本发明发光二极管的封装方法之实施例1的实施流程，其中图7(a)～图7(d)还说明本发明之反射杯的制法。如图7(a)所示，在一封装载板3上形成一保护层31，再图案化保护层31，以形成一贯穿保护层31之穿孔311。在本实施例中，封装载板3材质为硅，保护层31材质为SiNx。封装载板3亦可为其它不导电材质，例如氮化铝或氧化铝等陶瓷材料。保护层31材质也可为SiOx、SiNx/SiOx、或金属(例如Ni、Au)等，保护层31的形成方法可依据其材质选用，例如非金属材质可用气相沉积法(CVD)、或高湿高温炉制程，金属材质可用电镀、溅镀或蒸镀等方式。
如图7(b)所示，利用蚀刻液通过穿孔311蚀刻封装载板3，形成一开口321大于穿孔311之凹槽32，使相邻穿孔311之部分保护层31凸伸于凹槽32中。在本实施例中，蚀刻液为KOH溶液，浓度30vol％之KOH溶液于80℃或浓度45vol％之KOH溶液于85℃条件下，蚀刻速率约为1μm/min。蚀刻液的选用可依据实际需求调整，不以本实施例为限。
如图7(c)所示，于保护层31及凹槽32上形成一金属层33、34，且藉由部分凸伸于凹槽32中之保护层31的屏蔽，使凹槽32相邻保护层31处(邻近开口321处)未被覆金属层34。金属层33、34可藉由溅镀或蒸镀方式沉积，材质可为Ti/Al、Ti/Ni/Ag或其它可用以反射光线的一般常见的反射层材质。如图7(d)所示，移除保护层31及位于保护层31上的金属层33，剩下在凹槽32中的金属层34，即形成一位于凹槽32中的反射杯34。藉由前述步骤形成的反射杯34只有在图案化保护层31时需用到一道光罩制程以定义穿孔311位置，再利用保护层31的屏蔽，使得邻近凹槽32开口321处没有沉积金属层34，所以反射杯34不会超出凹槽32开口321，而能省去定义反射杯34开口区域以避免超出凹槽32开口321的光罩制程。
如图7(e)所示，取前述制得的一发光二极管芯片1固设于反射杯34中。更进一步的说，发光二极管芯片1系利用一固晶胶38固定于反射杯34内，在本实施例中，固晶胶38为绝缘材质，使得第一电极单元151的导电层1512与第二电极单元152的导电层1522与反射杯34电性分离。
再如图7(f)所示，以金属化制程形成二延伸导电层35，各延伸导电层35分别连接发光二极管芯片1之第一电极单元151的导电层1512与第二电极单元152的导电层1522，且由基板倾斜壁14处连接，当然亦可由倾斜侧壁13处连接，使第一电极单元151与第二电极单元152藉由各延伸导电层35延伸出反射杯34外的封装载板3上，在本实施例中，由于反射杯34与封装载板3均为导电体，所以在形成延伸导电层35之前，需先在反射杯34及封装载板3上预定形成延伸导电层35的位置形成一绝缘层36，以避免延伸导电层35与反射杯34及封装载板3接触。如图7(g)所示，于反射杯34中填充透光胶材37，以密封发光二极管芯片1。透光胶材37可含有荧光粉或不含荧光粉，视使用需求而定。
虽然本实施例中发光二极管芯片1是设置在反射杯34中，但是前述形成延伸导电层35的实施步骤也可适用于一般载板，或是一般反射杯。
实施例2
发光二极管芯片的制作
本发明发光二极管芯片的制法之实施例2的实施步骤与实施例1大致相同，可配合参阅图4(a)～图4(f)，其差异之处在于，如图8所示，在研磨基板11’的底面111’以露出各基板倾斜壁14’的导电层1512’、1522’后，实施例2利用金属化制程在底面111’形成二分别与各基板倾斜壁14’的导电层1512’、1522’连接的导电层1513’、1523’，使第一、第二电极单元151’、152’的导电层1512’、1513’、1522’、1523’延伸至基板11’底面111’。此外，在该金属化制程步骤前，亦可进一步地包含将底面111’抛光以提供一较平坦与光滑表面的步骤。之后，切割母片10’上的各芯片1’以形成多数个独立的芯片1’。
发光二极管芯片
如图9所示，前述步骤制得之芯片1’为本发明发光二极管芯片之实施例2，与实施例1大致相同，其所差异之处在于，实施例2的第一电极单元151’含包括一延伸于基板11’底面111’的导电层1513’，且第二电极单元152’含包括一延伸于基板11’底面111’的导电层1523’。
发光二极管的封装
图10(a)～(c)说明本发明发光二极管的封装方法之实施例2的实施流程，用以封装前述之发光二极管芯片1’。
如图10(a)所示，先于反射杯34’中定义预定设置发光二极管芯片1’底面111’之二导电层1513’、1523’的位置(图未标号)，并利用金属化制程形成二延伸导电层35’，使各延伸导电层35’分别由各导电层1513’、1523’之预定位置延伸至反射杯34’外的封装载板3’上。在本实施例中，形成反射杯34’的实施步骤与实施例1相同，可参阅图7(a)～图7(d)。由于反射杯34’与封装载板3’均为导电体，所以在形成延伸导电层35’之前，需先在反射杯34’及封装载板3’上预定形成延伸导电层35’的位置形成一绝缘层36’，以避免延伸导电层35’与反射杯34’及封装载板3’接触。
如图10(b)所示，将一发光二极管芯片1’固设于反射杯34’中，并使二导电层1513’、1523’分别与相对应之各延伸导电层35’电连接。
如图10(c)所示，于反射杯34’中填充透光胶材37’，以密封发光二极管芯片1’。透光胶材37’可含有荧光粉或不含荧光粉，视使用需求而定。
虽然本实施例中发光二极管芯片1’是设置在反射杯34’中，但是前述形成延伸导电层35’再与发光二极管芯片1’相接的实施步骤也可适用于一般载板，或是一般反射杯。
实施例3
图11(a)～图11(f)说明本发明发光二极管封装方法的实施例3。
如图11(a)所示，先分别在一封装载板41的正面411及背面412被覆一保护层42，再图案化保护层42形成复数穿孔421、422，以定义预订设置反射杯的凹槽位置421，及分别位于凹槽位置421两侧预定设置穿槽44(参阅图11(b))的穿槽位置422。位于正面411与背面412的穿槽位置422上下相对应。如图11(b)所示，再利用蚀刻液蚀刻封装载板41，通过保护层42的穿孔421在封装载板41正面411形成一预定设置反射杯471(参阅图11(c))的凹槽43，使凹槽43的开口431大于穿孔421，并且通过各穿孔422由封装载板41的正面411及背面412相对蚀刻而形成二分别邻近凹槽43的穿槽44。藉由每一穿槽44形成其相邻两封装结构4的侧壁45，且各侧壁45具有一由封装载板41正面411往中间外倾的上倾斜面451及一由封装载板41背面412往中间外倾的下倾斜面452。在本实施例中，封装载板41的材质为硅，保护层42的材质及蚀刻方式可参照实施例1，于此不再重述。
如图11(c)所示，再由封装载板41正面411沉积一金属层47，使凹槽43及各穿槽44的上倾斜面451被覆金属层47，其中凹槽43与保护层42相邻处未被覆金属层47，而于凹槽43内形成一反射杯471。
如图11(d)所示，移除封装载板41正面411与背面412的保护层42，由于本实施例之封装载板41具有导电性，移除保护层42后，由封装载板41的正面411与背面412沉积绝缘层46。
如图11(e)所示，利用金属化制程在封装载板41的背面412形成具有预定图案的导电层48，包括二分别由封装载板41背面412延伸至各下倾斜面452的下导电层481，及一位于封装载板41背面412的传导区482，传导区482可供与外部散热装置(图未示出)导接。或者，导电层48亦可由lift-off制程制作。
如图11(f)所示，取如实施例1所述的发光二极管芯片1固设于反射杯471中，配合参阅图7(e)～图7(g)所述的步骤，本实施例3进一步使实施例1中的延伸导电层35延伸至各上倾斜面451形成二上导电层483，各上导电层483分别与相对应的各下导电层481相连接且分别与第一电极单元151及第二电极单元152电连接，使第一、第二电极单元151、152可延伸至封装载板41的背面412。再于反射杯471中填充一透光胶材49将发光二极管芯片1密封，以形成一封装结构4。透光胶材49可视需求含有荧光粉或不含荧光粉。前述实施步骤可在同一封装载板41上完成多数个封装结构4，经由切割后可制得多数个独立的封装结构4，各独立的封装结构4可直接设置于一应用产品的电路板(图未示出)，不需使用打线制程，而方便下游应用端的组装程序。
实施例3的封装方式利用在反射杯471外部的穿槽44，使上导电层483与下导电层481相连接，可避免破坏发光二极管芯片1的密封性，而且上导电层483与下导电层481分别形成在上倾斜面451与下倾斜面452，藉由斜面可使金属层容易沉积，而能提升制程良率。
实施例4
实施例4系封装发光二极管芯片1’(参阅图9)的另一实施方式，其实施步骤部分与实施例3的实施步骤相同，参阅图11(a)～图11(d)。接着参阅图12(a)，利用金属化制程在封装载板41的背面412形成具有预定图案的导电层48，包括二分别由封装载板41背面412延伸至各下倾斜面452的下导电层481，及一位于封装载板41背面412的传导区482，传导区482可供与外部散热装置(图未示出)导接。并且于反射杯471中定义预定设置发光二极管芯片1’底面之第一、第二电极单元151’、152’的导电层1513’、1523’之位置，再利用金属化制程形成二上导电层483’，使各上导电层483’分别由第一、第二电极单元151’、152’之预定位置(图未标号)延伸至各上倾斜面451，而与各下导电层481相连接。同样地，导电层48及上电导电层483’亦可利用lift-off制程制作。
参阅图12(b)，固设发光二极管芯片1’于反射杯471中，并使二导电层1513’、1523’分别与相对应之各上导电层483’电连接，亦即，使各上导电层483’分别与相对应之第一、第二电极单元151’、152’电连接。再于反射杯471中填充透光胶材49，以密封发光二极管芯片1’。透光胶材49可含有荧光粉或不含荧光粉，视使用需求而定。
实施例5
图13(a)～图13(h)说明本发明发光二极管封装方法的实施例5的实施步骤。实施例5的实施步骤可用于封装一般电极位于正面的发光二极管芯片5。
参阅图13(a)及图13(b)，其实施步骤与实施例3的图11(a)与图11(b)大致相同，在封装载板41上形成一凹槽43与二穿槽44，惟，保护层42与封装基板41之间还有一绝缘层46。
参阅图13(c)，将凹槽43及穿槽44的裸露表面氧化形成氧化层以作为绝缘层46’。
参阅图13(d)，再由封装载板41正面411沉积一金属层47，使凹槽43及各穿槽44的上倾斜面451被覆金属层47，其中凹槽43与保护层42相邻处未被覆金属层47，而于凹槽43内形成一反射杯471。
参阅图13(e)，移除封装载板41正面411与背面412的保护层42，并利用金属化制程在封装载板41的背面412形成具有预定图案的导电层48，包括二分别由封装载板41背面412延伸至各下倾斜面452的下导电层481，及一位于封装载板41背面412的传导区482，传导区482可供与外部散热装置(图未示出)导接。
参阅图13(f)，将一发光二极管芯片5固设在反射杯471中，设置二导电块51于该发光二极管芯片5的二电极上(图未标号)，其中在发光二极管芯片5的各电极上分别设置一导电块51，使该等导电块51凸出反射杯471外。在本实施例中，各导电块51为高度约50～100μm之金球。虽然本实施例是先固设发光二极管芯片5再设置导电块51，但是也可以先设置导电块51后，再将发光二极管芯片5固设于反射杯471中，但结合该二导电块51之该发光二极管芯片5之整体高度需高出该反射杯471深度。
如图13(g)所示，于反射杯471中填充透光胶材49以密封发光二极管芯片5。透光胶材49可视需求含有荧光粉或不含荧光粉。
如图13(h)所示，待透光胶材49固化后研磨其表面，并使该等导电块51部分裸露于透光胶材49表面。也就是说，该等导电块51之裸露表面的位置高于反射杯471开口的位置。配合参阅图14，再以金属化制程形成分别连接各导电块51并延伸至上倾斜面451的二上导电层483”，使各上导电层483”分别与各电极电连接，且各上导电层483”分别与相对应的下导电层481连接。之后步骤与实施例3相同，经由切割可行成多数个独立的封装结构4’。
前述图13(f)～图13(h)所示的步骤亦可适用一般的反射杯。如图15所示，当反射杯61设在一般封装载板6时，前述二上导电层483”即为延伸出反射杯61开口外的封装载板6表面之延伸导电层62，延伸导电层62可供与外部电极(图未示出)电连接。
归纳上述，本发明所提供的发光二极管芯片1、1’的制法，其系藉由形成倾斜侧壁13及基板倾斜壁14，以在其斜面上利用金属化制程沉积导电层1512、1512’，相较于在垂直面上沉积导电层容易控制，故能提升制程良率，降低制造成本。
此外，本发明所提供的发光二极管芯片1、1’，藉由斜面单元16、16’使连接电极1511、1521、1511’、1521’之导电层1512、1522、1512’、1522’延伸至基板倾斜壁14，拉近导电层1512、1522、1512’、1522’与提供外部电性连接之延伸导电层35、35’间距离，减少断线的可能。
更进一步的说，本发明之发光二极管芯片1，藉由斜面单元16使连接电极1511、1521之导电层1512、1522延伸至基板倾斜壁14，而发光二极管芯片1’之导电层1513’、1523’延伸至基板11’底面111’，再利用金属化制程制作延伸导电层35、35’与发光二极管芯片1、1’形成电连接，则不需要打线制程，适用于晶圆级封装或***封装，而能节省一一打线的封装时间，以及节省打线所占用的空间以缩小体积，对于整合其它光电组件具有小型化优势，且与其它LED技术整合，例如奈米晶体制程的整合，也较为弹性。
由实施例1～实施例5所述的实施步骤可知，本发明提供之发光二极管的封装方法不需要打线制程，能适用于晶圆级封装或***封装，依据不同的发光二极管芯片1、1’、5结构可选择适用的方法步骤。进一步地，如实施例3～实施例5所述，还能形成可直接设置于一应用产品的电路板之封装结构4、4’，不需使用打线制程，不仅能够节省封装制程时间及缩小封装结构4、4’的体积，还能方便下游应用端的组装程序。
此外，如图7(a)-7(d)、10(a)、11(a)-11(e)、12(a)与13(a)-13(e)所示之封装方法、封装载板架构与反射杯架构，并不限定仅适用于本发明所揭露之发光二极管芯片1、1’，亦可应用于一般发光二极管芯片。
惟以上所述者，仅为本发明之较佳实施例而已，当不能以此限定本发明实施之范围，即大凡依本发明申请专利范围及发明说明内容所作之简单的等效变化与修饰，皆仍属本发明专利涵盖之范围内。

Claims (14)

1.一种用于发光二极管封装的反射杯，包含：
一封装载板，其上表面具有一凹槽；及
一金属层，位于凹槽内除邻近凹槽开口处的剩余部分，使得形成的反射杯不会超出凹槽开口。
2.一种用于发光二极管封装之反射杯的制法，利用半导体制程制作，步骤包含：
形成一保护层于一封装载板上；
图案化该保护层，以形成一贯穿该保护层之穿孔；
蚀刻该封装载板，形成一开口大于该穿孔之凹槽，使相邻该穿孔之部分该保护层凸伸于该凹槽中；
形成一金属层于该保护层及该凹槽上，其中该凹槽与该保护层相邻处未被覆金属层；及
移除该保护层及位于该保护层上的金属层，形成一位于该凹槽中的反射杯。
3.一种发光二极管的封装方法，步骤包含：
固设一发光二极管芯片于如权利要求1所述的一反射杯中；
形成二延伸导电层，该二延伸导电层分别电连接该发光二极管芯片之二电极单元，使该二电极单元藉由各该延伸导电层延伸出该反射杯外的封装载体上；及
填充透光胶材于该反射杯中，以密封该发光二极管芯片。
4.依据权利要求3所述的发光二极管芯片的封装方法，其特征在于，该电极单元包含一电极及一导电层，该导电层由该电极延伸至发光二极管芯片之基板的底面，并与相对应之该延伸导电层电连接。
5.依据权利要求3所述的发光二极管的封装方法，其特征在于形成该二延伸导电层步骤前，先形成一绝缘层在该反射杯上，对应该二延伸导电层之位置。
6.依据权利要求3所述的发光二极管芯片的封装方法，其特征在于该发光二极管芯片利用一固晶胶固定于反射杯内。
7.依据权利要求4-6其中之一项所述的发光二极管芯片的封装方法，其特征在于，该发光二极管芯片所提供的基板为蓝宝石基板。
8.一种发光二极管的封装方法，利用半导体制程制作，步骤包含：
提供一封装载板；
形成一凹槽及二分别邻近该凹槽的穿槽于该封装载板，其中，各该穿槽的侧壁具有一由该封装载板正面往中间外倾的上倾斜面及一由该封装载板背面往中间外倾的下倾斜面；
形成一如权利要求1所述的反射杯于该凹槽中；
固设一发光二极管芯片在该反射杯中；
形成二分别由该封装载板背面延伸至各该下倾斜面的下导电层；
形成延伸至各该上倾斜面，而与各该下导电层相连接之二上导电层；
电性连接各该上导电层与该发光二极管芯片之二电极单元；及
填充透光胶材于该反射杯中将该发光二极管芯片密封。
9.依据权利要求8所述的发光二极管的封装方法，其特征在于，该电极单元包含一电极及一导电层，该导电层由该电极延伸至该基板的底面，并与相对应之该上导电层电连接。
10.依据权利要求9所述的发光二极管的封装方法，其特征在于各该上导电层与该发光二极管芯片之二电极单元电性连接步骤更包含：
分别设置一导电块于各该电极上并使各该导电块凸出该反射杯外；
填充该透光胶材于该反射杯中以密封该发光二极管芯片；
固化该透光胶材；
研磨该透光胶材表面，使该等导电块裸露于该透光胶材表面，以提供与各该上导电层电性连接处。
11.依据权利要求8或9所述的发光二极管的封装方法，其特征在于形成该反射杯与该二穿槽的步骤为：
形成一保护层在该封装载板的正面及背面；
形成复数个贯穿各该保护层之穿孔，以定义该凹槽及该二穿槽的位置；蚀刻该封装载板形成该凹槽及该二穿槽，其中该凹槽之开口大于其对应之穿孔，使部分该保护层凸伸于该凹槽中；
沉积一金属层于该封装载板正面，其中该凹槽与该保护层相邻处未被覆金属层；及
移除正面与背面之该保护层，并形成位于该凹槽中的该反射杯。
12.依据权利要求8所述的发光二极管的封装方法，其特征在于形成该反射杯之步骤后，还包含形成一绝缘层的步骤，以使该封装载板背面的该二下导电层及该二上导电层对应形成于该绝缘层上。
13.一种发光二极管的封装方法，步骤包含：
固设一发光二极管芯片在一如权利要求1所述的反射杯中；
设置二导电块于该发光二极管芯片的二电极上，使该二导电块可凸出该反射杯外；
填充透光胶材于该反射杯中以密封该发光二极管芯片；
固化该透光胶材；
研磨该透光胶材表面，使该等导电块裸露于该透光胶材表面；及形成二导电层，分别连接各该导电块并延伸出该反射杯开口外以供与外部电极电连接。
14.一种发光二极管的封装结构，包含：
一如权利要求1所述的反射杯；
一发光二极管芯片，固设于该反射杯中，并具有二电极；
二导电块，分别设于各该电极上；
一透光胶材，设于该反射杯中并覆盖该发光二极管芯片及各该导电块之一部份；及
二导电层，分别连接各该导电块并延伸出该反射杯开口外以供与外部电极电连接；
其中，各该导电块部分裸露出该透光胶材表面，且各该导电块裸露表面的位置高于该反射杯开口位置。
CN2011100352492A 2009-02-19 2009-02-19 发光二极管的封装结构及封装方法 Expired - Fee Related CN102130286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100352492A CN102130286B (zh) 2009-02-19 2009-02-19 发光二极管的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100352492A CN102130286B (zh) 2009-02-19 2009-02-19 发光二极管的封装结构及封装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910037346.8A Division CN101515621B (zh) 2009-02-19 2009-02-19 发光二极管芯片、制法及封装方法

Publications (2)

Publication Number Publication Date
CN102130286A true CN102130286A (zh) 2011-07-20
CN102130286B CN102130286B (zh) 2013-03-20

Family

ID=44268252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100352492A Expired - Fee Related CN102130286B (zh) 2009-02-19 2009-02-19 发光二极管的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN102130286B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058000A (zh) * 2011-09-16 2016-10-26 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN106299072A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管芯片
CN109638141A (zh) * 2018-12-20 2019-04-16 周伯平 一种贴片类led灯珠发光面表面处理工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269703A (ja) * 2005-03-24 2006-10-05 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法
JP2006295018A (ja) * 2005-04-14 2006-10-26 Ngk Spark Plug Co Ltd 配線基板
EP1890342A1 (en) * 2005-06-07 2008-02-20 Fujikura Ltd. Substrate for light-emitting device mounting and light-emitting device module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269703A (ja) * 2005-03-24 2006-10-05 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法
JP2006295018A (ja) * 2005-04-14 2006-10-26 Ngk Spark Plug Co Ltd 配線基板
EP1890342A1 (en) * 2005-06-07 2008-02-20 Fujikura Ltd. Substrate for light-emitting device mounting and light-emitting device module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058000A (zh) * 2011-09-16 2016-10-26 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN106299072A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管芯片
US10490701B2 (en) 2016-09-30 2019-11-26 Enraytek Optoelectronics Co., Ltd. Light emitting diode chip
CN109638141A (zh) * 2018-12-20 2019-04-16 周伯平 一种贴片类led灯珠发光面表面处理工艺

Also Published As

Publication number Publication date
CN102130286B (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
CN101515621B (zh) 发光二极管芯片、制法及封装方法
CN101587933B (zh) 发光二极管的晶圆级封装结构及其制造方法
CN102637784B (zh) 发光二极管封装基板及其制作方法
CN205944139U (zh) 紫外线发光二极管封装件以及包含此的发光二极管模块
EP3767688B1 (en) Light emitting diode
CN204167351U (zh) 发光二极管和发光二极管模块
CN107078199B (zh) 发光器件及其制造方法
CN103140927B (zh) 发光二极管芯片
CN102683534A (zh) 垂直式交流发光二极管器件及其制作方法
TWI438888B (zh) 具載體基板與複數發光半導體元件之光電模組及其製造方法
US9041020B2 (en) Electrolytically coated optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US9627583B2 (en) Light-emitting device and method for manufacturing the same
CN104409617B (zh) 一种倒装led芯片及其制作方法
CN104685625A (zh) 光电子器件
CN102130286B (zh) 发光二极管的封装结构及封装方法
TWI398967B (zh) 發光二極體晶片及其製法
WO2015160091A1 (ko) 웨이퍼 레벨 칩 스케일 발광 다이오드 패키지
CN104993031B (zh) 高压倒装led芯片及其制造方法
CN103107249A (zh) 制备原位级发光二极管阵列结构的方法
EP2930749B1 (en) Light-emitting device and method of producing the same
CN102820411A (zh) 发光二极管芯片、制法及封装方法
TWI499083B (zh) 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法
CN102569583B (zh) 基于陶瓷基板的发光器件及其制造方法
CN104810440B (zh) 一种倒装led芯片及其制作方法
CN204596828U (zh) 一种倒装led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant after: LITE-ON ELECTRONICS (GUANGZHOU) Ltd.

Applicant after: Lite-On Technology Co.,Ltd.

Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant before: Lite-On Electronics (Guangzhou) Limited

Applicant before: Lite-On Technology Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SILITEK ELECTRONIC (GUANGZHOU) CO., LTD. TO: GUANGBAO ELECTRIC UANGZHOU) CO., LTD.

GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GUANGBAO ELECTRIC UANGZHOU) CO., LTD. GUANGBAO SC

Free format text: FORMER OWNER: GUANGBAO SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20131107

Owner name: LITE-ON TECHNOLOGY (CHANGZHOU) CO., LTD.

Free format text: FORMER OWNER: GUANGBAO ELECTRIC UANGZHOU) CO., LTD.

Effective date: 20131107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 510663 GUANGZHOU, GUANGDONG PROVINCE TO: 213166 CHANGZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20131107

Address after: 213166 Wujin high tech Industrial Development Zone, Jiangsu Province, Yang Lake Road, No. 88

Patentee after: LITE-ON OPTO TECHNOLOGY (CHANGZHOU) Co.,Ltd.

Patentee after: LITE-ON ELECTRONICS (GUANGZHOU) Ltd.

Patentee after: Lite-On Technology Co.,Ltd.

Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Patentee before: LITE-ON ELECTRONICS (GUANGZHOU) Ltd.

Patentee before: Lite-On Technology Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20220219

CF01 Termination of patent right due to non-payment of annual fee