CN102122700B - 一种双轨相变存储器及其制备方法 - Google Patents
一种双轨相变存储器及其制备方法 Download PDFInfo
- Publication number
- CN102122700B CN102122700B CN201110001523.4A CN201110001523A CN102122700B CN 102122700 B CN102122700 B CN 102122700B CN 201110001523 A CN201110001523 A CN 201110001523A CN 102122700 B CN102122700 B CN 102122700B
- Authority
- CN
- China
- Prior art keywords
- electrode
- phase
- change material
- double
- material layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种双轨相变储存器,包括下电极、下加热电极、相变材料层和上电极。下电极为栓状,下加热电极、相变材料层和上电极自下而上地设置在下电极上。本发明还提供一种双轨相变储存器的制备方法。本发明储存器的热效率更高、结构新颖,且可控制加热电极材料与相变材料接触面积。
Description
技术领域
本发明涉及一种半导体器件,尤其涉及一种双轨相变存储器及其制备方法。
背景技术
存储器是半导体产业的重要组成部分,近几年来随着消费电子市场的快速增长,存储器的市场越来越大。目前,市场上主流的存储器包括SRAM、DRAM和FLASH等,这些存储器在各个方面起着重要的作用,但目前还没有一种理想的存储器,既有DRAM的高容量低成本、SRAM的高速度、FLASH的数据非挥发性性能,又有可靠性高、操作电压低、功耗小的特点。而这些特性恰恰是新一代消费类电子工业、计算机工业等领域所需要的存储技术。从2001年相变存储器的论文发表以来,相变存储器的发展十分迅猛。相变存储器由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高速读取、抗辐射、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点,被认为最有可能取代目前的FLASH和DRAM而成为未来半导体存储器主流产品。特别是近几年,随着集成电路技术的发展及半导体工艺的突飞猛进,工艺线宽进入深亚微米甚至是纳米尺度后,特别是光刻等微纳加工技术水平的迅速提高,利用纳米尺度相变材料的电阻特性实现非挥发的存储技术引起了工业界的重视。
相变存储器器件尺寸小型化的研究主要集中在相变材料尺寸的小型化、电极尺寸的小型化两大方面,其基本思想就是尽可能地降低加热电极与相变材料之间的接触面积,使加热时热量更为集中,最终降低功耗和操作时间。其中电极尺寸小型化更具有典型代表性,这是由于缩小的是下部加热电极尺寸,所以只有与下加热电极接触的部分GST受热而产生相变,对周边其它材料或器件影响较小,可真正地实现大幅度降低相变操作电流的目的。
本发明克服现有技术小电极工艺制造难、蘑菇头形状的相变材料受热不均匀等缺陷,提供一种双轨相变存储器及其制备方法,具有的制备工艺能更有效地使相变材料上方跟金属材料(即上电极)准确对准接触。新的结构的特点是条型区域的相变材料在加热电极上方,单元器件成对构成,两种材料的接触点能最小化,并且能做到多个存储单元同等尺寸,单元与单元间的间隔等同的有益效果。
发明内容
本发明的目的是提供一种热效率更高的、且可控制加热电极材料与相变材料接触面积的、结构新颖的双轨相变存储器单元器件及其制备方法。
本发明提供一种双轨相变存储器,包括下电极、下加热电极、相变材料层和上电极。下电极为栓状,下加热电极、相变材料层和上电极自下而上地设置在下电极上,下加热电极与相变材料层构成轨道,轨道成对出现。
下电极的材料是W、TIN或硅化物;下加热电极的材料是TIN;相变材料层的材料是GST、SST;上电极的材料是AL、CU。
其中,下电极下部连接有二极管或晶体管;相变材料层呈条状,条型区域的截面宽与高之比为1:1,上电极淀积在相变材料层和绝热材料层的上方。相变材料层下部通过下加热电极与下电极达成电性连接,相变材料层上部与上电极达成电性连接。下加热电极的厚度小于100埃,相变材料与下加热电极为纳米级接触面积。
本发明还可包括硅衬底和绝热材料层。硅衬底内设有下电极,绝热材料层设置在硅衬底上表面以及下加热电极与相变材料层的外侧壁和内侧壁。绝热材料层的材料是SiO2、Si3N4。
本发明还提供一种双轨相变存储器的制备方法,包括如下步骤:
步骤一,在硅衬底上制备圆孔,孔内淀积下电极材料形成下电极,在下电极底部连接二极管或晶体管,在硅衬底上表面淀积绝热材料层;
步骤二,刻除其中一部分的绝热材料层至下电极止,在下电极上方沉淀下加热电极材料,并刻除除了绝热材料层内侧壁上的下加热电极外的所有电极材料,然后再淀积绝热材料层,通过化学机械抛光所述绝热材料层表面,然后在下加热电极上方采用BHF溶液表面湿法刻蚀得到双轨沟道,所述沟道宽度为20~50埃;
步骤三,在双轨沟道内淀积相变材料形成条形的相变材料层,相变材料层与下加热电极形成双轨结构;
步骤四,在相变材料层和绝热材料层的上方表面淀积上电极材料,并在相变材料层正上方刻出上电极。
其中,步骤二中淀积下加热电极是通过CVD化学气象沉积完成的,用CVD工艺方法直接在内壁上淀积下加热电极材料;或先在内壁附上一层氧化层,然后在淀积下加热电极材料后再淀积上一层氧化层。氧化层的材料是SiN、SiO2。
步骤三中淀积相变材料层是通过采用PVD磁控溅射方法得到的。
下电极的上方为通过CVD工艺方法所形成的下加热电极薄壁,这里的薄壁就是浅狭缝,薄壁正上方通过刻蚀后形成沟道,再与薄壁电性相连的整体称为双轨,沟道内是经过PVD工艺方法形成的相变材料层。下加热电极和相变材料层这两个看作的整体称双轨。下加热电极材料上方形成的沟道采用BHF溶液表面湿法刻蚀得到双轨沟道,所述沟道宽度为20~50埃,相变材料与下加热电极接触面积极小。
本发明还可以在相变材料与绝热材料层表面淀积上电极,沿相变材料层及下加热电极方向刻出所需上电极,上电极材料刻蚀出呈扁平状淀积覆盖在相变材料正上方。
本发明在工艺制作时可同时生成两块区域,如下加热电极,在做成相变存储器的结构时就会成对出现,相比现有的结构,效率必定提高。现在相变存储器的结构都为上下(也有左右)电极中间相变材料,结构上说不上创新,但是在制造此种结构时本发明可同时形成两条相变沟道,为成对出现,相比现有结构制造过程中稳定性和效率提高不少。
与现有技术相比,采用了本发明提出的一种相变存储器单元器件及其制备方法具有如下优点:本发明与传统的存储单元结构相比,单元器件成对构成,效率高。与原有浅轨结构相比较,此结构的制备工艺能更有效地使相变材料上方跟金属材料(即上电极)准确对准接触。新的结构的特点是条型区域的相变材料在加热电极上方,两种材料的接触点能最小化,并且能做到多个存储单元同等尺寸,单元与单元间的间隔等同。保证了器件工作的正常稳定。由于相变材料和底电极接触面很小,所以很小的电流就可以产生很大的热量,使相变材料在很短时间内就可以发生相变。所以,用本发明提供的方法制备的器件具有较小的功耗,很短的响应时间,对于器件的性能有很大的提高。
附图说明
图1是本发明一个实施例的结构示意图;
图2是本发明的制备结构示意图;
图3是刻蚀硅衬底上方绝热材料层的示意图;
图4是淀积氧化层的示意图;
图5是刻蚀淀积氧化层的示意图;
图6是淀积电极材料与氧化层的示意图;
图7是刻蚀淀积下加热电极与氧化层的示意图;
图8是淀积保护层的示意图;
图9是刻蚀浅狭缝的示意图;
图10是淀积绝热材料层的示意图;
图11是刻蚀相变材料沟道的示意图;
图12是填入相变材料的示意图;
图13是淀积金属层示意图;
图14是刻出上电极示意图。
具体实施方式
以下结合附图和实施例对本发明进行详细说明:
参考图1、图2、图3、图8可见,1是硅衬底,2是下电极,3是绝热材料层,4是下加热电极,5是氧化层,6是相变材料层,7是上电极,8是保护层。
其中,下电极2的材料是W;绝热材料层3的材料是SiO2;下加热电极4的材料是TIN;氧化层5的材料是SiN;相变材料层6的材料是GST;上电极7的材料是AL;保护层8的材料是SiO2。
下电极2的材料可以是W、TIN或硅化物;绝热材料层3的材料可以是SiO2、Si3N4;氧化层5的材料可以是SiN、SiO2;相变材料层6的材料可以是GST、SST;上电极7的材料可以是AL、CU;保护层8的材料可以是SiO2 、Si3N4。
参考图1是本发明一个实施例的结构示意图。图中仅表示本发明的核心结构,其包括:下电极2、下加热电极4、相变材料层6和上电极7。如图所示,下电极2为栓状,下加热电极4、相变材料层6和上电极7自下而上地设置在下电极2上。
参考图2为本发明的制备结构示意图,包括:硅衬底1、下电极2、绝热材料层3、下加热电极4、相变材料层6和上电极7。硅衬底1内设有栓状的下电极2,下加热电极4、相变材料层6和上电极7自下而上地依次设置在下电极2上;在硅衬底材料1上表面设有绝热材料层3。相变材料层6下部通过下加热电极4与下电极2达成电性连接。相变材料层6与下加热电极4是通过沟道连接,通过刻蚀工艺在下加热电极4上形成沟道,下加热电极4上的沟道通过PVD工艺方法溅射入相变材料,相变材料层6呈条型,条型区域的横截面宽与高之比为1:1的比例,相变材料层6与下加热电极4的接触面积极小,这样的结构可实现降低功耗和操作时间。上电极材料与相变材料上方正对准连接。
本实施例中,下电极2材料为W,下加热电极4材料为TIN,相变材料层6的材料为GST或SST;沟道的宽度约为40埃,下加热电极4的厚度约为80埃。
沟道的宽度可以是20-50埃之间,下加热电极4的厚度为小于100埃。
下电极2的上方为通过CVD工艺方法所形成的下加热电极4薄壁,这里的薄壁就是浅狭缝,薄壁正上方通过刻蚀后形成沟道,再与薄壁电性相连的整体称为双轨,沟道内是经过PVD工艺方法形成的相变材料层6区域。下加热电极4和相变材料层6这两个看作的整体称双轨。所述下电极2呈栓柱状位于硅衬底内,下加热电极4与相变材料层6外侧壁和内侧壁均为为绝热材料层3,绝热材料层3为SiN。绝热材料层3还可以是SiO2。下电极2下部连接有二极管。
图3是本发明结构制备工序示意图。
以下就本发明双轨相变存储器的制备过程进行详细说明,包括如下步骤:
步骤一,在硅衬底1上制备圆孔,孔内淀积W形成下电极2,在下电极2底部连接二极管,在硅衬底1上表面淀积绝热材料层3。
步骤二,刻除绝热材料层3到下电极2止,形成凹槽,通过CVD法在凹槽的内侧壁上淀积下加热电极4,该步骤中淀积下加热电极4可为直接在凹槽的内壁上附加下加热电极4;也可采用先在凹槽的内壁附上一层易于刻蚀的氧化层5,然后附加下加热电极材料4后再淀积一层氧化层5,如图6。
步骤三,通过刻蚀后在绝热材料层3内侧壁上形成如图7所示形状,然后在下加热电极4上方淀积保护层8,如图8。
步骤四,刻除下电极2上方间的下加热电极4及氧化层5,然后淀积绝热材料层3,通过化学或机械抛光表面,如图9、10。
步骤五,通过化学或机械抛光绝热材料层3表面,在下加热电极4上方形成沟道,下加热电极4正上方形成的双轨沟道可采用干法刻蚀法得到双轨沟道,所述沟道宽度为40埃,相变材料层6与下加热电极4接触面积极小,如图11、12所示。对于下加热电极4两侧附加一层氧化层5的方式用于采用BHF溶液表面湿法刻蚀得到双轨沟道,沟道情况与前述相同。
步骤六,采用PVD磁控溅射方法在所述步骤四的沟道内淀积相变材料层6,如图12所示。所述磁控溅射本底真空为10 -7 Torr以下,溅射真空为0.18Pa,衬底温度为70℃。
步骤七,在形成有相变材料层6的绝热材料层3表面依次淀积上电极7;并沿下加热电极4薄壁方向刻出所需上电极7,此结构的制备工艺能更有效地使相变材料层6上方与上电极7准确对准接触。如图13、14所示完成制备。
在本发明的步骤中,为了提高加热效率,要求电流产生的焦耳热都尽可能的集中在相变材料层。在本发明的这种结构中,下加热电极4与相变材料层6之间的接触面积减小降低器件功耗,一个有效的办法就是减小相变区域。通过刻蚀工艺在加热电极上形成宽度为20~50埃的沟道,再经过刻蚀使相变区域形成条型区域。相变材料层6中通过电流,由于下加热电极4与相变材料层6之间的接触面积集中,大部分电流流向接触点,电流密度很大,通过电流的焦耳加热,相变材料层6最先达到熔点。继续通过电流,使得整个的相变材料达到熔融状态。
下加热电极4的大小跟相变材料接触也有最佳匹配的关系。对于不同的工艺标准,下加热电极4的变化都不同,本发明通过CVD工艺方法形成加热电极,使得相变材料层7在最低的功耗下达到熔融状态,同时在擦和写过程中的散热和保温要求能够得到满足,因而使得器件功耗最小,其优化规律通过热传导方程和电场方程的祸合求解得到。要降低器件功耗的另一个参考标准是器件中的电场分布是否均匀。保持器件中电场均匀,使条型区域里的相变材料层6的相变具有一致性,便能有效降低器件功耗。
以上结合附图和实施例描述了本发明的实施方式,实施例给出的结构并不构成对本发明的限制,本领域内普通技术人员在所附权利要求的范围内做出各种变形或修改均在保护范围内。
Claims (8)
1.一种双轨相变存储器,其特征在于,包括下电极(2)、下加热电极(4)、相变材料层(6)和上电极(7);所述下电极(2)为栓状,所述下加热电极(4)为L型,所述下加热电极(4)、相变材料层(6)和上电极(7)自下而上地设置在下电极(2)上;所述下电极(2)、下加热电极(4)、相变材料层(6)与上电极(7)构成轨道,所述轨道成对出现。
2.如权利要求1所述的双轨相变存储器,其特征在于,所述下电极(2)下部连接有二极管或晶体管。
3.如权利要求1所述的双轨相变存储器,其特征在于,还包括硅衬底(1)和绝热材料层(3);所述硅衬底(1)内设有下电极(2);所述绝热材料层(3)设置在所述硅衬底(1)上表面以及下加热电极(4)与相变材料层(6)的外侧壁和内侧壁。
4.如权利要求1所述的双轨相变存储器,其特征在于,所述相变材料层(6)呈条状,所述上电极(7)淀积在相变材料层(6)和绝热材料层(3)的上方。
5.如权利要求1所述的双轨相变存储器,其特征在于,所述相变材料层(6)下部通过下加热电极(4)与下电极(2)达成电性连接,相变材料层(6)上部与上电极(7)达成电性连接。
6.一种如权利要求1所述的双轨相变存储器的制备方法,其特征在于,包括如下步骤:
步骤一,在硅衬底(1)上制备圆孔,孔内淀积下电极材料形成下电极(2),在所述下电极(2)底部连接二极管或晶体管,在硅衬底(1)上表面淀积绝热材料层(3);
步骤二,刻除绝热材料层(3)到下电极(2)止,在下电极(2)上方沉淀下加热电极材料,并刻除除了绝热材料层(3)内侧壁上的下加热电极(4)之外的其余下电极材料,然后再淀积绝热材料层(3),通过化学机械抛光所述绝热材料层(3)表面,然后在下加热电极(4)上方采用BHF溶液表面湿法刻蚀得到双轨沟道,所述沟道宽度为20~50埃;
步骤三,在所述双轨沟道内淀积相变材料形成条形的相变材料层(6),所述相变材料层(6)与下加热电极(4)形成双轨结构;
步骤四,在相变材料层(6)和绝热材料层(3)的上方表面淀积上电极材料,并在所述相变材料层(6)正上方刻出上电极(7)。
7.如权利要求6所述的双轨相变存储器的制备方法,其特征在于,所述步骤二中淀积下加热电极(4)是通过CVD化学气象沉积完成的,用CVD工艺方法直接在内壁上淀积下加热电极材料;或先在内壁附上一层氧化层(5),然后在淀积下加热电极材料后再淀积上一层氧化层(5)。
8.如权利要求6所述的双轨相变存储器的制备方法,其特征在于,所述步骤三中淀积相变材料层(6)是通过采用PVD磁控溅射方法得到的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110001523.4A CN102122700B (zh) | 2011-01-06 | 2011-01-06 | 一种双轨相变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110001523.4A CN102122700B (zh) | 2011-01-06 | 2011-01-06 | 一种双轨相变存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102122700A CN102122700A (zh) | 2011-07-13 |
CN102122700B true CN102122700B (zh) | 2014-11-26 |
Family
ID=44251201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110001523.4A Expired - Fee Related CN102122700B (zh) | 2011-01-06 | 2011-01-06 | 一种双轨相变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102122700B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022348B (zh) * | 2011-09-27 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN103187328B (zh) * | 2011-12-27 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | Cmp终点检测方法与相变存储器底部接触结构形成方法 |
US9007815B2 (en) * | 2012-01-27 | 2015-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for switching power in a dual rail memory |
CN103296201B (zh) * | 2012-03-02 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
CN103367634B (zh) * | 2012-04-09 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 用于相变随机存取存储器的底部电接触结构的制造方法 |
CN103456880B (zh) * | 2012-05-30 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
KR102365684B1 (ko) * | 2017-06-27 | 2022-02-21 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
KR102557405B1 (ko) * | 2018-08-24 | 2023-07-20 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
CN109888095B (zh) * | 2019-03-14 | 2024-04-05 | 北京时代全芯存储技术股份有限公司 | 相变化记忆体及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355137A (zh) * | 2007-07-23 | 2009-01-28 | 财团法人工业技术研究院 | 相变存储器装置及其制造方法 |
CN101916822A (zh) * | 2010-01-29 | 2010-12-15 | 上海新储集成电路有限公司 | 一种相变储存器单元器件及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429064B1 (en) * | 2000-09-29 | 2002-08-06 | Intel Corporation | Reduced contact area of sidewall conductor |
US20060169968A1 (en) * | 2005-02-01 | 2006-08-03 | Thomas Happ | Pillar phase change memory cell |
-
2011
- 2011-01-06 CN CN201110001523.4A patent/CN102122700B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355137A (zh) * | 2007-07-23 | 2009-01-28 | 财团法人工业技术研究院 | 相变存储器装置及其制造方法 |
CN101916822A (zh) * | 2010-01-29 | 2010-12-15 | 上海新储集成电路有限公司 | 一种相变储存器单元器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102122700A (zh) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102122700B (zh) | 一种双轨相变存储器及其制备方法 | |
CN100470871C (zh) | 具有低程式化电流的相变记忆体 | |
CN101916822B (zh) | 一种相变储存器单元器件及其制备方法 | |
CN103000515B (zh) | 半导体器件及其制造方法 | |
CN101211959B (zh) | 相变化存储器元件及其制造方法 | |
WO2014040358A1 (zh) | 含有TiSiN材料层的相变存储单元及其制备方法 | |
KR100668823B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN110212088B (zh) | 一种二维材料相变存储单元 | |
US7323357B2 (en) | Method for manufacturing a resistively switching memory cell and memory device based thereon | |
CN106299112B (zh) | 多态相变存储器单元器件及其制备方法 | |
CN103187523A (zh) | 半导体器件及其制造方法 | |
CN103904214B (zh) | 一种二维相变存储器单元结构及其制造方法 | |
CN101764195A (zh) | 一种制作纳米尺寸相变存储器的方法 | |
CN102956819B (zh) | 一种相变存储器形成方法 | |
CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN101661992B (zh) | 相变存储单元器件的复合电极结构 | |
CN107819070B (zh) | 一种1d1r超导电极材料结构的相变存储器的制备方法 | |
CN102544363A (zh) | 相变存储器底电极结构的制备方法 | |
CN106997924A (zh) | 相变存储器及其制造方法和电子设备 | |
CN103325940B (zh) | 相变存储单元及其制造方法 | |
US7825397B2 (en) | Short bridge phase change memory cells | |
CN101257084B (zh) | 相变化存储器及其制造方法 | |
CN102376883B (zh) | 相变存储器的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141126 Termination date: 20160106 |
|
CF01 | Termination of patent right due to non-payment of annual fee |