CN102122617B - 金属氧化物半导体场效应管的制造方法 - Google Patents
金属氧化物半导体场效应管的制造方法 Download PDFInfo
- Publication number
- CN102122617B CN102122617B CN2010100225825A CN201010022582A CN102122617B CN 102122617 B CN102122617 B CN 102122617B CN 2010100225825 A CN2010100225825 A CN 2010100225825A CN 201010022582 A CN201010022582 A CN 201010022582A CN 102122617 B CN102122617 B CN 102122617B
- Authority
- CN
- China
- Prior art keywords
- groove
- metal oxide
- oxide semiconductor
- field effect
- semiconductor field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种金属氧化物半导体场效应管的制造方法，包括：在衬底中形成第一沟槽；在第一沟槽的侧壁形成侧墙；在侧墙包围的第一沟槽中外延生长导电层；对所述衬底接连进行轻掺杂注入及源/漏注入，形成源/漏区；去除所述侧墙形成第二沟槽；在所述衬底表面及所述第二沟槽中形成栅介电层；在所述栅氧化层上形成栅极。所述金属氧化物半导体场效应管的制造方法可有效抑制短沟道效应，获得更好的器件性能。
Description
技术领域
本发明涉及半导体器件制造领域，特别涉及金属氧化物半导体场效应管的制造方法。
背景技术
金属氧化物半导体场效应管(MOSFET)是目前集成电路中应用较为广泛的一种半导体器件。参照图1所示，金属氧化物半导体场效应管的基本结构包括：衬底10、衬底10上的栅氧化层11、栅氧化层11上的栅极12以及栅极12两侧衬底10中的源区13、漏区14。
在例如中国专利申请00134849.3中提到了一种金属氧化物半导体场效应管的常规制造方法，包括：依序在衬底上形成栅氧化层及栅极，再于栅极两侧衬底中进行轻掺杂注入，接着在栅极侧壁形成间隙壁，然后于间隙壁两侧的衬底中形成源/漏区。
目前的实际生产中，在轻掺杂注入后还会进行退火。结合图2和图3所示，在轻掺杂注入后，栅极22两侧位于栅氧化层21下的衬底20中会形成轻掺杂区23a。在经过退火后，所述轻掺杂区23a的边界会发生横向位移，形成更大区域的轻掺杂区23b。参照图4所示，在最终于间隙壁24两侧的衬底中形成源/漏区25后可以发现，金属氧化物半导体场效应管的有效沟道长度从栅极图形化工艺后的a缩短到了b。也就是说，所形成的金属氧化物半导体场效应管的有效沟道长度相对于设计尺寸缩短了。所述有效沟道长度的缩短会引发很多问题，例如导致阈值电压改变、限制了沟道中的电子漂移特性等。而所引发的诸多问题都将影响器件性能。
并且，随着如今器件尺寸的进一步微小化，沟道长度本身也在不断减小中。因而，如何使得实际制造的金属氧化物半导体场效应管的沟道长度能够符合设计要求就成为当前迫切需要解决的问题。
发明内容
本发明解决的是现有技术金属氧化物半导体场效应管在制造过程中沟道长度相对于设计尺寸缩短，影响器件性能的问题。
为解决上述问题，本发明提供一种金属氧化物半导体场效应管的制造方法，包括：
在衬底中形成第一沟槽；
在第一沟槽的侧壁形成侧墙；
在侧墙包围的第一沟槽中外延生长导电层；
对所述衬底接连进行轻掺杂注入及源/漏注入，形成源/漏区；
去除所述侧墙形成第二沟槽；
在所述衬底表面及所述第二沟槽中形成栅介电层；
在所述栅氧化层上形成栅极。
与现有技术相比，上述金属氧化物半导体场效应管的制造方法具有以下优点：所述制造方法中，栅电极是在源/漏区之后形成的，因而所制造的金属氧化物半导体场效应管的有效沟道长度为源/漏区位于栅极下的间距及栅极在衬底中延伸至源/漏区下的长度之和，其不受形成源/漏区的工艺影响。而上述这些都取决于在第一沟槽中形成的侧墙的厚度及宽度。因此，通过定义所述侧墙的厚度及宽度就可决定最终形成的金属氧化物半导体场效应管的有效沟道长度。
由于所述有效沟道长度不仅包括源/漏区间的距离，还包括了栅电极与衬底的边界长度，因此相对于沟道的设计尺寸而言更长，从而可以更有效地避免沟道缩短而影响器件性能的情况。
附图说明
图1是现有技术的金属氧化物半导体场效应管的基本结构图；
图2至图4是现有技术的一种金属氧化物半导体场效应管的部分制造过程示意图；
图5是本发明金属氧化物半导体场效应管的制造方法的一种实施方式流程图；
图6至图13是本发明金属氧化物半导体场效应管的制造方法的一种实施例示意图。
具体实施方式
通过对现有技术金属氧化物半导体场效应管的制造方法的研究可以发现，金属氧化物半导体场效应管的栅极下的导电沟道在源/漏区形成后才最终成形，因而其会受到源/漏区工艺的影响。并且，由于前述现有技术轻掺杂工艺之后的退火会导致轻掺杂区的横向位移，因而即使优化轻掺杂及后续退火工艺，现有的横向沟道设计，仍然不可避免地将受到影响而产生有效沟道长度缩短的问题。
基于此，本发明金属氧化物半导体场效应管的制造方法通过改变沟道的构成形状，并且通过调整源/漏区和栅极的工艺顺序，来保证有效沟道长度符合设计要求。
参照图5所示，本发明金属氧化物半导体场效应管的制造方法的一种实施方式包括：
步骤s1，在衬底中形成第一沟槽；
步骤s2，在第一沟槽的侧壁形成侧墙；
步骤s3，在侧墙包围的第一沟槽中外延生长导电层；
步骤s4，对所述衬底接连进行轻掺杂注入及源/漏注入，形成源/漏区；
步骤s5，去除所述侧墙形成第二沟槽；
步骤s6，在所述衬底表面及所述第二沟槽中形成栅介电层；
步骤s7，在所述栅介电层上形成栅极。
上述实施方式中，在形成栅极之前，先形成源/漏区。通过所述相对于现有技术的工艺顺序调整，可以避免源/漏区的工艺对沟道的有效长度产生影响。并且，在形成栅极的过程中，采用了沟槽型栅极的结构，从而最终形成的金属氧化物半导体场效应管的有效沟道长度为源/漏区位于栅极下的间距及栅极在衬底中延伸至源/漏区下的长度之和。从而，不仅符合了有效沟道长度的设计要求，还比设计尺寸更长，可以更有效地避免沟道缩短而影响器件性能的情况。
并且，所述制造方法也将非常有利于器件尺寸不断缩小的发展趋势。也就是说，随着器件尺寸的不断缩小，相应的沟道长度的设计尺寸也在不断缩小。但通过上述的制造方法仍能获得比设计尺寸更长的有效沟道长度，因而对于制造技术的进一步发展有相当大的推动作用。
以下结合附图对本发明金属氧化物半导体场效应管的制造方法进一步举例说明。
参照图6所示，提供半导体衬底100，并在所述半导体衬底100上形成掩模图形101。所述半导体衬底100通常为已具有绝缘隔离结构的半导体衬底。所述绝缘隔离结构可以通过例如浅沟槽隔离的方法制造获得。所述掩模图形101形成于隔离结构间的半导体衬底上。所述掩模图形101可以通过在所述半导体衬底100上形成光阻层，并经曝光、显影而形成。
参照图7所示，以所述掩模图形101为掩模，蚀刻半导体衬底100形成第一沟槽102。所述蚀刻可以采用干法蚀刻的方法。例如，可以采用氯气(cl2)和氧气(O2)的混合气体作为蚀刻气体，使用等离子体蚀刻或反应离子蚀刻的方法在半导体衬底100中形成第一沟槽102。由于所述第一沟槽102的深度将决定后续形成的侧墙的厚度，侧墙的厚度也将决定后续形成的栅极与衬底的边界长度，而最终这些参数都将影响有效沟道的长度。因此，所述第一沟槽102的深度应考虑想要获得的有效沟道长度而定。
在形成第一沟槽102之后，在第一沟槽102的两个侧壁处形成侧墙103。所述侧墙103的材料为介电材料，例如氧化硅(SiO2)或氮化硅(SiN)或氮氧化硅(SiON)。形成所述侧墙103的过程可以包括：先通过例如高密度离子增强化学气相沉积的方法在第一沟槽102中沉积介电材料至填满整个第一沟槽102，随后干法蚀刻所填充的介电材料，仅保留所述第一沟槽102侧壁部分的介电材料，形成侧墙103。以所述侧墙103的材料为氧化硅为例，可以采用含CF4的蚀刻气体。由于所述侧墙103的宽度也将影响有效沟道长度，因此干法蚀刻后所保留的介电材料的厚度也应考虑想要获得的有效沟道长度而定。
参照图8所示，在所述侧墙103包围的第一沟槽102中外延生长导电层104。所述导电层104可以为掺杂的硅。所述外延生长的硅的掺杂类型取决于所要制造的场效应管的类型，若制造N型场效应管，则外延生长P型掺杂的硅；若制造P型场效应管，则外延生长N型掺杂的硅。
参照图9所示，去除掩模图形101，并对导电层104和侧墙103进行平坦化处理。所述平坦化处理可以采用化学机械抛光的方法。
参照图10所示，对衬底100进行轻掺杂注入形成轻掺杂结105，以及继续进行源/漏注入形成源/漏结106，以最终形成源/漏区。在该两步离子注入的过程中，所述侧墙103的作用大致相当于现有技术中栅极间隙壁在轻掺杂注入及源/漏注入中的作用，即充当离子注入过程中的掩模，以实现自对准的离子注入。
可选地，所述源/漏结106的深度要浅于轻掺杂结105的深度，以减小由于源/漏结106引起的场诱导效应(field induced effect)。
可选地，在轻掺杂注入的过程中还可以采用晕环(Halo)注入，以抑制短沟道效应。
可选地，在轻掺杂注入以及源/漏注入之后，还可进行退火。
参照图11所示，经过上述两步离子注入之后，源/漏区先于栅极形成，由于此时还未形成沟道，因而沟道的有效长度并不会收到源/漏区的工艺影响。为形成栅极，首先去除所述侧墙103形成第二沟槽107，所述第二沟槽107就是后续形成栅极的所在，同时也大致确定了最终形成的场效应管的沟道形状。由于是整体剥离，因而去除所述侧墙103可以采用湿法蚀刻的方法。以所述侧墙103的材料为氧化硅为例，可以采用含氢氟酸(HF)的蚀刻剂，例如稀释氢氟酸或氢氟酸缓冲腐蚀液。
参照图12所示，在形成第二沟槽107后，在衬底100表面及第二沟槽107中形成栅介电层。
具体地说，首先在衬底100表面及第二沟槽107中形成栅介电层108a。所述栅介电层108a的材料可以为氧化硅。所述氧化硅可以通过炉管热氧化的方法生长。
参照图13所示，在所述栅介电层108a上形成栅极层。所述栅极层的材料可以为多晶硅，所述多晶硅可以采用化学气相沉积的方法形成。
随后，蚀刻栅极层形成栅极109，并随后继续蚀刻栅极层下的栅介电层108a，仅保留栅极109下的栅介电层108a部分。所述两步蚀刻可以采用干法蚀刻的方法。
接着，进行热处理步骤，使得栅极109下位于第二沟槽107转角处的栅介电层108a部分增厚，形成栅介电层108b。所述更厚的栅介电层108b可以避免栅极诱导漏极漏电(GIDL，Gate-induced drain leakage)现象的发生。
可选地，所述热处理包括对所述衬底100进行干氧氧化。具体地说，将所述衬底100置于800～1000℃的氧气氛围下进行氧化反应，使得栅极109下位于第二沟槽107转角处的栅介电层108a部分增厚。所述氧化反应的时间为5～30分钟。
可选地，所述热处理包括对所述衬底100进行湿氧氧化。具体地说，将所述衬底100置于800～1000℃的氢气、氧气的混合气体氛围下进行氧化反应，使得栅极109下位于第二沟槽107转角处的栅介电层108a部分增厚。所述氧化反应的时间为5～30分钟。
至此，金属氧化物半导体场效应管的大致结构已形成，后续可以通过在栅极及源/漏区形成金属接触等步骤，以最终形成完整的金属氧化物半导体场效应管。
从上述举例的金属氧化物半导体场效应管的制造过程还可看到，上述制造过程可以一次制造两个共用源/漏区的场效应管，因而更有利于工艺的集成。
继续参照图13所示，所述金属氧化物半导体场效应管包括：
衬底100；
衬底100中的沟槽型栅极109，其与衬底100间具有栅氧化层108b；
栅极109两侧的衬底100中的源/漏区。
所述金属氧化物半导体场效应管中，有效沟道长度包括3部分：源/漏区位于栅极109下的间距d，以及栅极109在衬底100中延伸至源/漏区下的长度c+e。因此，实际的有效沟道长度为d+c+e。由于一般的金属氧化物半导体场效应管的沟道尺寸都是以源/漏区位于栅极下的间距设计的，因此经过上述实施例制造的金属氧化物半导体场效应管，其有效沟道长度还要比设计尺寸更长，因而对于器件尺寸的进一步减小的发展有相当大的推动作用。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种金属氧化物半导体场效应管的制造方法，其特征在于，包括：
在衬底中形成第一沟槽；
在第一沟槽的侧壁形成侧墙；
在侧墙包围的第一沟槽中外延生长导电层；
对所述衬底接连进行轻掺杂注入及源/漏注入，形成源/漏区；
去除所述侧墙形成第二沟槽；
在所述衬底表面及所述第二沟槽中形成栅介电层；
在所述栅介电层上形成栅极。
2.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，在第一沟槽的侧壁形成侧墙包括：
在第一沟槽中填充介电材料；
蚀刻所述介电材料形成侧墙。
3.如权利要求2所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述介电材料为氧化硅或氮化硅或氮氧化硅。
4.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述导电层为掺杂的硅。
5.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述源/漏注入形成的源/漏结的深度浅于轻掺杂注入形成的轻掺杂结。
6.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，去除所述侧墙采用湿法蚀刻的方法。
7.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，还包括：在形成栅极后，进行热处理步骤，使得栅极下位于第二沟槽的上转角处的栅介电层部分相对于第二沟槽中的部分更厚。
8.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述栅介电层的材料为氧化硅。
9.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述栅极的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100225825A CN102122617B (zh) | 2010-01-08 | 2010-01-08 | 金属氧化物半导体场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100225825A CN102122617B (zh) | 2010-01-08 | 2010-01-08 | 金属氧化物半导体场效应管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122617A CN102122617A (zh) | 2011-07-13 |
| CN102122617B true CN102122617B (zh) | 2012-08-22 |
Family
ID=44251135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010100225825A Active CN102122617B (zh) | 2010-01-08 | 2010-01-08 | 金属氧化物半导体场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122617B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
-
2010
- 2010-01-08 CN CN2010100225825A patent/CN102122617B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122617A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| KR100218260B1 (ko) | 트랜치 게이트형 모스트랜지스터의 제조방법 | |
| KR20120042301A (ko) | 반도체 장치의 제조방법 | |
| CN106298919A (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN108231594B (zh) | 一种FinFET器件的制作方法 | |
| KR100809601B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN104425282A (zh) | 一种半导体器件的制造方法 | |
| CN106876465A (zh) | Mos器件的栅氧化层结构及工艺方法 | |
| CN107919325A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN102122617B (zh) | 金属氧化物半导体场效应管的制造方法 | |
| CN103972104A (zh) | 具有SiGe沟道的鳍式场效应晶体管及其形成方法 | |
| KR100874431B1 (ko) | 반도체 소자의 리세스 게이트 형성 방법 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101051809B1 (ko) | 고전압 소자 및 그의 제조방법 | |
| CN102543826A (zh) | 准soi结构的制造方法 | |
| CN107799469B (zh) | 半导体器件的形成方法 | |
| KR100457228B1 (ko) | 모스펫의 제조방법 | |
| KR20030059391A (ko) | 반도체 소자의 제조방법 | |
| CN118098968A (zh) | 一种具有底部厚栅氧的沟槽栅器件及制作方法 | |
| CN116978933A (zh) | 不对称型源漏场效应晶体管的形成方法 | |
| KR100772115B1 (ko) | 모스펫 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121102 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |