CN102122613A - 自对准金属硅化物的形成方法 - Google Patents

自对准金属硅化物的形成方法 Download PDF

Info

Publication number
CN102122613A
CN102122613A CN2010100225670A CN201010022567A CN102122613A CN 102122613 A CN102122613 A CN 102122613A CN 2010100225670 A CN2010100225670 A CN 2010100225670A CN 201010022567 A CN201010022567 A CN 201010022567A CN 102122613 A CN102122613 A CN 102122613A
Authority
CN
China
Prior art keywords
semiconductor
self
formation method
metal silicate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010100225670A
Other languages
English (en)
Inventor
徐友锋
宁超
保罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010100225670A priority Critical patent/CN102122613A/zh
Publication of CN102122613A publication Critical patent/CN102122613A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种自对准金属硅化物的形成方法，其中自对准金属硅化物的形成方法包括：提供半导体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层；在所述金属层表面形成保护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。本发明能够减低颗粒污染，提高自对准金属硅化物的形成质量和良率。

Description

自对准金属硅化物的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及自对准金属硅化物的形成方法。
背景技术
在半导体制造技术中，金属硅化物由于具有较低的电阻率且和其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属与硅发生反应而熔合形成金属硅化物，通过一步或者多步退火工艺可以形成低电阻率的金属硅化物。随着半导体工艺水平的提高，特别是在90nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金成为形成金属硅化物的主要材料。
在已经公开的申请号为200780015617.9的中国专利申请中公开了一种自对准金属硅化物的形成方法，该方法选择镍合金作为形成金属硅化物的材料。图1至图3给出了该方法形成自对准硅化物各阶段的剖面结构示意图。
如图1所示，首先提供半导体基底100，所述半导体基底100内形成有多个MOS晶体管(图1中仅以一个MOS晶体管为例)，相邻的MOS晶体管之间形成有隔离区110，所述隔离区110内填充有绝缘材料；所述MOS晶体管包括：形成在半导体基底100上的栅介质层104，在所述栅介质层104上形成的栅电极103，在所述栅电极103及栅介质层104的两侧形成的侧墙105，所述栅电极103两侧半导体基底100内形成的源极101和漏极102。
如图2所示，在所述半导体基底100的表面形成金属层106，所述金属层106覆盖所述源极101、漏极102、栅极103和侧墙105，所述金属层106的材料为镍铂合金。进一步地，可以在金属层106上形成保护层107，所述保护层107的材料为氮化钛(TiN)，用来防止金属层106被氧化，保护层107的形成是可选的，可以被忽略。
如图3所示，对所述半导体基底100进行退火工艺，通过退火，所述源极101、漏极102、栅极103表面上的金属层106材料与所述源极101、漏极102和栅极103中的硅材料发生反应生成金属硅化物层，分别为101a、102a、103a。之后通过选择性刻蚀将没有发生反应的金属层106去除，使得形成的金属硅化物层101a、102a、103a暴露在所述半导体基底100的表面。
现有工艺形成的金属硅化物通常表面会有颗粒污染，导致器件良率降低。
发明内容
本发明解决的问题是减低金属硅化物颗粒污染。
为解决上述问题，本发明提供一种自对准金属硅化物的形成方法，包括：提供半导体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层；在所述金属层表面形成保护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。
可选的，所述边缘区域为沿所述半导体基底半径方向距离半导体基底边缘大于0毫米且小于等于2毫米的区域。
可选的，采用等离子体处理所述半导体基底边缘区域具体包括：选用等离子体刻蚀设备，采用CF4、SF6或CF4与SF6混合气体处理所述半导体基底200边缘区域3秒至5分钟。
可选的，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
可选的，选用等离子体刻蚀设备，SF6流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
可选的，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，SF6流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
可选的，所述金属层的形成工艺为物理气相沉积工艺。
可选的，所述金属层的材料为Ti、Co或者Ni。
可选的，所述保护层的材料为TiN。
可选的，所述保护层的形成工艺为物理气相沉积工艺。
可选的，还包括步骤：去除保护层及其未反应的金属层。
与现有技术相比，本发明具有以下优点：本发明通过对半导体基底200边缘进行等离子体处理，降低后续自对准金属硅化物工艺中在半导体基底200的其他区域形成颗粒污染，提高了自对准金属硅化物工艺的良率，且采用等离子处理所述半导体基底200边缘区域，所述边缘区域大于0毫米且小于等于2毫米，充分考虑生产实用性和产品的良率。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图3是现有技术形成自对准硅化物的过程示意图；
图4是本发明的一个实施例的自对准金属硅化物的形成方法的流程示意图；
图5至图11为本发明的一个实施例的自对准金属硅化物的形成方法的过程示意图。
具体实施方式
由背景技术可知，现有工艺形成的金属硅化物通常表面会有颗粒污染，导致器件良率降低，为此，本发明的发明人经过大量的实验，发现上述颗粒污染主要是在金属层沉积过程中，沉积金属层的半导体基底边缘区域毛糙，具有较多断层和毛刺，在沉积金属层过程中，所述金属离子沉积在半导体基底边缘很容易掉落，形成颗粒污染。
为此，本发明的发明人，提出一种优化的自对准金属硅化物的形成方法，包括：
提供半导体基底，所述半导体基底表面至少有一硅区域；
采用等离子体处理所述半导体基底边缘区域；
去除所述硅区域的自然氧化层；
在所述硅区域形成金属层；
在所述金属层表面形成保护层；
对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图4是本发明的一个实施例的自对准金属硅化物的形成方法的流程示意图，图5至图10为本发明的一个实施例的自对准金属硅化物的形成方法的过程示意图。下面结合图4至图10对本发明的自对准金属硅化物的形成方法进行说明。
步骤S101，提供半导体基底，所述半导体基底表面至少有一硅区域。
参考图5，提供半导体基底200，在所述半导体基底200表面至少有一硅区域。所述半导体基底200的材质可以是单晶硅、非晶硅中的一种，所述半导体基底200的材质也可以是硅锗化合物，所述半导体基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。
所述半导体基底200表面形成有栅极区210，所述栅极区210包括栅介质层211、形成在栅介质表面的栅多晶硅层212、形成在所述栅介质层211和栅多晶硅层212侧壁的侧墙213；所述半导体基底200内形成有源极区220和漏极区230。
所述硅区域可以是所述半导体基底200内的源极区220或/和漏极区230；所述硅区域也可以是所述半导体基底200表面的栅多晶硅层212。
在本实施例中，以所述硅区域为源极区220、漏极区230和栅多晶硅层212为例做示范性说明。
所述硅区域由于暴露在外界表面会有一层自然氧化层(未图示)。
需要特别指出的是，在图5中只是给出了半导体基底200的剖面示意图，在实际的半导体生产中，所述半导体基底200通常为一定规格，例如可以为150mm规格、200mm规格、300mm规格或者450mm规格的半导体基底200，且所述半导体基底200通常为圆形，为便于理解本发明，特给出半导体基底200的俯视示意图，请参考图6，图6中略去了形成在半导体基底200内或者表面的源极区220、漏极区230和栅多晶硅层212。
本发明的发明人还经过大量的实验发现，所述半导体基底200的边缘区域具有较多断层和毛刺，这是由于在半导体基底200上形成器件，例如源极区220、漏极区230和栅多晶硅层212的工艺中，会有光刻、离子注入、沉积等工艺，上述工艺通常会在半导体基底200边缘区域有一定的残留或者对半导体基底200边缘有一定的损伤，从而在半导体基底200边缘形成较多断层和毛刺。
上述的形成在半导体基底200边缘的断层和毛刺会在后续工艺中吸附沉积工艺中的金属离子形成颗粒，所述颗粒会掉落在半导体基底200的其他区域例如硅区域，形成颗粒污染。
为此，本发明的发明人提出一种优化的工艺步骤，如步骤S102所述，采用等离子体处理所述半导体基底边缘区域。
本发明的发明人经过进一步研究发现，所述断层和毛刺位于沿所述半导体基底半径方向，距离半导体基底边缘大于0毫米且小于等于2毫米的半导体基底200边缘区域。
参考图7，采用等离子体处理202所述半导体基底200边缘区域用于去除形成在半导体基底200边缘的断层和毛刺。
所述边缘区域为沿所述半导体基底200半径方向距离半导体基底200边缘大于0毫米且小于等于2毫米的区域。
需要特别指出的是，为了避免等离子体损伤形成在半导体基底200其他位置的器件，在采用等离子体处理过程中，可以采用与所述半导体基底200对应的挡板201遮挡部分等离子体。所述挡板201形状与半导体基底200一致，为圆形。所述挡板201的半径与半导体基底200半径的差为大于0毫米且小于等于2毫米，所述挡板201在等离子体处理过程中设置于半导体基底200上方，且挡板201的中心线与半导体基底200的中心线重叠。
本发明的采用等离子处理202所述半导体基底200边缘区域，所述边缘区域大于0毫米且小于等于2毫米，充分考虑了生产实用性和产品的良率，具体的，如果等离子处理所述半导体基底200边缘大于2毫米，所述等离子体就会损伤半导体基底200的其他器件，使得半导体基底200的利用率下降。在其他的半导体产品中，若半导体基底200中的器件与半导体基底200的边缘大于2毫米，那么等离子处理所述半导体基底200边缘可以大于2毫米。
所述等离子体处理具体包括：选用等离子体刻蚀设备，采用CF4、SF6或CF4与SF6混合气体处理所述半导体基底200边缘区域3秒至5分钟，直至去除形成在半导体基底200边缘的断层和毛刺。
在一实施例中，所述等离子体处理具体工艺参数为：选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
在另一实施例中，所述等离子体处理具体工艺参数为：选用等离子体刻蚀设备，SF6流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
在另一实施例中，所述等离子体处理具体工艺参数为：选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，SF6流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
步骤S103，去除所述硅区域的自然氧化层。
去除所述硅区域的自然氧化层的工艺可以为化学试剂去除或者等离子体轰击去除工艺，去除所述硅区域的自然氧化层用于提供后续形成的金属硅化物的质量。
在去除所述硅区域的自然氧化层步骤之前，还包括对所述半导体基底200进行清洁工艺。
所述清洁工艺用于去除形成在半导体基底200衬底上的颗粒和灰尘。
步骤S104，在所述硅区域形成金属层。
参考图8，所述金属层240材料可以为Ti、Co或者Ni，所述形成金属层240的工艺可以为现有的金属层形成工艺，例如物理气相沉积工艺。
所述金属层240在后续工艺中与所述硅区域的硅原子形成金属硅化物。
步骤S105，在所述金属层表面形成保护层。
参考图9，所述保护层250用于保护所述金属层240，避免所述金属层240暴露在空气中被氧化。
所述保护层250材料可以为TiN；所述形成保护层250的工艺可以为现有的保护层形成工艺，例如物理气相沉积工艺。
需要指出的是，为了避免所述金属层240暴露在空气中被氧化，所述金属层240的形成工艺和所述保护层250的形成工艺可以在同一沉积***内形成，从而避免金属层240暴露在空气中被氧化。
步骤S106，对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。
参考图10，所述退火工艺在快速退火炉中退火，所述退火工艺可以参照现有的金属硅化物退火工艺条件，直至形成金属硅化物层260。
参考图11，所述自对准金属硅化物的形成方法还包括去除多余的金属层240，步骤S106中形成金属硅化物层通常不会消耗所有的金属层240，完成步骤S106之后，通常在金属硅化物层还会有一定的金属层240残余，本发明在形成金属硅化物层260之后，还包括去除保护层250和去除未反应的金属层240。
所述去除保护层250和去除未反应的金属层240为现有化学试剂去除工艺，在这里不再赘述。
本发明通过对半导体基底200边缘进行等离子体处理，减低后续工艺中在半导体基底200的其他区域形成颗粒污染，提高了自对准金属硅化物工艺的良率，且采用等离子处理所述半导体基底200边缘区域0毫米至2毫米，充分考虑生产实用性和产品的良率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种自对准金属硅化物的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底表面至少有一硅区域；
采用等离子体处理所述半导体基底边缘区域；
去除所述硅区域的自然氧化层；
在所述硅区域形成金属层；
在所述金属层表面形成保护层；
对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。
2.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，所述边缘区域为沿所述半导体基底半径方向距离半导体基底边缘大于0毫米且小于等于2毫米的区域。
3.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，采用等离子体处理所述半导体基底边缘区域具体包括：选用等离子体刻蚀设备，采用CF4、SF6或CF4与SF6混合气体处理所述半导体基底边缘区域3秒至5分钟。
4.如权利要求3所述的自对准金属硅化物的形成方法，其特征在于，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。
5.如权利要求3所述的自对准金属硅化物的形成方法，其特征在于，选用等离子体刻蚀设备，SF6流量为10SCCM至200SCCM，处理所述半导体基底边缘区域3秒至5分钟。
6.如权利要求3所述的自对准金属硅化物的形成方法，其特征在于，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，SF6流量为10SCCM至200SCCM，处理所述半导体基底边缘区域3秒至5分钟。
7.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，所述金属层的形成工艺为物理气相沉积工艺。
8.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，所述金属层的材料为Ti、Co或者Ni。
9.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，所述保护层的材料为TiN。
10.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，所述保护层的形成工艺为物理气相沉积工艺。
11.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于，还包括
步骤：去除保护层及其未反应的金属层。
CN2010100225670A 2010-01-08 2010-01-08 自对准金属硅化物的形成方法 Pending CN102122613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100225670A CN102122613A (zh) 2010-01-08 2010-01-08 自对准金属硅化物的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100225670A CN102122613A (zh) 2010-01-08 2010-01-08 自对准金属硅化物的形成方法

Publications (1)

Publication Number Publication Date
CN102122613A true CN102122613A (zh) 2011-07-13

Family

ID=44251131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100225670A Pending CN102122613A (zh) 2010-01-08 2010-01-08 自对准金属硅化物的形成方法

Country Status (1)

Country Link
CN (1) CN102122613A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102691066A (zh) * 2012-06-20 2012-09-26 苏州大学 锂电池电极片的毛边处理方法及装置
CN102694148A (zh) * 2012-05-28 2012-09-26 东莞新能源科技有限公司 锂离子电池正极极片的干法去毛刺方法
CN102903886A (zh) * 2012-08-13 2013-01-30 南京大学 一种干法腐蚀去除电池极片毛刺的方法
CN113078102A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142227A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd プラズマ処理方法および処理装置
US20060079087A1 (en) * 2004-10-13 2006-04-13 Fujitsu Limited Method of producing semiconductor device
US20070082494A1 (en) * 2005-10-03 2007-04-12 United Microelectronics Corp. Method for forming silicide layer
US20080311758A1 (en) * 2007-06-14 2008-12-18 Lam Research Corporation Methods of and apparatus for protecting a region of process exlusion adjacent to a region of process performance in a process chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142227A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd プラズマ処理方法および処理装置
US20060079087A1 (en) * 2004-10-13 2006-04-13 Fujitsu Limited Method of producing semiconductor device
US20070082494A1 (en) * 2005-10-03 2007-04-12 United Microelectronics Corp. Method for forming silicide layer
US20080311758A1 (en) * 2007-06-14 2008-12-18 Lam Research Corporation Methods of and apparatus for protecting a region of process exlusion adjacent to a region of process performance in a process chamber

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694148A (zh) * 2012-05-28 2012-09-26 东莞新能源科技有限公司 锂离子电池正极极片的干法去毛刺方法
CN102691066A (zh) * 2012-06-20 2012-09-26 苏州大学 锂电池电极片的毛边处理方法及装置
CN102903886A (zh) * 2012-08-13 2013-01-30 南京大学 一种干法腐蚀去除电池极片毛刺的方法
CN113078102A (zh) * 2021-03-24 2021-07-06 长鑫存储技术有限公司 半导体结构的制备方法
CN113078102B (zh) * 2021-03-24 2022-04-29 长鑫存储技术有限公司 半导体结构的制备方法

Similar Documents

Publication Publication Date Title
CN102468217B (zh) 接触孔的形成方法
CN108074867A (zh) 半导体结构及其形成方法
US20210351068A1 (en) Single diffusion cut for gate structures
CN103715133A (zh) Mos晶体管及其形成方法
CN102122613A (zh) 自对准金属硅化物的形成方法
CN103579112A (zh) Cmos及其形成方法
CN102903674A (zh) 显示面板及其制作方法
US6762066B2 (en) Method for fabricating a semiconductor structure using a protective layer, and semiconductor structure
US6465312B1 (en) CMOS transistor with amorphous silicon elevated source-drain structure and method of fabrication
CN100353530C (zh) Soi晶圆上的半导体组件的制造方法
CN103681496B (zh) 一种半导体器件的制造方法
CN102468175B (zh) 晶体管的制作方法
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
CN103137462A (zh) 自对准金属硅化物的形成方法
US8946081B2 (en) Method for cleaning semiconductor substrate
US8877595B2 (en) Transistor structure with silicided source and drain extensions and process for fabrication
CN100590800C (zh) 金属硅化物接触层的制造方法
CN102142366A (zh) 自对准金属硅化物的形成方法
CN108615669A (zh) 半导体结构及其形成方法
CN103165454A (zh) 半导体器件及其制造方法
US8765592B2 (en) Multi-landing contact etching
CN103077941B (zh) 垂直静电放电保护元件及其制作方法
CN103187255B (zh) 高k金属栅电极的制作方法及其高k金属栅结构
CN101743622B (zh) 具有金属电极的半导体器件的形成及其结构
CN103456633B (zh) Mos管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110713