CN102109572B - 一种传输芯片的测试方法及测试控制方法 - Google Patents
一种传输芯片的测试方法及测试控制方法 Download PDFInfo
- Publication number
- CN102109572B CN102109572B CN200910189437.3A CN200910189437A CN102109572B CN 102109572 B CN102109572 B CN 102109572B CN 200910189437 A CN200910189437 A CN 200910189437A CN 102109572 B CN102109572 B CN 102109572B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- measured
- programmable device
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种传输芯片的测试方法，包括：由可编程设备产生根据测试用例构造发送给待测芯片的测试数据；所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告。本发明还公开了一种传输芯片的测试控制方法。本发明可以在不依赖仪表的条件下，由可编程设备根据测试用例构造测试数据，测试结果回传到可编程设备，由其判断结果的正确性，从而实现对芯片的通用测试；本发明对测试过程的控制使得测试执行得以全面自动化，提高了测试效率，降低了测试成本。
Description
技术领域
本发明涉及测试技术，尤其涉及一种传输芯片的测试方法及测试控制方法。
背景技术
验证和测试在芯片开发中发挥了重要作用，并已经成为开发流程中必不可少的环节。当前，芯片的设计、测试和制造等方面的困难与问题正在逐步增加，有些还变得日益尖锐。随着当前芯片性能及复杂程度的不断提高，各种之前不曾出现的缺陷对传统测试方法提出了新的挑战，制造商需要制定新的测试策略；同时由于集成电路器件平均价格的持续降低，利润率也在不断下降，制造商们必须充分考虑测试成本与经济性。
现有技术中，测试信号由具体的设备、仪表产生，结果的验证也往往依赖于仪表，或仅仅是通过可编程器件转换为测试芯片所需要的信号，这种测试装置通用性较低，一种测试装置对应一种仪表，仅能测试一种芯片，这样就造成测试成本加大，测试的灵活性较差。
发明内容
本发明要解决的主要技术问题是，提供一种通用的传输芯片的测试方法；
本发明还要解决的技术问题是，提供一种自动化的测试控制方法。
为解决上述技术问题，本发明提供一种传输芯片的测试方法，包括：由可编程设备产生根据测试用例构造发送给待测芯片的测试数据；所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告。
其中所述测试用例包括可编程设备的配置项、待测芯片的工作配置参数、待测芯片的测试功能项、所述待测芯片的测试功能项对应的输出预期值。
其中所述可编程设备包括FPGA，所述方法还包括FPGA接收测试数据并根据测试用例对所述测试数据进行转化。
其中所述可编程设备还包括处理器，所述由可编程设备产生根据测试用例构造发送给待测芯片的测试数据包括：所述处理器根据测试用例中的可编程设备的配置项配置所述FPGA；配置后的FPGA根据所述测试用例中的待测芯片的工作配置参数、测试功能项构造所述测试数据。
其中所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告包括：所述FPGA将返回的结果与所述测试用例中的待测芯片的输出预期值进行比较。
还包括测试待测芯片时钟拉偏性能的过程。
其中所述测试待测芯片时钟拉偏性能的过程包括：给待测芯片输入拉偏的时钟信号，通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。
还包括精确测试待测芯片的电压工作范围和功耗的过程。
其中所述精确测试待测芯片的电压工作范围和功耗的过程包括：向待测芯片提供所需的电压，所述可编程设备根据所述电压对应的测试到的电流，获得所述待测芯片的功耗。
还包括测试待测芯片与处理器接口能力的过程。
其中所述测试待测芯片与处理器接口能力的过程包括：所述处理器的控制接口通过所述FPGA与待测芯片对接，所述FPGA根据待测试芯片的接口时序，对处理器的接口时序进行构造/转化，所述处理器对待测芯片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。
为解决上述技术问题，本发明还进一步提供一种传输芯片的测试控制方法，其根据测试用例采用上述传输芯片测试方法自动完成测试，包括：
读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项；
根据测试用例中的可编程设备的配置项配置所述可编程设备；
下发待测试芯片的工作配置参数、测试功能项；
根据获得测试芯片的工作配置参数对待测芯片进行配置；
根据测试功能项启动测试；
生成测试用例测试报告。
所述根据测试功能项启动测试包括：控制所述可编程设备构造测试数据流；通过芯片告警中断、误码监测来监测芯片的状态；统计处理所述监测状态。
本发明的有益效果是：
(1)本发明可以在不依赖仪表的条件下，由可编程设备根据测试用例构造测试数据，测试结果回传到可编程设备，由其判断结果的正确性，从而实现对芯片的通用测试。
(2)本发明采用FPGA，可进一步提高测试的灵活性。
(3)本发明通过对芯片电压工作范围、功耗、时钟的偏移的测试，实现了对芯片性能的测试，从而提高了测试的全面性。
(4)本发明对测试过程的控制使得测试执行得以全面自动化，提高了测试效率，降低了测试成本。
(5)本发明易于实施，扩展方便。
附图说明
图1为根据本发明测试装置一个实施例的测试装置结构示意图；
图2为根据本发明测试装置另一个实施例的测试装置结构示意图；
图3为根据本发明测试装置又一个实施例的测试装置结构示意图；
图4为根据本发明测试装置再一个实施例的测试装置结构示意图；
图5为根据本发明测试方法一个实施例的性能测试的流程图；
图6为根据本发明测试装置又再一个实施例的测试装置结构示意图；
图7为根据本发明测试方法另一个实施例的功能测试的流程图；
图8为根据本发明测试控制方法的一个实施例的流程图；
图9为根据本发明测试控制装置的一个实施例的结构示意图；
图10为根据本发明测试控制方法的另一个实施例的流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
一种传输芯片的测试装置，包括：可编程设备，用于产生根据测试用例构造发送给待测芯片的测试数据，根据待测芯片对所述测试数据处理并返回的结果给出测试报告。
其中所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值。
其中所述可编程设备包括FPGA，所述FPGA用于接收测试数据并根据测试用例对所述测试数据进行转化。
其中所述可编程设备还包括处理器，用于根据所述测试用例中的可编程设备的配置项配置所述FPGA；所述FPGA还用于接收所述处理器的配置并根据所述测试用例中的待测芯片的工作配置参数、测试功能项构造所述测试数据。
还包括与待测芯片连接的拉偏时钟信号单元，用于给待测芯片输入拉偏的时钟信号，所述装置还用于通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。
还包括与所述待测芯片连接的可调压电源模块，用于向待测芯片提供所需的电压，所述可编程设备还用于根据所述电压对应的测试到的电流，获得所述待测芯片的功耗。
所述处理器的控制接口通过所述FPGA与待测芯片对接，所述FPGA还用于根据待测试芯片的接口时序，对处理器的接口时序进行构造/转化，所述处理器还用于对待测芯片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。
一种传输芯片的测试控制装置，用于根据测试用例采用上述传输芯片测试装置自动完成测试；用于：
读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值；
根据测试用例中的可编程设备的配置项配置所述可编程设备；
下发待测试芯片的工作配置参数、测试功能项；
根据获得测试芯片的工作配置参数对待测芯片进行配置；
根据测试功能项启动测试；
生成测试用例测试报告。
本发明将改进传统的验证测试流程作为突破口，通过设计一种全方位测试传输芯片的方法，制定一个完备、详尽的测试方案，设计有效的测试用例，使其成为传输类芯片的通用测试环境平台，用测试环境平台的通用性来保证传输类芯片在各种应用环境下的自动化验证和测试。
本发明传输芯片的测试方法的一种具体实施方式，包括：由可编程设备产生根据测试用例构造发送给待测芯片的测试数据；可编程设备根据待测芯片对测试数据处理并返回的结果给出测试报告。
根据本发明测试方法的一个实施例，该测试用例包括可编程设备的配置项、待测芯片的工作配置参数、待测芯片的测试功能项、待测芯片的测试功能项对应的输出预期值。
根据本发明测试方法的一个实施例，该可编程设备包括FPGA，FPGA用于接收测试数据并根据测试用例对测试数据进行转化，转化成测试所需的数据。根据本发明的一个备选实施例，可编程设备可包括其他的可编程器件。
根据本发明测试方法的一个实施例，该可编程设备还包括处理器，其根据测试用例中的可编程设备的配置项配置FPGA；配置后的FPGA根据测试用例中的待测芯片的工作配置参数、测试功能项构造测试数据。
根据本发明测试方法的一个实施例，FPGA将返回的结果与所述测试用例中的待测芯片的输出预期值进行比较。
根据本发明测试方法的一个实施例，其还包括测试待测芯片时钟拉偏性能的过程，该过程包括：给待测芯片输入拉偏的时钟信号，通过可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。
根据本发明测试方法的一个实施例，还包括精确测试待测芯片的电压工作范围和功耗的过程，该过程包括：向待测芯片提供所需的电压，可编程设备根据电压对应的测试到的电流，获得待测芯片的功耗。在本实施例中，可由可调电压源模块向待测芯片输出的多种可调电压，如1V、1.2V、1.8V、2.5V和3.3V，或其它任何所需的电压值。
根据本发明测试方法的一个实施例，还包括测试待测芯片与处理器接口能力的过程，该过程包括：处理器的控制接口通过FPGA与待测芯片对接，FPGA根据待测试芯片的接口时序，对处理器的时序进行构造/转化，处理器对待测芯片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。
本发明传输芯片的测试装置的一种具体实施方式，如图1所示，包括可编程设备101，用于产生根据测试用例构造发送给待测芯片的测试数据，根据待测芯片对所述测试数据处理并返回的结果给出测试报告。
根据本发明测试装置的一个实施例，测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、待测试芯片测试功能项对应的输出预期值。
根据本发明测试装置的一个实施例，如图2所示，可编程设备201包括FPGA202和存储器203；其中，FPGA202用于接收测试用例并构造所述测试数据；存储器203用于存储大容量数据。根据本发明的一个备选实施例，可编程设备可包括其他的可编程器件。
根据本发明测试装置的一个实施例，可编程设备还包括处理器204，用于根据测试用例中的可编程设备的配置项配置FPGA202；FPGA202还用于接收处理器204的配置并根据测试用例中的待测芯片207的工作配置参数、测试功能项构造测试数据。
根据本发明测试装置的一个实施例，还包括与待测芯片207连接的拉偏时钟信号单元205，用于给待测芯片输入拉偏的时钟信号，该装置200还用于通过可编程设备201测试待测芯片207运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片207运行不正常为止。
根据本发明测试装置的一个实施例，还包括与待测芯片207连接的可调压电源模块206，用于单独向待测芯片提供所需的电压，可编程设备201还用于根据该电压对应的测试到的电流，获得待测芯片的功耗。在本实施例中，可由可调电压源206向待测芯片输出的多种可调电压，如1V、1.2V、1.8V、2.5V和3.3V，或其它任何所需的电压值。
根据本发明测试装置的一个实施例，处理器204的控制接口通过FPGA202与待测芯片207对接，FPGA202还用于根据待测试芯片207的接口时序，对处理器的时序进行构造/转化，处理器204还用于对待测芯片207的寄存器完成反复读写，验证待测芯片207与处理器接口的时序是否正常。
图3示出根据本发明一个实施例的测试装置300的模块示意图，其中包括：待测芯片311所需的可拉偏时钟模块302，该模块可实现对芯片时钟的拉偏测试；待测芯片311所需的可调电源模块301，其可实现对芯片电源电压工作范围、功耗的测试；整个装置其它芯片所需的时钟/复位模块304；整个装置其它芯片所需的电源303；307为可能用到的数据信号源；对307进行管理和驱动的PC305；FPGA(现场可编程逻辑阵列)309；FPGA309下挂的存储单元310；CPU最小***306，其中的处理器可以是能与待测试芯片接口适配的多个同类型或不同类型的处理器。FPGA309与待测芯片300相关接口连接，对待测芯片各接口时序进行测试，另外通过FPGA309完成对待测芯片311的功能进行测试。
根据本发明的一个实施例，可利用测试装置300对传输芯片进行全方位测试，其中包括性能测试。本实施例中的性能测试包括精确测试待侧芯片的电压工作范围、功耗；灵活测试待测芯片的时钟偏移范围；准确测试芯片的接口时序。
图4示出根据本发明一个实施例的测试装置400对性能测试的模块示意图。精密时钟源可选用压控恒温晶体振荡器，标称频率77.76MHZ，初始频率偏差±0.1ppm；时钟倍频/抖动衰减器404选用SI5326，可实现2k-945M任意频率输出；通过411实现控制，411为处理器MPC8321E；在本实施例中，时钟需要在76.76M到78.76M间拉偏，颗粒度为100Hz。本实施例中1V(406)、1.2V(407)、1.8V(408)、2.5V(409)DC-DC电源模块选用AXH016A0X3-SRZ//BSM16A-3SXG，输入电压3.0～5.5V，输出电压0.75～3.3V，输出电流16A，3.3V(410)DC-DC电源模块选用PMM4218TWP//PTH04040WAD，输入电压2.95～5.5VDC，输出电压0.8～2.5VDC，输出电流60A，功率电感(413-417)选用DHC-5121-R33R-LF1，额定电流16A。通过调节DC-DC电源模块的分压电阻，可以实现对电压的拉偏，通过在功率电感处测量电流，可以精确地得到芯片各电压的功耗。
图5示出根据本发明一个实施例基于测试装置400的性能测试的流程图，包括：
步骤502：根据测试需求，确定恰当的测试用例，测试用例中需要规定如下内容：待测芯片418的工作配置参数及测试过程中可能的参数更新等、配套的数据流、待测芯片418输出的参考结果、待测芯片418输出的预期值在实施测试之前准备好，测试用例中指定各项内容；
步骤504：施加性能试验条件，开始性能测试；
步骤506：根据目前芯片设计向低电压方向发展的特点，如模块401所示：1V，1.2V，1.8V，2.5V，3.3V覆盖了目前传输芯片工作所需的全部工作电压，为了准确测试芯片的电压工作范围、功耗，采用对待测芯片单独供电的方式；针对目前传输芯片功耗大的特点，在可调电压模块选型上特别注意输出电流指标，并在电路上做了兼容设计，既可选择可调电压模块，又可选择稳压电源，待测芯片的各供电电压设定到典型值；
步骤508：为了测试待测芯片与多个同类型或不同类型处理器的接口能力，板上处理器的控制接口通过FPGA402与待测芯片对接，FPGA402根据待测试芯片给出的接口时序，通过FPGA内部模块412进行时序的构造/转化，处理器对待测芯片的寄存器完成反复读写，验证待测芯片与不同类型处理器接口的时序是否正常；
步骤510：处理器419配置可编程逻辑阵列FPGA402，FPGA402按测试用例完全构造数据流给待测芯片418，待测芯片418根据配置参数和输入的数据流进行处理，输出处理结果回传到FPGA402，FPGA402根据测试用例产生预期的参考结果，验证模块比较回传结果与预期值，判定结果正确，转步骤506；否则芯片不能正常工作，转步骤518；
步骤512：在测试功耗节点分别测试出各供电电压的电流，从而精确得到各供电电压的功耗；
步骤514：针对传输芯片对时钟精度要求高的特点，选用了压控恒温晶体振荡器403，时钟的拉偏通过多速率时钟倍频/抖动衰减器404实现，通过时钟拉偏控制模块411，可实现2k-945M任意频率输出，精度在100Hz；将时钟信号源拉偏，察看业务运行是否正常，运行一段时间后，如果仍正常，则继续加大频偏，按这种方法可以找到芯片时钟频偏的边界值；
步骤516：时钟设置到典型值，依次调节各电源工作在最小值、典型值、最大值。察看业务是否运行正常，长时间运行，察看在测试时间内业务运行是否稳定；
步骤518：结束。
本实施例可准确地测试芯片的工作电压范围，各电压功耗；还可精确地测试时钟的偏移，以确认芯片对时钟偏移量的要求。
图6示出根据本发明实施例的测试装置600的模块图，其中FPGA601可选用Xilinx的Virtex-5系列XC5VTX240T，实现控制信号的产生，LocalBus接口时序的转化，SDH数据源的完全构造/转化，输出结果的自动验证；待测芯片618，该芯片单片实现20G支路处理(指针下泄和支路开销处理)和时分交叉，4片堆叠实现80G容量，支持2.5G总线1+1和AU4级别2：4保护，并提供支路1+1自动保护倒换功能；处理器615采用FREESCALE新推出的一款性价比极高的高集成度的通讯用处理器MPC8321E，用以实现FPGA601、待测芯片618工作参数配置、测试结果的自动获取，生成。图7示出根据本发明实施例基于测试装置600的功能测试的流程图，包括：
步骤702：根据测试需求，确定恰当的测试用例；
步骤704：施加功能试验条件，开始功能测试；
步骤706：处理器615配置可编程逻辑阵列FPGA601，由FPGA601完全构造数据源，按测试用例产生数据流给待测芯片618；
步骤708：处理器615根据测试用例指定的工作参数，正确配置待测芯片618；
步骤710：待测试芯片618根据配置参数和输入的数据流进行处理，输出处理结果回传到FPGA601；
步骤712：待测试芯片618输出的处理结果回传到FPGA601、由FPGA601内部的验证模块自动进行处理，验证模块比较回传结果与预期值，判定结果的正确性。
FPGA601可以完全构造测试信号，并由FPGA601对结果进行验证，而现有的测试装置局限于用仪表产生测试信号并进行验证。
本发明传输芯片的测试控制方法的一种具体实施方式，能自动完成测试流程，如图8所示，包括：
步骤802：读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项；
步骤804：根据测试用例中的可编程设备的配置项配置所述可编程设备；
步骤806：下发待测试芯片的工作配置参数、测试功能项；
步骤808：根据获得测试芯片的工作配置参数对待测芯片进行配置；
步骤810：根据测试功能项启动测试；
步骤812：生成测试用例测试报告。
根据本发明控制方法的一个实施例，810进一步包括：控制所述可编程设备构造测试数据流；通过芯片告警中断、误码监测来监测芯片的状态；统计处理所述监测状态。
本发明传输芯片的测试控制装置的一种具体实施方式，用于根据测试用例自动完成测试；读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值；根据测试用例中的可编程设备的配置项配置所述可编程设备；下发待测试芯片的工作配置参数、测试功能项；
根据获得测试芯片的工作配置参数对待测芯片进行配置；根据测试功能项启动测试；生成测试用例测试报告。
图9示出根据本发明一个实施例的测试控制装置900的模块图，图10示出根据本发明一个实施例基于测试控制装置900的流程图，其包括：
步骤1002：测试用例开始执行，从测试用例配置文件901中读取仪表902的配置项和待测芯片914测试功能项和配置参数，该仪表902可以是现有技术的测量仪表也可以是前述测试装置；
步骤1004：自动化协同控制部分905根据仪表配置项调用仪表驱动903配置仪表设置项；
步骤1006：自动化协同控制部分905根据待测功能项和配置参数通过命令下发907给测试单板；
步骤1008；测试单板接收到命令后，通过命令解析项910获得测试功能项和参数；
步骤1010：测试功能配置部分912根据获得的参数对待测芯片914进行配置；
步骤1012：自动化协同控制部分905启动测试；
步骤1014：测试过程中，自动化协同控制部分905可以调用仪表驱动903构造各种测试数据流；
步骤1016：测试过程中，测试板通过芯片告警中断、误码监测和统计处理部分913监测芯片的状态；
步骤1018：通过告警和误码统计信息上报部分911可以将芯片的状态上报给控制台的自动化***控制部分905；
步骤1020：测试完成后，由测试结果报告自动生成部分906自动生成测试用例执行结果报告。
这样可实现功能测试的全面自动化：构造源数据的自动化，被测芯片配置的自动化，被测芯片状态信息获取的自动化，测试结果的自动化获取，测试报告的自动化生成，测试用例的自动切换。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (12)
1.一种传输芯片的测试方法，其特征在于，包括：
由可编程设备根据测试用例构造发送给待测芯片的测试数据；其中所述测试用例包括可编程设备的配置项、待测芯片的工作配置参数、待测芯片的测试功能项、所述待测芯片的测试功能项对应的输出预期值；
所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告。
2.如权利要求1所述的方法，其特征在于，其中所述可编程设备包括FPGA，所述方法还包括FPGA接收测试数据并根据测试用例对所述测试数据进行转化。
3.如权利要求2所述的方法，其特征在于，其中所述可编程设备还包括处理器，所述由可编程设备产生根据测试用例构造发送给待测芯片的测试数据包括：
所述处理器根据测试用例中的可编程设备的配置项配置所述FPGA；
配置后的FPGA根据所述测试用例中的待测芯片的工作配置参数、测试功能项构造所述测试数据。
4.如权利要求3所述的方法，其特征在于，其中所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告包括：
所述FPGA将返回的结果与所述测试用例中的待测芯片的输出预期值进行比较。
5.如权利要求1至4任一所述的方法，其特征在于，还包括测试待测芯片时钟拉偏性能的过程。
6.如权利要求5所述的方法，其特征在于，其中所述测试待测芯片时钟拉偏性能的过程包括：给待测芯片输入拉偏的时钟信号，通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。
7.如权利要求1至4任一所述的方法，其特征在于，还包括精确测试待测芯片的电压工作范围和功耗的过程。
8.如权利要求7所述的方法，其特征在于，其中所述精确测试待测芯片的电压工作范围和功耗的过程包括：向待测芯片提供所需的电压，所述可编程设备根据所述电压对应的测试到的电流，获得所述待测芯片的功耗。
9.如权利要求3或4所述的方法，其特征在于，还包括测试待测芯片与处理器接口能力的过程。
10.如权利要求9所述的方法，其特征在于，其中所述测试待测芯片与处理器接口能力的过程包括：所述处理器的控制接口通过所述FPGA与待测芯片对接，所述FPGA根据待测试芯片的接口时序，对处理器的接口时序进行构造/转化，所述处理器对待测芯片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。
11.一种传输芯片的测试控制方法，其特征在于，根据测试用例采用如权利要求1至10任一所述的测试方法自动完成测试，包括：
读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试功能项；
根据测试用例中的可编程设备的配置项配置所述可编程设备；
下发待测试芯片的工作配置参数、测试功能项；
根据获得测试芯片的工作配置参数对待测芯片进行配置；
根据测试功能项启动测试；
生成测试用例测试报告。
12.如权利要求11所述的方法，其特征在于，所述根据测试功能项启动测试包括：
控制所述可编程设备构造测试数据流；
通过芯片告警中断、误码监测来监测芯片的状态；
统计处理所述监测状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910189437.3A CN102109572B (zh) | 2009-12-23 | 2009-12-23 | 一种传输芯片的测试方法及测试控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910189437.3A CN102109572B (zh) | 2009-12-23 | 2009-12-23 | 一种传输芯片的测试方法及测试控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102109572A CN102109572A (zh) | 2011-06-29 |
| CN102109572B true CN102109572B (zh) | 2014-12-31 |
Family
ID=44173783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910189437.3A Active CN102109572B (zh) | 2009-12-23 | 2009-12-23 | 一种传输芯片的测试方法及测试控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102109572B (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608518A (zh) * | 2012-02-29 | 2012-07-25 | 华为技术有限公司 | 一种芯片测试方法及装置 |
| CN102890234B (zh) * | 2012-09-21 | 2015-08-12 | 中国空间技术研究院 | 一种sram型fpga应用验证***及应用验证方法 |
| CN103856365B (zh) * | 2012-12-05 | 2018-09-14 | 深圳市共进电子股份有限公司 | 客户终端接入设备自动测试方法和*** |
| CN105093001A (zh) * | 2014-05-20 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种高速pll和时钟芯片特性自动分析测试*** |
| CN105489247B (zh) * | 2014-09-16 | 2019-02-05 | 北京兆易创新科技股份有限公司 | 一种存储器芯片的测试方法和装置 |
| CN104597323B (zh) * | 2015-01-26 | 2018-01-30 | 中国电子科技集团公司第五十四研究所 | 一种测量多通道射频芯片相位偏差的测试装置及方法 |
| CN105988079A (zh) * | 2015-02-28 | 2016-10-05 | 深圳市中兴微电子技术有限公司 | 一种集成电路功耗测试***和方法 |
| CN105004984A (zh) * | 2015-06-25 | 2015-10-28 | 深圳市芯海科技有限公司 | 一种自动化芯片测试方法 |
| CN105510744B (zh) * | 2015-12-18 | 2019-11-19 | 杭州士兰微电子股份有限公司 | 编程器测试装置及测试方法 |
| CN106059582B (zh) * | 2016-04-28 | 2019-07-02 | 芯海科技（深圳）股份有限公司 | 一种数模混合信号芯片测试***及方法 |
| CN106647700B (zh) * | 2016-12-09 | 2019-09-13 | 深圳市紫光同创电子有限公司 | 一种fpga配置控制***测试方法、控制平台及验证平台 |
| CN107329774A (zh) * | 2017-05-24 | 2017-11-07 | 华为技术有限公司 | 确定Redriver芯片参数的方法和装置 |
| CN107991600A (zh) * | 2017-11-29 | 2018-05-04 | 成都锐成芯微科技股份有限公司 | 自动测试方法及其测试*** |
| CN108037437A (zh) * | 2017-12-12 | 2018-05-15 | 苏州国芯科技有限公司 | 一种测试SoC芯片电气特性的*** |
| CN108594106A (zh) * | 2018-04-12 | 2018-09-28 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | ***级芯片测评装置和方法 |
| CN109270439A (zh) * | 2018-11-05 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种芯片测试方法、装置、设备及介质 |
| CN110058147B (zh) * | 2019-05-27 | 2021-08-10 | 眸芯科技（上海）有限公司 | 基于fpga的芯片测试***及方法 |
| CN110941519B (zh) * | 2019-12-17 | 2022-12-13 | 锐捷网络股份有限公司 | 一种网络设备的芯片测试方法及装置 |
| CN113742202A (zh) * | 2020-05-29 | 2021-12-03 | 上海商汤智能科技有限公司 | Ai芯片验证***、方法、设备及存储介质 |
| CN112014726B (zh) * | 2020-08-05 | 2023-09-05 | 广东省新一代通信与网络创新研究院 | Dsp芯片测试装置及方法 |
| CN112067978A (zh) * | 2020-09-02 | 2020-12-11 | 中科亿海微电子科技（苏州）有限公司 | 一种基于fpga的fpga筛选测试***及方法 |
| CN112083320A (zh) * | 2020-09-09 | 2020-12-15 | 中国航空工业集团公司雷华电子技术研究所 | Fpga测试方法、测试板、装置、设备和存储介质 |
| CN113552473B (zh) * | 2021-09-22 | 2021-12-28 | 北京紫光青藤微***有限公司 | 用于芯片测试的***和待测芯片装置 |
| CN114895172A (zh) * | 2022-05-10 | 2022-08-12 | 常超 | 一种基于fpga的芯片测试方法及*** |
| CN116414639B (zh) * | 2023-03-14 | 2023-11-28 | 珠海芯业测控有限公司 | 芯片测试机的测试调度方法及装置、电子设备、存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1924823A (zh) * | 2006-09-29 | 2007-03-07 | 北京中星微电子有限公司 | 一种测试芯片的方法及*** |
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试***及方法 |
| CN101158708A (zh) * | 2007-10-23 | 2008-04-09 | 无锡汉柏信息技术有限公司 | 基于可编程逻辑器件的多芯片自动测试方法 |
-
2009
- 2009-12-23 CN CN200910189437.3A patent/CN102109572B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1924823A (zh) * | 2006-09-29 | 2007-03-07 | 北京中星微电子有限公司 | 一种测试芯片的方法及*** |
| CN101029918A (zh) * | 2007-01-23 | 2007-09-05 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试***及方法 |
| CN101158708A (zh) * | 2007-10-23 | 2008-04-09 | 无锡汉柏信息技术有限公司 | 基于可编程逻辑器件的多芯片自动测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102109572A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102109572B (zh) | 一种传输芯片的测试方法及测试控制方法 | |
| CN201751855U (zh) | 一种传输芯片的测试装置和测试控制装置 | |
| CN102495565B (zh) | 一种相控阵雷达天线波束控制装置 | |
| CN201434880Y (zh) | 载波远程控制式抄表计费*** | |
| CN108490382B (zh) | 高压电能表计量板远程在线校验方法及*** | |
| CN202794497U (zh) | 电能信息采集终端现场综合检测设备 | |
| US9280505B2 (en) | System on a module for smart grid nodes | |
| CN107907850B (zh) | 三相电能表时钟校准和误差校准方法 | |
| KR101539395B1 (ko) | 에너지 관리장치의 수요관리 운전성능 시험장치 및 그 시험방법 | |
| CN105182065A (zh) | 一种基于智能电表的用电信息采集*** | |
| CN103699029B (zh) | 一种能耗数据采集终端 | |
| CN101908012A (zh) | 时钟信号测试装置及测试方法 | |
| CN101436911A (zh) | 一种用于无线数据传输模块的生产测试的实现方法 | |
| CN202614950U (zh) | 一种地震数据采集的时间*** | |
| CN110096291A (zh) | 电源管理芯片升级电路、方法及网络设备 | |
| CN203434992U (zh) | 组网协议串口测试装置 | |
| US20110087908A1 (en) | Advanced Energy Profiler | |
| CN203054208U (zh) | 一种电压监测仪自动检验*** | |
| CN207650388U (zh) | 一种时钟管理装置及雷达寻找成像目标回波模拟器 | |
| CN104181488A (zh) | 交流耐压测试装置 | |
| CN111262558A (zh) | 一种快速无毛刺时钟切换电路实现方法及*** | |
| EP2518939A1 (en) | Data acquisition method in network resource estimation and system thereof | |
| KR101857560B1 (ko) | 사용량 계량 및 전송 기기 | |
| CN106849346A (zh) | 一种测试配电自动化设备对时功能与守时性能的*** | |
| CN105353259A (zh) | 一种变频组件自动测试*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151112 Address after: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee after: ZTE Corp. Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Nanshan District science and Technology Park, Guangdong, South Road, ZTE building, science and Technology Park Patentee before: ZTE Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20221206 Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong Patentee before: ZTE Corp. Patentee before: SANECHIPS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |