CN102106089A - 用于光传输的并行串行变换器、光传输***以及电子设备 - Google Patents

Abstract

本发明的串行器(15)具有多个2值信号分别并行地输入的多个输入端子(15a、15b)，该串行器(15)将输入的多个2值信号变换为串行的2值信号，并传输到光传输模块(1)，在多个输入端子(15a、15b)中，分配了用于对串行的2值信号***“1”信号或“0”信号的用于防止比特连续的输入端子(15a)，使得同一个值不会连续规定的比特数，所以不会增加成本和尺寸，通过简单的结构，即使没有编码功能的信号产生源也能够防止比特的连续。

Description

用于光传输的并行串行变换器、光传输***以及电子设备

技术领域

本发明涉及用于光传输的并行串行变换器、光传输***以及电子设备。

背景技术

近年来，随着移动电话机的LCD(Liquid Crystal Display，液晶显示器)的高精细化，要求LCD与应用处理器之间的数据的传输速度的高速化。此外，随着推进移动电话机的薄型化，要求用于数据传输的布线数的削减。在这样的背景之下，作为LCD与应用处理器之间的数据的传输方式，代替以往的并行传输，开始广泛地普及串行传输。但是，在以往的电布线中，由于布线的小空间(space)化、电磁辐射(EMI；Electromagnetic interference，电磁干扰)显著，所以在传输速度的高速化中存在界限。因此，为了解决这样的问题，尝试了通过光波导路径等的光传输路径来连接LCD与应用处理器，将数据信号作为光信号而传输的方法。

光波导路径成为被称为核心(core)的芯和覆盖它的被称为金属包层的套的双重结构，核心比金属包层的折射率高。由此，入射到核心的光信号在核心内部重复全反射而传播。

这里，使用附图以下表示具有光传输路径的光传输模块的概略结构。图18是内置了光传输模块的折叠式移动电话机中的、应用光传输模块的部分的方框图。

光传输模块100包括主控制基板(主机侧基板)20和应用电路基板(从动装置侧基板)30。在主控制基板20中，搭载有CPU29。此外，在应用电路基板30中，搭载有LCD(Liquid Crystal Display，液晶显示器)、对LCD进行驱动控制的LCD驱动器39以及照相机模块等的各种应用。

在主控制基板20中，连接了包括光源驱动电路(发光驱动部)和发光部(发光元件；VCSEL(Vertical Cavity-Surface Emitting Laser))的光发送处理部2。此外，在从动装置侧基板30中，连接了包括受光部(受光元件；PD(Photo-Diode))和接收(放大器)IC的光接收处理部3。并且，光纤或高弯曲的光波导路径等的光传输路径4连接光发送处理部2和光接收处理部3之间，传输光信号。

接着，简单说明在光传输模块100中的光传输的结构。首先，基于从主控制基板20经由接口电路(以下，称为I/F电路)21输入的电信号，发光驱动部(驱动器)22驱动发光部33的发光，发光部23对光传输路径4的光入射面照射光。然后，照射到光传输路径4的光入射面的光导入光传输路径4内，从光传输路径4的光射出面射出。然后，由受光部31接受从光传输路径4的光射出面射出的光，并由检测电路32检测出受光之后，变换为电信号。变换的电信号通过放大部(放大器)33放大为期望的值，并经由I/F电路34输入到应用电路基板30的例如LCD驱动器39。

通过使用这样的光传输模块，例如可进行从搭载在移动电话机内的主控制基板对于应用电路基板的高速且大容量的数据传输。这样，光传输模块作为数据传输模块是非常出色的。

但是，如上述的结构所示，在面向以往的移动电话机的电布线用I/F电路中应用了光传输模块的情况下，存在在光传输模块的特性上，难以传输低频域的信号的问题。尤其是，若要传输的信号的比特的连续长度长，则传输信号的低频域特性延长。因此，在以往的电布线的串行传输中直接导入光传输路径存在问题。

例如，在专利文献1中，公开了在光传输***中，为了防止传输信号的比特连续(防止低频域信号的传输)，在CPU29中设置对输出信号进行编码的编码部，附加了编码功能的结构。此外，作为编码功能，一般已知8B10B变换。该8B10B变换是将8比特的信息由10比特的码元(传输字符)来表现的数据传输编码的算法。通过该8B10B变换，在传输信号中，“0”值不会连续一定数以上。

但是，附加了编码功能的CPU29存在功耗、尺寸以及成本增加的问题。因此，在上述专利文献1中公开的结构不能用于实际应用。

此外，由于仅具有编码功能的IC商品数目少，所以难以将不具有编码功能的CPU29用于光传输***中。此外，在将仅具有编码功能的IC商品和不具有编码功能的CPU29用于光传输***中的情况下，存在光通信用IC的功耗增大、信号波形特性恶化、序列定时的调整等多数问题，存在不能用于实际应用的问题。

专利文献1：日本公开专利公报[特开2001-230678号公报(2001年8月24日公开)]

发明内容

本发明是鉴于上述的问题点而完成的，其目的在于，能够实现不会增加成本和尺寸，通过简单的结构，即使是没有编码功能的信号产生源(CPU)也能够防止比特的连续的用于光传输的并行串行变换器、光传输***以及电子设备。

为了解决上述的课题，本发明的用于光传输的并行串行变换器，具有多个2值信号分别并行地输入的多个输入端子，该用于光传输的并行串行变换器将输入的多个2值信号变换为串行的2值信号，并传输到光传输模块，其特征在于，在上述多个输入端子中，分配了用于对上述串行的2值信号***“1”信号或“0”信号的用于防止比特连续的输入端子，使得同一个值不会连续规定的比特数。

根据上述的结构，预先对用于光传输的并行串行变换器中的、多个2值信号分别并行地输入的多个输入端子分配了用于防止比特连续的输入端子。并且，该用于防止比特连续的输入端子对向光传输模块传输的串行的2值信号***“1”信号或“0”信号，使得同一个值不会连续规定的比特数。由此，根据上述结构，串行的2值信号的同一个比特的连续数被限制，解决了连续比特的问题。

此外，在上述的结构中，仅通过在用于光传输的并行串行变换器的多个输入端子中分配用于防止比特连续的输入端子，就能够解决连续比特的问题，所以与如专利文献1那样设置了编码部的结构相比，不会增加成本、尺寸以及功耗，通过简单的结构就能够避免连续比特。

为了解决上述的课题，本发明的光传输***的特征在于，包括：信号产生部，将多个2值信号分别并行地输出；上述的用于光传输的并行串行变换器，输入上述多个2值信号，变换为串行的2值信号；以及光传输模块，具有将从上述用于光传输的并行串行变换器输出的串行的2值信号变换为光信号的光变换器，将通过该光变换器变换的光信号经由光传输路径传输。

由此，能够实现与如专利文献1那样设置了编码部的结构相比，不会增加成本、尺寸以及功耗，通过简单的结构就能够避免连续比特的光传输***。

为了解决上述的课题，本发明的电子设备的特征在于，包括上述的光传输***。

由此，与如专利文献1那样设置了编码部的结构相比，不会增加成本、尺寸以及功耗，能够避免连续比特。进而，能够通过简单的结构，将光传输模块的光传输***应用于电子设备中。此外，通过在电子设备中应用本发明的光传输***，能够实现电子设备内的安装基板的布线铺设的简单化，电子设备内部的省空间化。

本发明的其他目的、特征以及优点通过以下所示的记载会变得十分清楚。

附图说明

图1是表示在本实施方式的折叠移动电话机内设置的光传输***的概略结构的方框图。

图2(a)是表示内置了本实施方式的光传输模块1的折叠式移动电话机40的外观的立体图。图2(b)是在图2(a)中的铰链部(用虚线包围的部分)的透视平面图。

图3是表示本实施方式的移动电话机中的光传输模块的概略结构的方框图。

图4(a)是光传输路径的侧视图，图4(b)是示意性地表示在光传输路径中的光传输的状态的立体图。

图5是表示在光传输模块的光传输路径传输的串行信号的信号图案(pattern)的概念图，图5(a)表示在以往的光传输***中的串行信号图案，图5(b)表示在本实施方式的光传输***100中的串行信号图案。

图6是表示在光传输模块中的信号传输率和错误率之间的关系的曲线图。

图7是表示验证了在连续比特的连续数小于15(限制数)的情况下，是否满足传输规格的错误率标准的结果的图。

图8是表示在光传输模块中的增益的频率特性，且表示了频率与增益之间的关系的曲线图。

图9(a)是表示分配了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的两者的结构的方框图，图9(b)是表示在分配了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的两者的情况下的串行信号图案的概念图。

图10是表示了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的具体例子的方框图。

图11(a)是示意性地表示了作为变形例1的光传输***中的、CPU与串行器之间的输入信号线的配置的方框图，图11(b)是表示作为变形例1的光传输***中的串行信号图案的概念图。

图12是表示了串行器的输入端口的一例的示意图。

图13是表示在变形例2的光传输***中包含的串行器的结构的方框图。

图14是表示了变形例2的光传输***的结构的方框图。

图15(a)是表示了变形例2的光传输***的其他结构的方框图，图15(b)是在图15(a)所示的光传输***中传输的时钟信号为比数据信号低速的信号的情况下的信号波形图，图15(c)是在图15(a)所示的光传输***100中传输的时钟信号为高速(与数据信号同速)的信号的情况下的信号波形图。

图16(a)是表示包括本实施方式的光传输***的印刷装置的外观的立体图，图16(b)是表示图16(a)所示的印刷装置的主要部分的方框图，图16(c)和图16(d)是表示在印刷装置中打印机头移动(驱动)的情况下的光传输路径的弯曲状态的立体图。

图17是表示包括本实施方式的光传输***的硬盘记录再现装置的外观的立体图。

图18是内置了光传输模块的折叠式移动电话机中的、应用光传输模块的部分的方框图。

标号说明

1光传输模块

2光发送处理部

21I/F电路

22发光驱动部(光变换器)

23发光部

29CPU(信号产生部)

3光接收处理部

31受光部

32检测电路

33放大部

34I/F电路

4光传输路径

5电传输路径(电信号线)

15串行器(用于光传输的并行串行变换器)

15a用于防止比特连续的输入端子

15b数据输入端子

16串行器

100光传输***

具体实施方式

基于图1至图17说明本发明的一实施方式，则如下所述。

即，在本实施方式中，例举如下结构进行说明：在由具有操作键的主体部和具有显示画面的盖部以及以可旋转上述盖部的方式连接到上述主体部的铰链部构成的折叠式移动电话机中，经由在上述铰链部内设置的光传输模块进行上述主体部和上述盖部之间的信息(数据)传输。

图1是表示在本实施方式的折叠移动电话机40内设置的光传输***1的概略结构的方框图。图2(a)是表示内置了本实施方式的光传输模块1的折叠式移动电话机40的外观的立体图。图2(b)是在图2(a)中的铰链部41(用虚线包围的部分)的透视平面图。

如图1及图2(a)、图2(b)所示，本实施方式的折叠式移动电话机40(以下，简单表示为移动电话机40)由主体部42、设置在主体部42的一端的铰链部41、以铰链部41作为轴可旋转地设置的盖部43构成。

主体部42包括用于操作移动电话机40的操作键44的同时在其内部包括主控制基板20。盖部43在外部包括显示画面45和照相机(未图示)的同时在内部包括应用电路基板30。搭载有驱动器39等。

在具有上述的结构的移动电话机40中，经由光传输模块1进行主控制基板20和应用电路基板之间的信息(数据)传输。

如图1所示，主体部42侧的主控制基板20包括：对搭载在本基板20中的各个元件(未图示)进行统一控制的CPU(信号产生部)29；以及作为串行/并行变换器的串行器15。该串行器(P/S变换器)15将并行(并列)的信号(以下，记载为并行信号)变换为串行(串列)的信号(以下，记载为串行信号)。

应用电路基板30包括：基于从CPU29传送的图像数据(2值信号)而显示图像的LCD(Liquid Crystal Display)(未图示)；作为对LCD进行驱动控制的驱动部的LCD驱动器(控制部)39；以及作为串行/并行变换器的解串器(deserializer)16。该解串器16将串行信号变换为并行信号。

(光传输模块的结构)

接着，参照图1和图3说明上述光传输模块1的结构。图3是表示本实施方式的移动电话机40中的光传输模块1的概略结构的方框图。

如图1和图3所示，光传输模块1包括：连接到搭载CPU29的主控制基板20的光发送处理部2；连接到搭载LCD驱动器39等的应用电路的应用电路基板30的光接收处理部3；以及成为连接光发送处理部2和光接收处理部3之间的光布线的光传输路径4。

上述光传输路径4是将从发光部23射出的作为数据信号的光信号传输至受光部31的介质。关于光传输路径4的细节，在后面叙述。

如图3所示，光发送处理部2包括接口电路(以下，记载为I/F电路)、发光驱动部(光变换部)22以及发光部23。

上述I/F电路21是用于从外部接收频率等级不同的信号的电路。该I/F电路21设置在从外部输入到光传输模块1内的电信号的电布线和发光驱动部22之间。

上述发光驱动部22是基于经由I/F电路21从外部输入到光传输模块1内的电信号而驱动发光部23的发光的部件。该发光驱动部22例如可由发光驱动用的IC(Integrated Circuit)构成。

发光部23是基于发光驱动部22的驱动控制而发光的部件。该发光部23例如可由VCSEL(Vertical Cavity-Surface Emitting Laser，垂直腔面发射激光器)等的发光元件构成。从该发光部23发出的光作为光信号而照射到光传输路径4的光入射侧端部。

由此，光发送处理部2将输入到该光发送处理部2的电信号变换为对应于该电信号的光信号，并输出到光传输路径4。

接着，光接收处理部3是包括受光部31、检测电路32、放大部(放大器)33以及I/F电路34而构成的结构。

上述受光部31是接受从光传输路径4的光射出侧端部射出的作为光信号的光，通过光电变换而输出电信号的部件。该受光部31例如可由PD(Photo-Diode)等的受光元件构成。此外，检测电路32判断受光部31是否接收到光信号。

放大部33是将从受光部31和检测电路32输出的电信号放大至规定的值而输出到外部的部件。该放大部33例如可由放大用的IC构成。

I/F电路34是用于将通过放大部33放大的电信号输出到光传输模块1的外部的电路。I/F电路34与向外部传输电信号的电布线连接，设置在放大部32和该电布线之间。

由此，光接收处理部3可通过光传输路径4接收从光发送处理部2输出的光信号，并变换为对应于该光信号的电信号之后，放大至期望的信号值而输出到外部。

(光传输路径的结构)

接着，使用图4(a)和图4(b)说明光传输路径4的细节。图4(a)是光传输路径4的侧视图。如该图所示，光传输路径4包括以光传输方向作为轴的柱状形状的核心部4α和设置成包围核心部4α的周围的金属包层部4β。核心部4α和金属包层部4β由具有透光性的材料构成，且核心部4α的折射率比金属包层部4β的折射率高。由此，入射到核心部4α的光信号在核心部4α内部重复全反射而向光传输方向传输。

作为构成核心部4α和金属包层部4β的材料，可使用玻璃或塑料等，但为了构成具有充分的柔性的光传输路径4，优选使用丙烯酸系、环氧系、氨脂系以及硅系等的树脂材料。此外，也可以由空气等的气体构成金属包层4β。进而，即使在折射率比核心部4α小的液体的包围下使用金属包层部4β，也能够获得相同的效果。

接着，使用图4(b)说明光传输路径4的光传输的结构。图4(b)示意性地表示在光传输路径4中的光传输的状态。如该图所示，光传输路径4由具有柔性的柱状形状的部件构成。此外，在光传输路径4的光入射侧端部设置有光入射面4A，且在光射出侧端部设置有光射出面4B。

从发光部23射出的光从相对光传输路径4的光传输方向成直角或大致成直角的方向入射到光传输路径4的光入射侧端部。入射的光通过在光入射面4A中反射，从而导入光传输路径4内并在核心部4α内行进。在光传输路径4内行进而到达了光射出侧端部的光，通过在光射出面4B反射而向相对光传输路径4的光传输方向成直角或大致成直角的方向射出。射出的光照射到受光部31，在受光部31中进行光电变换。

通过这样的结构，可以将作为光源的发光部23配置在相对光传输路径4的光传输方向成直角或大致成直角的方向。由此，例如在需要与基板面平行地配置光传输路径4的情况下，在光传输路径4和基板面之间将发光部设置为以向该基板面的法线方向射出光即可。这样的结构比例如将发光部23设置为向与基板面平行地射出光的结构容易安装，此外，作为结构，也能够使其更加紧凑。发光部23的一般结构是，与射出光的方向成直角的方向的尺寸比射出光的方向的尺寸大。进而，还可以应用于在同一面内电极和发光部23使用某一面向平面安装的发光元件的结构。

另外，如上所述，该图所示的光传输路径4是光入射面4A和光射出面4B倾斜的结构，但本实施方式的光传输路径4也可以是两个端面相对于光传输方向正交的结构。即，光传输路径4的外形也可以形成为长方体状。

(光传输***100)

接着，若使用图1、图3，说明在主体部42和盖部43之间，即在主控制基板20和应用电路基板30之间的信息传输，则如下所述。

在经由了光传输模块1的光传输***100中，通过CPU29、LCD驱动器39进行并行信号(并行的2值信号)的数据通信，通过光传输路径4进行串行信号(串行的2值信号)的数据通信。这里，作为数据通信的一例，说明CPU29为了在未图示的LCD中显示图像而将图像数据传送到LCD驱动器39的情况。CPU29以并行信号输出在LCD中显示的图像的图像数据信号。从CPU29输出的图像数据信号输入到串行器(用于光传输的并行串行变换器)15。

串行器15将从CPU29输出的图像数据信号(data)变换为串行信号(串行的2值信号)，并输出到光发送处理部2。成为串行信号的图像数据信号(data)经由光发送处理部2的I/F电路，输入到发光驱动部22。然后，通过发光驱动部22驱动发光部23，发光部23发光。从发光部23射出的光经由光传输路径4而传输到光接收处理部3。

光接收处理部3的受光部31接受经由光传输路径4而传输的图像数据信号(data)的光信号的光，并通过光电变换而变换为电信号，将该电信号输出到检测电路32。检测电路32基于该电信号，判断受光部31是否接收到光信号，并将图像数据信号(data)的电信号输出到放大部33。放大部33对图像数据信号(data)的电信号进行放大之后，经由I/F电路34输出到解串器16。

解串器16将作为从主控制基板20侧传输的串行信号的图像数据信号(data)变换为并行信号，并输入到LCD驱动器39。

另外，光接收处理部3并不限定于如上所述的可接收串行信号的处理部。光接收处理部3也可以是只可接收并行信号的部件。此时，可举出在光接收处理部3内或在光接收处理部3外包括将经由光传输路径4传输的串行信号变换为并行信号的解串器的结构。

LCD驱动器39基于图像数据信号(data)进行图像数据的写入，进行LCD(未图示)的显示控制。此外，LCD(未图示)通过LCD驱动器39的控制，显示基于从CPU29传输的图像数据的图像。

本实施方式的光传输***100，在从CPU29输出的并行信号经由串行器的串行信号化中具有特征。图5是表示在光传输模块的光传输路径传输的串行信号的信号图案的概念图，图5(a)表示在以往的光传输***中的串行信号图案，图5(b)表示在本实施方式的光传输***100中的串行信号图案。

如图5(a)和图5(b)所示的“？”，根据输入到串行器15的并行信号而成为“0”值或“1”值，输入不同值的信号。这里，在输入到串行器15的并行信号的输入端子数为b个的情况下，在光传输路径传输的串行信号重复n比特(n≥b)的信号图案。即，即使在并行信号的输入端子数为b个的情况下，从串行器15输出的信号，也根据串行器15被附加奇偶校验功能等的信号而成为n比特。

如图5(a)所示，在以往的光传输***中，在光传输路径传输的串行信号重复根据输入的并行信号而不同的n比特的信号图案。因此，根据信号图案，存在发生“0”值或“1”值无限连续的连续比特的顾虑。为了解决该连续比特的问题，例如在专利文献1的技术中，设置了对在光传输路径传输的串行信号进行编码的编码部。

相对于此，在本实施方式的光传输***100中，预先对串行器15的输入端子分配了用于防止比特连续的输入端子(伪比特)15a。因此，如图5(b)所示，在光传输路径传输的串行信号成为每规定比特(n比特)***“0”值和“1”值的连续(“10”或“01”)。由此，串行信号被限制同一个比特的连续数，解决了连续比特的问题。

如上所述，在光传输***100中，对在光传输路径传输的串行信号，预先对每规定比特分配了“0”值和“1”值的连续。因此，与如专利文献1那样设置了编码部的结构相比，不会增加成本、尺寸以及功耗，能够通过简单的结构避免连续比特。

(在光传输路径传输的串行信号的比特连续的限制数的定义)

光传输模块1的信号传输受到在该模块中搭载的光通信用的IC(IF电路21、发光驱动部22、检测电路32、放大部33、I/F电路34)的频带特性的限制，存在信号传输率的界限值(以下，设为可传输率fmin)。在比标准以外的传输率低，即光传输模块1的信号传输率为可传输率fmin以下的情况下，产生图6所示的不合适的情况。图6是表示了光传输模块1中的信号传输率和错误率之间的关系的曲线图。另外，该图所示的波形图表示从光传输模块1的光接收处理部3输出的信号的波形，由6角形表示的区域表示错误率的规格。即，若如波形图所示的波形与上述6角形的区域重复，则不满足传输规格的错误标准，信号传输率恶化。另外，表示该错误率的规格的区域被称为掩膜图案。此外，掩膜图案并不限定于如图6所示的6角形，可以根据错误率的规格而适当地设定。例如，作为掩膜图案，除了图6所示的6角形以外，举出菱形等。

如该图所示，在光传输模块1的信号传输率为可传输率fmin以下的情况下，从光接收处理部3输出的信号的波形与上述6角形的区域重复或一部分重复，错误率上升。另一方面，在光传输模块1的信号传输率比可传输率fmin高的情况下，从光接收处理部3输出的信号的波形与上述6角形的区域不重复，满足传输规格的错误率标准，错误率减少。

此外，即使光传输模块1的信号传输率相同，在模块中也连续地输入“0”信号或“1”信号的情况下，作为结果，等于在模块中输入低频域信号的情况。因此，在模块中连续地输入“0”信号或“1”信号的情况下，错误率也上升。

在光传输***100中，在光传输路径4传输的串行信号的连续比特数n是基于可传输率fmin而定义。此外，若考虑在上述的模块中也连续地输入“0”信号或“1”信号的情况，将光传输模块的信号传输率f设为R/n(其中，R是从串行器15输出的串行信号的信号传输率)。

即，在光传输***100中，将光传输模块1的信号传输率的最小值设为fmin，将从串行器15输出的串行信号的信号传输率设为R时，对串行器15的输入端子部分分配用于防止比特连续的输入端子，使得在光传输路径4传输的串行信号的连续比特数n满足下述式(1)，

n＜R/fmin......(1)。

以下，说明对基于上述式(1)算出的、比特连续的限制数R/fmin进行了验证试验的结果。在该验证试验中的信号传输率R、可传输率fmin的条件如下所述。

信号传输率R；450Mbit/s

可传输率fmin；30Mbit/s(低频域截止频率；6MHz)

另外，可传输率fmin存在通过光传输模块1的低频域截止频率的表现而标准化的情况。关于该可传输率fmin和低频域截止频率之间的关联，在后面叙述。

在信号传输率R、可传输率fmin的条件下算出的比特连续的限制数为15bit。因此，在实际上连续比特的连续数n小于15(限制数)的情况下，验证了是否满足传输规格的错误率标准。图7表示该验证结果。

在连续比特数为7、9、11、13、15的信号输入到光传输模块1时，验证了从光接收处理部3输出的信号的波形是否满足传输规格的错误率标准。如图7所示，在连续比特数小于13的信号输入到光传输模块1时，可知满足了传输规格的错误率标准，光传输模块1的信号传输成立。另一方面，在连续比特数为15的信号输入到光传输模块1时，可知不满足传输规格的错误率标准，信号传输率恶化。

若通过以上的验证结果，比特连续数n被限制为满足下述式(1)，

n＜R/fmin......(1)，

则可知满足了传输规格的错误率标准，光传输模块1的信号传输成立。

在光传输***100中，从CPU29输出的并行信号的数和串行器15的输入端子数的关系上，有在可分配的用于防止比特连续的输入端子的数中存在限制的情况。此时，通过如上限制比特连续数n，能够适当地确保用于防止比特连续的输入端子的分配数。

此外，若用于防止比特连续的输入端子的分配数比较多，则在图像数据的传输中需要的串行信号中附加来自用于防止比特连续的输入端子的信号。并且，光传输模块1的信号传输率增加该附加的信号的量，作为结果，功耗增大。通过如上限制比特连续数n，能够防止来自用于防止比特连续的输入端子的信号量的功耗的增大。

如上所述，可传输率fmin存在通过光传输模块1的低频域截止频率的表现而标准化的情况。这里，基于图8说明该可传输率fmin和低频域截止频率之间的关联。图8是表示在光传输模块1中的增益的频率特性，且表示了频率与增益之间的关系的曲线图。

在该图中，低频域截止频率定义为，与频率特性平坦的部分(不依赖频率而成为一定的部分)相比，在低频域侧增益变化了-3dB时的频率。

由以下的式(2)表示光传输模块1的可传输率fmin和低频域截止频率之间的关系。

可传输率fmin＝低频域截止频率×m

其中，m由在光传输模块1中搭载的光通信用IC中、决定低频域截止频率特性的滤波器结构而决定。

在滤波器结构为1阶时，

m成为最大。另外，大多数光通信用IC采用1阶滤波器结构。此时，连续比特的限制数成为最大。另一方面，在滤波器结构为2阶时，m＞5，增益相对于频率的斜率变得急剧。另外，少数光通信用IC采用2阶滤波器结构。

以下，基于图1说明分配给串行器15的用于防止比特连续的输入端子的具体的结构。

如图1所示，在串行器15的输入端子部分，设置了用于防止比特连续的输入端子15a以及输入端子15b。输入端子15b与输入信号线18连接。输入信号线18是用于从CPU29对串行器15进行并行传输的信号线。用于防止比特连续的输入端子15a与输入端子15b不同地分配。在用于防止比特连续的输入端子15a中，始终输入电压电平为低电平的信号，或者始终输入电压电平为高电平的信号。并且，根据输入到用于防止比特连续的输入端子15a的信号的电压电平，决定输入信号为“0”信号还是“1”信号。

通过这样的结构，例如在输入到串行器15的并行信号的输入数为m的情况下，在光传输路径4传输的串行信号成为每m个比特重复“0”信号或“1”信号的信号，能够避免连续比特。

此外，在光传输路径4传输的串行信号通过解串器16变换为并行信号。此时，在解串器16的端子16a中，输入来自用于防止比特连续的输入端子15a的信号。如图1所示，端子16a和LCD驱动器39之间没有连接，来自用于防止比特连续的输入端子15a的信号不会输入到LCD驱动器39。

这里，根据分配给串行器15的输入端子部分的输入端子15b的数、光传输***100的设计等，可适当地设定用于防止比特连续的输入端子15a的数。

此外，在串行器15的输入端子部分，也可以作为用于防止比特连续的输入端子15a，分配始终输入“1”值的信号的第1用于防止比特连续的输入端子和始终输入“0值的信号的第2用于防止比特连续的输入端子的双方。图9(a)是表示分配了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的双方的结构的方框图，图9(b)是表示在分配了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的双方的情况下的串行信号图案的概念图。

如图9(a)所示，在串行器15的输入端子部分，分配了用于防止比特连续的输入端子151a(第1用于防止比特连续的输入端子)和用于防止比特连续的输入端子152a(第2用于防止比特连续的输入端子)的双方。通过这样的结构，如图9(b)所示，在光传输路径4传输的串行信号成为“0”值和“1”值交替且周期性地***的信号。由此，能够以最小的用于防止比特连续的输入端子的分配数来减小串行信号的“0”值或“1”值的连续比特数。

另外，在图9(a)中，成为第1用于防止比特连续的输入端子151a和第2用于防止比特连续的输入端子152a相邻的结构。但是，第1用于防止比特连续的输入端子151a和第2用于防止比特连续的输入端子152a并不限定于图9(a)的结构，两者也可以分离。

此外，在从串行器15的输入端子数与输入的并行信号的数之间的关系上，用于防止比特连续的输入端子151a/152a的分配数存在限制的情况下，优选用于防止比特连续的输入端子151a/152a以相互等间隔且相互交替地分配。例如，在串行器15的输入端子数为30，用于防止比特连续的输入端子151a/152a的可分配端子数为3的情况下，优选用于防止比特连续的输入端子151a/152a交替地分配给第1、第11、第21个输入端子。通过这样的结构，能够有效地减少串行信号的“0”值或“1”值的连续比特数。

此外，若将用于防止比特连续的输入端子分配得较多，则串行信号的传输率增大分配的量，结果，功耗增加。根据上述的结构，由于能够有效地减少串行信号的连续比特数，而不过度地分配用于防止比特连续的输入端子151a/152a，所以能够防止功耗的增加。

图10是表示了第1用于防止比特连续的输入端子和第2用于防止比特连续的输入端子的具体例的方框图。

如该图所示，用于防止比特连续的输入端子151a成为输入电源电压(V)的V(1)端子。此外，用于防止比特连续的输入端子152a成为输入接地电压的GND(0)端子。此外，在V(1)端子中，输入用于识别“1”值的范围的信号。

通过这样的结构，例如在输入到串行器15的并行信号的输入数为m的情况下，在光传输路径4传输的串行信号成为每m比特重复“0”值或“1”值的信号，能够避免连续比特。

进而，由于光传输***100是在串行器15的输入端子部分分配了GND(0)端子或V(1)端子的简单的结构，所以与设置了编码部的结构相比，能够消除成本、尺寸以及功耗的增加。此外，目前虽销售着不具有编码部的(不具有编码功能)的串行器，但相对于这样的串行器，也能够以简单的结构就能够实现光传输模块1的信号传输。

此外，如上所述，串行器15只要是在输入端子部分分配了GND(0)端子和V(1)端子的结构即可，所以既可以设置在CPU29内，也可以设置在CPU29外。

此外，对在光传输路径4传输的串行信号分配“0”值和“1”值时，能够将连接到V(1)端子或GND(0)端子的信号线的结构设为浮动(floating)结构。此时，来自成为浮动结构的信号线的信号，通过搭载在串行器15的IC电路而识别为“0”或“1”。

(变形例1)

在本实施方式的光传输***100的结构中，说明如图1和图8所示的结构的其他的变形例。

根据光传输***的结构和标准，有在从CPU29输出的并行信号中存在在大部分期间成为“0”值或成为“1”值的2值信号(以下，记载为固定信号)。即，在输入信号线18中，存在将固定信号输出到串行器15的信号线。

作为光传输***100的变形例，可考虑如上所述的固定信号，对串行器15分配用于防止比特连续的输入端子151a或152a。图11(a)是示意性地表示了作为变形例1的光传输***100中的、CPU29与串行器15之间的信号线的配置的方框图。

如图11(a)所示，在数据输入信号线18中，配置有输出固定信号的信号线18`。并且，在串行器15中，设置有与该信号线18`连接的数据输入端子15b`。此外，与数据输入端子15b`不同地分配V(1)端子和GND(0)端子。

图11(b)是表示作为变形例1的光传输***100中的串行信号图案的概念图。如该图所示，在输入到串行器15的并行信号的输入数为m的情况下，来自数据输入端子15b`的信号(图10(b)中用四角形包围的固定信号)以每m比特重复。并且，与来自数据输入端子15b`的信号不同地，来自V(1)端子和GND(0)端子的信号以每m比特重复。在变形例1中，由于在串行信号图案的m比特中存在两处***“0”信号和“1”信号的位置，所以能够可靠地防止比特连续。

此外，在变形例1中，由于从CPU29输出的并行信号中利用固定信号来防止连续比特(将输入固定信号的端子用作用于防止比特连续的端子)，所以能够较少地确保在串行器15的输入端子部分中的用于防止比特连续的输入端子的分配数。尤其在从CPU29输出的信号数与串行器15的输入端子数之间的关系上，用于防止比特连续的输入端子的分配数受限制的情况下，变形例1的结构尤其有效。

此外，若分配较多用于防止比特连续的输入端子，则串行信号的传输率增大分配的量，结果，功耗增加。在变形例1中，由于能够较少地确保用于防止比特连续的输入端子的分配数，所以能够防止功耗的增加。

另外，作为上述固定信号，可利用在大部分的期间成为“0”值或“1”值(相对于从CPU29输出的数据信号，变化的频率充分长)的信号。该固定信号可以是在数据信号的传输中始终成为“0”值或“1”值的信号，或者每一个数据比特的信号值不同的信号。例如，可将用于控制从CPU29输出的数据信号的控制信号(垂直同步信号等)用作上述固定信号。此外，根据光传输***的结构，也可以将码片选择信号、地址/数据选择输入信号等用作上述固定信号。

(关于用于防止比特连续的输入端子的分配)

以下，说明用于防止比特连续的输入端子的分配的一例。

在串行器15的输入端口(输入端子的分配部分)中，除了用于输入来自CPU29的并行信号的输入端子之外，还分配了输入串行器15的电源电压的电源用端子、输入接地电压的接地用端子。

图12是表示了串行器15的输入端口的一例的示意图。该图所示的例子是BGA类型(Flip chip)的输入端口。另外，串行器15的输入端口的结构并不限定于图12所示的结构。例如，除了BGA类型之外，SMD类型也可以用作串行器15的输入端口。

该图所示的“V”表示电源用端子的分配位置。此外，“G”表示接地用端子的分配位置。此外，用四角形包围的区域C表示在IC电路的结构上，为了应进行串行化的信号的输入端子而分配的区域。

在串行器15中，优选对接近电源用端子“V”的端口A分配V(1)端子。此外，优选对接近接地用端子“G”的端口B分配GND(0)端子。通过这样分配，在串行器15的安装基板面中，对于V(1)端子的电源用端子“V”的布线铺设变得简单。此外，对于GND(0)端子的接地用端子“G”的布线铺设变得简单。由此，在串行器15中输入“0”信号和“1”信号变得简单。

(变形例2)

在本实施方式的光传输***100的结构中，说明如图1和图8所示的结构的其他的变形例。图13是表示在该变形例2的光传输***中包含的串行器15的结构的方框图。

如该图所示，在串行器15的输入端子部分，输入数据信号和时钟信号。在数据信号和时钟信号中、数据信号的输入中，分配了输入端子15b。另一方面，在时钟信号的输入中，分配了用于防止比特连续的输入端子15a。时钟信号是“0”值和“1”值以一定的周期重复的信号，可用作输入到用于防止比特连续的输入端子15a的信号。即，从串行器15输出的串行信号成为以一定的间隔***“0”信号和“1”信号的信号，能够防止比特连续。

以下，说明变形例2的包括串行器15的光传输***100。图14是表示了变形例2的光传输***100的结构的方框图。

如该图所示，光传输***100包括将CPU29和LCD驱动器39之间连接的电传输路径5。电传输路径5是与光传输路径4并行设置，传输从CPU29输出的时钟信号的介质。而光传输路径4是如上所述那样传输从CPU29输出的数据信号的介质。

在变形例2的光传输***100中，配置有向电传输路径5分支的时钟信号布线18a。并且，经由该时钟信号布线18a，对串行器15的用于防止比特连续的输入端子18b中输入时钟信号。由此，从串行器15输出的串行信号成为***了时钟信号的信号。并且，由于这样的串行信号在光传输路径4传输，所以能够防止比特连续。

图14所示的结构是，在串行器15的输入端子中设置了作为伪比特的用于防止比特连续的输入端子18b，在该伪比特中输入了时钟信号的结构。但是，变形例2的光传输***100并不限定于这个结构。

图15(a)是表示了变形例2的光传输***100的其他结构的方框图，图15(b)是在图15(a)所示的光传输***100中传输的时钟信号为比数据信号低速的信号的情况下的信号波形图，图15(c)是在图15(a)所示的光传输***100中传输的时钟信号为高速(与数据信号同速)的信号的情况下的信号波形图。另外，在图15(b)和图15(c)中，将在光传输***100中传输的信号设为差动信号。

如图15(a)所示，串行器15将从CPU29输出的图像数据信号和时钟信号变换为串行信号，输出到光发送处理部2。被串行信号化的图像数据信号和时钟信号在光发送处理部2中变换为光信号。并且，变换后的光信号经由光传输路径4而传输到光接收处理部3。

光接收处理部3接受经由光传输路径4而传输的、图像数据信号和时钟信号的光信号的光，并通过光电变换而变换为电信号，对该电信号进行放大之后输出到解串器16。

解串器16将作为从主控制基板20侧传输的串行信号的、图像数据信号和时钟信号变换为并行信号，并输入到LCD驱动器39。

图15(b)和图15(c)的(I)所示的信号表示从CPU29输出的并行信号。此外，图15(b)和图15(c)的(II)所示的信号表示在串行器15和光发送处理部2之间以及在光接收处理部3和解串器16之间传输的串行信号。此外，图15(b)和图15(c)的(III)所示的信号表示从解串器16输出的并行信号。

在时钟信号为比数据信号低速的信号的情况下，如图15(b)的(II)所示，在串行器15和光发送处理部2之间传输的串行信号成为在图像数据信号中***时钟信号的信号，即每一个数据比特分别***“0”值和“1”值。并且，***的“0”值和“1”值以每规定的数据比特(在图15中每2个数据比特)交替地变化。

另一方面，在时钟信号为高速(与数据信号同速)的情况下，如图15(c)的(II)所示，在串行器15和光发送处理部2之间传输的串行信号成为每一个数据比特交替地变化“0”值或“1”值而***的信号。

由于这样的串行信号在光传输路径4传输，所以能够防止信号的比特连续。

此外，图15(a)～(c)所示的结构成为，在解串器16中，将经由光传输路径4传输的、图像数据信号和时钟信号的光信号变换为并行信号，并输入到LCD驱动器39的结构。即，成为不需要传输时钟信号的电传输路径5的结构。因此，与图14所示的光传输***100相比，图15(a)～(c)所示的结构起到能够削减时钟传输量的电布线的效果。

此外，在时钟信号为高速(与数据信号同速)的情况下，在串行信号中，“0”值或“1”值以每一个数据比特交替地变化。因此，与时钟信号为比数据信号低速的情况相比，比特连续长度不会变长，能够可靠地防止比特连续。进而，即使光传输模块1的信号传输率特性(低频截止特性)被严格地设定，图15(c)的结构也能够应对。

另外，在图15(a)～(c)的结构中，将在光传输***100中传输的信号设为差动信号。但是，在光传输***100中传输的信号并不限定于这种信号，即使是单端信号，也能够起到同样的效果。

此外，在时钟信号为比数据信号低速的情况下，也可以在串行器15的输入端子部分，另行分配输入时钟信号的反相信号的输入端子。由此，能够可靠地降低在光传输路径4传输的串行信号的比特连续长度。此外，在时钟信号为比数据信号低速的情况下，在光传输***100中，时钟信号例如为30MHz左右即可。

进而，串行器15和解串器16也可以是包括相位同步电路(PLL)的结构。

(应用例)

另外，本实施方式的光传输***100例如可应用于以下的应用例。在上述的实施方式中，作为应用例而说明了应用于移动电话机40的例子，但并不限定于此，也可以应用于折叠式PHS(Personal Handyphone System)、折叠式PDA(Personal Digital Assistant)、折叠式笔记本电脑等的折叠式的电子设备的铰链部等中。

通过将光传输***100应用于这些折叠式电子设备中，能够在有限的空间内实现高速、大容量的通信。因此，尤其适合例如折叠式液晶显示装置等需要高速、大容量的数据通信，且要求小型化的设备。

作为进一步的应用例，光传输***100还能够应用于在印刷装置(电子设备)中的打印机头或硬盘记录再现装置中的读取部等，具有驱动部的装置。

图16(a)～图16(c)表示将光传输***100应用于印刷装置50的例子。图16(a)是表示印刷装置50的外观的立体图。如该图所示，印刷装置50包括一边向用纸54的宽度方向移动一边对用纸54进行印刷的打印机头51，在该打印机头51中连接了光传输模块1的一端。

图16(b)是表示在印刷装置50中的、应用光传输***100的部分的方框图。如该图所示，光传输***100的一端部连接到打印机头51，另一端部连接到在印刷装置50中的主体侧基板。另外，在该主体侧基板中，包括用于控制印刷装置50的各个部分的动作的控制部件等。

图16(c)和图16(d)是表示在印刷装置50中打印机头51移动(驱动)的情况下的光传输路径4的弯曲状态的立体图。如该图所示，在将光传输路径4应用于如打印机头51那样的驱动部的情况下，光传输路径4的弯曲状态根据打印机头51的驱动而变化，且光传输路径4的各个位置重复弯曲。

因此，本实施方式的光传输***100适合这些驱动部。此外，通过将光传输***100应用于这些驱动部，能够实现使用了驱动部的高速、大容量通信。

图17表示将光传输***100应用于硬盘记录再现装置60的例子。

如该图所示，硬盘记录再现装置60包括盘(硬盘)61、头(读取、写入用头)62、基板导入部63、驱动部(驱动电动机)64以及光传输模块1。

驱动部64沿着盘61的半径方向驱动头62。头62读取在盘61上记录的信息且对盘61写入信息。另外，头62经由光传输模块1而连接到基板导入部63，将从盘61读取的信息作为光信号而传播到基板导入部63，且接受从基板导入部63传播的、写入盘61的信息的光信号。

由此，通过将光传输模块1应用于如硬盘记录再现装置60中的头62那样的驱动部，能够实现高速、大容量通信。

本实施方式的光传输***100除了上述的应用例之外，还可以应用于摄像机、笔记本电脑等的信息终端或基板之间的信号传输。

如上所述，本发明的用于光传输的并行串行变换器构成为，在上述多个输入端子中，分配了用于对上述串行的2值信号***“1”信号或“0”信号的用于防止比特连续的输入端子，使得同一个值不会连续规定的比特数。

如上所述，本发明的光传输***构成为，包括：信号产生部，将多个2值信号分别并行地输出；上述用于光传输的并行串行变换器，输入上述多个2值信号，并变换为串行的2值信号；以及光传输模块，具有将从上述用于光传输的并行串行变换器输出的串行的2值信号变换为光信号的光变换器，将通过该光变换器变换的光信号经由光传输路径传输。

如上所述，本发明的电子设备构成为，包括上述光传输***。

由此，与如专利文献1那样设置了编码部的结构相比，不会增加成本、尺寸以及功耗，能够避免连续比特。进而，能够通过简单的结构，将光传输模块的光传输***应用于电子设备中。此外，通过在电子设备中应用本发明的光传输***，能够实现电子设备内的安装基板的布线铺设的简单化、电子设备内部的省空间化。

优选在本发明的用于光传输的并行串行变换器中，在将上述光传输模块的信号传输率的最小值设为fmin，将上述串行的2值信号的信号传输率设为R时，上述规定的比特数n满足下述式(1)

n＜R/fmin......(1)。

在光传输***中，在输入到用于光传输的并行串行变换器的并行信号的数和用于光传输的并行串行变换器的输入端子数的关系上，有在可分配的用于防止比特连续的输入端子的数中存在限制的情况。此时，通过如上限制比特连续数n，能够适当地确保用于防止比特连续的输入端子的分配数。

此外，若用于防止比特连续的输入端子的分配数比较多，则在图像数据的传输中需要的串行信号中附加来自用于防止比特连续的输入端子的信号。并且，光传输模块的信号传输率增加该附加的信号的量，作为结果，功耗增大。通过如上限制比特连续数n，能够防止来自用于防止比特连续的输入端子的信号量的功耗的增大。

优选在本发明的用于光传输的并行串行变换器中，作为上述用于防止比特连续的输入端子，分配了用于***“1”信号的第1用于防止比特连续的输入端子，使得“0”值不会连续规定的比特数，或者用于***“0”信号的第2用于防止比特连续的输入端子，使得“1”值不会连续规定的比特数。

根据上述的结构，由于作为上述用于防止比特连续的输入端子，分配了用于***“1”信号的第1用于防止比特连续的输入端子，使得“0”值不会连续规定的比特数，或者用于***“0”信号的第2用于防止比特连续的输入端子，使得“1”值不会连续规定的比特数，所以不会增加成本、尺寸以及功耗，通过简单的结构就能够避免连续比特。

优选在本发明的用于光传输的并行串行变换器中，分配了上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子的双方。

根据上述的结构，由于分配了上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子的双方，所以在光传输模块传输的串行的2值信号成为“0”值和“1”值交替且周期性地***的信号。由此，能够以最小的用于防止比特连续的输入端子的分配数来减小串行的2值信号的“0”值或“1”值的连续比特数。

优选在本发明的用于光传输的并行串行变换器中，在上述多个输入端子中，上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子以相互等间隔且交替地分配。

根据上述的结构，由于在上述多个输入端子中，上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子以相互等间隔且交替地分配，所以尤其是在用于光传输的并行串行变换器的输入端子数和输入的2值信号的数的关系上，用于防止比特连续的输入端子的分配数受限的情况下，能够有效地减少串行的2值信号的“0”值或“1”值的连续比特数。

优选在本发明的用于光传输的并行串行变换器中，上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子相邻。

根据上述的结构，由于上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子相邻，所以在光传输模块中传输的串行的2值信号成为“0”值和“1”值的连续周期性地***的信号。因此，能够可靠地减少串行的2值信号的“0”值或“1”值的连续比特数。

优选在本发明的用于光传输的并行串行变换器中，在上述第1用于防止比特连续的输入端子中，输入电源电压，在上述第2用于防止比特连续的输入端子中，输入接地电压。

根据上述的结构，能够通过在上述第1用于防止比特连续的输入端子中，输入电源电压，在上述第2用于防止比特连续的输入端子中，输入接地电压的简单的结构，减少在光传输模块中传输的串行的2值信号的“0”值或“1”值的连续比特数。

优选在本发明的用于光传输的并行串行变换器中，还具有电源用端子和接地用端子，上述第1用于防止比特连续的输入端子接近上述电源用端子配置而连接，上述第2用于防止比特连续的输入端子接近上述接地用端子配置而连接。

根据上述的结构，由于还具有电源用端子和接地用端子，上述第1用于防止比特连续的输入端子接近上述电源用端子配置而连接，所以在用于光传输的并行串行变换器的安装基板面中、第1用于防止比特连续的输入端子对于电源用端子的布线铺设变得简单，电源电压的输入变得简单。此外，根据上述的结构，由于上述第2用于防止比特连续的输入端子接近上述接地用端子配置而连接，所以第2用于防止比特连续的输入端子对于接地用端子的布线铺设变得简单，接地电压的输入变得简单。

优选在本发明的用于光传输的并行串行变换器中，将输入大部分期间成为“0”值的上述2值信号的端子，作为上述第2用于防止比特连续的输入端子而分配，将输入大部分期间成为“1”值的上述2值信号的端子，作为上述第1用于防止比特连续的输入端子而分配。

根据光传输***的结构和标准，有应在光传输模块中传输的2值信号中存在在大部分期间成为“0”值的2值信号或在大部分期间成为“1”值的2值信号。根据上述的结构，由于将输入大部分期间成为“0”值的上述2值信号的端子，作为上述第2用于防止比特连续的输入端子而分配，将输入大部分期间成为“1”值的上述2值信号的端子，作为上述第1用于防止比特连续的输入端子而分配，所以能够可靠地防止比特连续。

优选在本发明的用于光传输的并行串行变换器中，在上述多个输入端子中，分配了输入数据信号的数据信号输入端子，在上述用于防止比特连续的输入端子中，输入时钟信号。

根据上述的结构，由于在上述多个输入端子中，分配了输入数据信号的数据信号输入端子，在上述用于防止比特连续的输入端子中，输入时钟信号，所以从用于光传输的并行串行变换器输出的串行的2值信号成为以一定的间隔***“0”值和“1”值的信号，能够防止比特连续。

优选在本发明的用于光传输的并行串行变换器中，上述时钟信号是比上述数据信号低速的信号。

优选在本发明的用于光传输的并行串行变换器中，上述时钟信号是比上述数据信号高速或同速的信号。

根据上述结构，从用于光传输的并行串行变换器输出的串行的2值信号成为在数据信号中***了时钟信号的信号。即，成为“0”值和“1”值以每规定比特数的数据信号交替地变化而***的信号。由于这样的串行的2值信号在光传输模块中传输，所以能够防止信号的比特连续。

优选在本发明的用于光传输的并行串行变换器中，在上述多个输入端子中，还输入上述时钟信号的反相信号。由此，能够可靠地防止信号的比特连续。

优选在本发明的光传输***中，包括控制部，该控制部对从上述信号产生部输出的数据信号，基于从该信号产生部输出的时钟信号进行控制，上述信号产生部将上述数据信号和时钟信号，作为并行的2值信号而输出，还包括电信号线，该电信号线将上述时钟信号从上述信号产生部传输到上述控制部，在上述用于光传输的并行串行变换器中，来自上述电信号线的上述时钟信号输入到上述用于防止比特连续的输入端子。

根据上述的结构，由于在光传输路径传输的串行的2值信号成为在数据信号中***了时钟信号的信号，所以能够通过简单的结构就能够避免连续比特。

优选在本发明的光传输***中，包括控制部，该控制部对从上述信号产生部输出的数据信号，基于从该信号产生部输出的时钟信号进行控制，上述信号产生部将上述数据信号和时钟信号，作为并行的2值信号而输出，上述光传输模块通过上述光变换器，至少将时钟信号变换为光信号，并将该光信号经由光传输路径传输而输出到上述控制部。

根据上述的结构，由于包括对从上述信号产生部输出的数据信号，基于从该信号产生部输出的时钟信号进行控制的控制部，上述信号产生部将上述数据信号和时钟信号，作为并行的2值信号而输出，上述光传输模块通过上述光变换器，至少将时钟信号变换为光信号，并将该光信号经由光传输路径传输而输出到上述控制部，所以在光传输路径传输的串行的2值信号成为在数据信号中***了时钟信号的信号，并在并行变换之后输出到上述控制部。因此，根据上述的结构，能够实现可削减作为传输时钟信号的介质的电信号线的光传输***。

此外，用于实施发明的优选方式的项中形成的具体实施方式或实施例到底是为了明确本发明的技术内容，不应仅限定于这样的具体例而狭义地解释，在本发明的精神和权利要求范围内，将在不同的实施方式中分别公开的技术手段适当地组合而得的实施方式，也包含在本发明的技术范围中。

产业上的可利用性

本发明还可以应用于各种设备之间的光通信路径，且还可以应用于作为在小型、薄型的民用设备内搭载的设备内布线的柔性的光布线。

Claims (17)

1.一种用于光传输的并行串行变换器，具有多个2值信号分别并行地输入的多个输入端子，该用于光传输的并行串行变换器将输入的多个2值信号变换为串行的2值信号，并传输到光传输模块，其特征在于，

在上述多个输入端子中，

分配了用于对上述串行的2值信号***“1”信号或“0”信号的用于防止比特连续的输入端子，使得同一个值不会连续规定的比特数。

2.如权利要求1所述的用于光传输的并行串行变换器，其特征在于，

在将上述光传输模块的信号传输率的最小值设为fmin，将上述串行的2值信号的信号传输率设为R时，

上述规定的比特数n满足下述式(1)

n＜R/fmin......(1)。

3.如权利要求1所述的用于光传输的并行串行变换器，其特征在于，

作为上述用于防止比特连续的输入端子，

分配了用于***“1”信号的第1用于防止比特连续的输入端子，使得“0”值不会连续规定的比特数，或者

用于***“0”信号的第2用于防止比特连续的输入端子，使得“1”值不会连续规定的比特数。

4.如权利要求3所述的用于光传输的并行串行变换器，其特征在于，

分配了上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子的双方。

5.如权利要求4所述的用于光传输的并行串行变换器，其特征在于，

在上述多个输入端子中，上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子以相互等间隔且交替地分配。

6.如权利要求4所述的用于光传输的并行串行变换器，其特征在于，

上述第1用于防止比特连续的输入端子和上述第2用于防止比特连续的输入端子相邻。

7.如权利要求3所述的用于光传输的并行串行变换器，其特征在于，

在上述第1用于防止比特连续的输入端子中，输入电源电压，

在上述第2用于防止比特连续的输入端子中，输入接地电压。

8.如权利要求7所述的用于光传输的并行串行变换器，其特征在于，

还具有电源用端子和接地用端子，

上述第1用于防止比特连续的输入端子接近上述电源用端子配置而连接，

上述第2用于防止比特连续的输入端子接近上述接地用端子配置而连接。

9.如权利要求3所述的用于光传输的并行串行变换器，其特征在于，

将输入大部分期间成为“0”值的上述2值信号的端子，作为上述第2用于防止比特连续的输入端子而分配，

将输入大部分期间成为“1”值的上述2值信号的端子，作为上述第1用于防止比特连续的输入端子而分配。

10.如权利要求1所述的用于光传输的并行串行变换器，其特征在于，

在上述多个输入端子中，分配了输入数据信号的数据信号输入端子，

在上述用于防止比特连续的输入端子中，输入时钟信号。

11.如权利要求10所述的用于光传输的并行串行变换器，其特征在于，

上述时钟信号是比上述数据信号低速的信号。

12.如权利要求10所述的用于光传输的并行串行变换器，其特征在于，

上述时钟信号是比上述数据信号高速或同速的信号。

13.如权利要求10所述的用于光传输的并行串行变换器，其特征在于，

在上述多个输入端子中，还输入上述时钟信号的反相信号。

14.一种光传输***，其特征在于，包括：

信号产生部，将多个2值信号分别并行地输出；

权利要求1所述的用于光传输的并行串行变换器，输入上述多个2值信号，并变换为串行的2值信号；以及

光传输模块，具有将从上述用于光传输的并行串行变换器输出的串行的2值信号变换为光信号的光变换器，将通过该光变换器变换的光信号经由光传输路径传输。

15.如权利要求14所述的光传输***，其特征在于，

包括控制部，该控制部对从上述信号产生部输出的数据信号，基于从该信号产生部输出的时钟信号进行控制，

上述信号产生部将上述数据信号和时钟信号，作为并行的2值信号而输出，

还包括电信号线，该电信号线将上述时钟信号从上述信号产生部传输到上述控制部，

在上述用于光传输的并行串行变换器中，来自上述电信号线的上述时钟信号输入到上述用于防止比特连续的输入端子。

16.如权利要求14所述的光传输***，其特征在于，

包括控制部，该控制部对从上述信号产生部输出的数据信号，基于从该信号产生部输出的时钟信号进行控制，

上述信号产生部将上述数据信号和时钟信号，作为并行的2值信号而输出，

上述光传输模块通过上述光变换器，至少将时钟信号变换为光信号，并将该光信号经由光传输路径传输而输出到上述控制部。

17.一种电子设备，包括权利要求14所述的光传输***。

Images