CN102098153A - 数据采集***自同步的实现方法及装置 - Google Patents

Abstract

本发明为一种实现数据采集***自同步的方法。本发明的目的是首次提出使用CPLD实现硬件计数器并通过时延计算和实时同步调整的方法，使得不同数据采集设备之间或同一设备的不同板卡之间的计数器保持在同一计数值或是将其之间的计数值误差控制在一定范围内。设备可以通过这些计数值给每个采集进来的数据包加时间信息，这样保证了区分不同设备或板卡采集数据之间的前后关系，从而实现整个***自同步的方法。本发明是一种成本低易于实现的且能够根据设备的组网状态进行自动调整的自同步方法，主要应用于数据采集设备内部以及数据采集设备之间的自同步，也可以应用于有其他同步要求的电子设备之间。

Description

数据采集***自同步的实现方法及装置

(一)技术领域：

本发明为数据采集***自同步的一种新方法。主要应用于数据采集设备内部以及数据采集设备之间的自同步，也可以应用于有其他同步要求的电子设备之间。

(二)背景技术：

在通信领域的数据采集设备，通常要采集移动通信网络中各个接口之间的数据以便进行数据分析和信令处理，从而得知当前移动网络的状况。由于所使用的设备需要连接在不同的端口上，因此在同一设备的不同板卡之间以及不同设备之间需要有自同步***来对每一个所采集进来的数据包进行前后顺序的区分。这样才能保证所采集数据在分析和使用时的正确性。实现同步的方法有很多种，例如使用GPS或1588技术，但其实现的自身成本较高，对外部设备的要求也很高。比如GPS需要外置天线，1588技术需要同步以太网络的支持等，因此在数据采集设备往往和移动通信设备放置在一起的使用条件下，这些方法往往是受到限制很难实现。

在所要求的同步精度能够满足要求的条件下，找到一种成本低易于实现的且能够根据设备的组网状态进行自动调整的自同步方法，将很好的解决这一技术难题。本发明研究并实现了一种数据采集***自同步的方法。

(三)发明内容：

本发明的目的是首次提出使用CPLD实现硬件计数器并通过时延计算和实时调整的方法，使得不同数据采集设备之间或同一设备的不同板卡之间的计数器保持在同一计数值或是将其之间的计数值误差控制在一定范围内。数据采集板卡的CPU可以通过这些计时器的计数值给每个采集进来的数据包加时间信息，如图1所示。这样保证了区分不同数据采集板卡之间所采集数据的的前后关系，从而实现整个设备自同步的方法。设备与设备之间也可以通过这种方法实现自同步。

如图2所示，数据采集设备A的板卡之间与数据采集设备B的板卡之间需要自同步。设备内其他板卡的计数值只能与其中一块的相等，我们将这块板卡称为基板。虽然有一块板卡被选作基板，但其在硬件设计上与其他板卡是一样的，因此任何一块板卡都能被选择为基板。

两个设备之间要实现同步，需要两个设备之间的基板进行通信来修正计数值使两个设备基板的计数值相等，基板间通信采用数据包的方式，通过对外同步接口进行传输，其具体格式如图3所示，其包括包头，包内容和CRC值。其中包头包括两部分内容，即被设备基板的编号和包类型。设备基板编号主要区分同步接口上不同设备的基板，包类型是指基板所发送包的功能用途。本发明中使用的包类型包括时延计算包、同步调整包和广播包。时延计算包主要用来计算延时，同步调整包直接对被调整的基板计数器进行调整，广播包用于同一设备内部自同步用。对于不同包类型的数据包其包内容也不同，请参看图3。

要实现两设备基板间的计数器值相等从而实现自同步就要通过板卡间的通过协商来完成的，其协商过程如图4所示。首先，A设备的基板发送时延计算包，其包内容为基板计数器的当前计数值。B设备的基板在CRC校验正确且包头中的基本编号为自身的编号时才会响应，在发现包头中包类型为时延计算包时，直接将该包的内容返回给A设备的基板。A设备的基板通过该数据包的包内容和自身当前计数器的计数值，计算出线路的延时。随后A设备的基板发送同步调整包，其包内容为其当前计数值与延时计算结果的和，以保证其在传输过程中补偿其计数值。B设备的基板在CRC校验正确且包头中的板卡编号为自身的编号时才会响应，在发现包头中包类型为同步调整包时，将接受到的包内容中的数值直接写入自身的计数器后将与A设备基板的计数器值相同，进而完成自同步。

线路延时的计算原理如下，在时延计算数据包发送过程有如下步骤，A设备基板发送，线路传输，B设备基板接收，B设备基板发送，线路传输，A设备基板接收。当两个设备之间的距离较远时，线路传输的延时应该考虑。由于同步接口的发送时钟与计数器所用的时钟同源，因此两个设备基板的同步接口每发送或接收一个bit的数据，计数器的值也相应得加1。虽然在两个设备基板发送和接收时延计算数据包的时钟频率可能略有不同，但其误差不会影响到计数值得变化，因此完全可以忽略不计，且B设备的基板在接收时延计算数据包完成后在下一时钟周期立即将其回发，因此A设备的基板发送和接收时延计算数据包时的其自身计数器值之差除2，就为线路延时，记为M。具体的计算方法就是A设备的基板在接收B设备基板返回的数据包的包内容后，将其与自身当前计数器的计数值相减后除2即得M。

计算完成后基板再发送同步调整数据包，将线路延时的时钟周期数加以补偿，具体做法就是同步调整包的包内容为基板当前计数器值加上M。在B设备的基板接收到这个数据包，并将包内容的值写入其计数器后，两板卡的计数值将相同，完成自同步。

通常的同一设备内，板卡之间的同步接口往往通过背板相连接，因此同步接口的走线距离很短，以信号延时180ps每千mil计算，走线在250mm的情况下线路延时1.8ns，相当于550Mhz时钟的一个时钟周期。通常同一***内的走线不会超过250mm，因此在绝大多数情况下精度要求能够满足，不需要进行线路延时的计算。由于距离短，基板发送数据包与被同步板接收数据包几乎是同时的，所以基板发送的数据包的包内容中直接发送自己的计数值加上发送数据包的包长度N即可，被同步板卡直接根据该值调整自身的计数器值。由于不需要其他板卡对基板有返回数据包，因此基本发送的数据包可以称作“广播包”因此表示包类型的信息可以为表示广播包的特定信息，包头中编号标识发送此广播包的基板编号，为了便于处理其在对内同步接口传输。同一设备内的其他被同步板只响应自己设备板卡发送过来的广播包。因此在同一设备内自同步的过程简化为图5所示。因此图4所示的协商过程只发生在两个设备的基板之间，在设备内部并不需要。

为了控制同步精度，和防止意外发生，两个设备之间的基板要进行定时同步，即每隔一定时间进行一次上面描述的同步过程。理论上如果两个设备所使用的时钟同频则进行一次同步过程即可，但不同设备间的计数时钟往往是不同频的，因此需要根据需要进行实时调整，即每隔一段时间必需再次进行同步调整。其时间间隔选择与以下两个参数有关，即所能容忍的计数误差范围和所用计数时钟的精度。以两个设备的计数时钟的精度均为10Mhz±1ppm为例，两个设备的计数时钟最多相差2ppm，即每秒差20hz，也就是说两个设备间的计数器在值在1秒内最多可能相差20个计数值，假定允许的两个设备间的计数值相差小于10，则没0.5秒需要进行一次调整。这样即使设备之间由于相对位置改变，引起设备之间同步接口的连线长度发生变化，也不需要人工干预，其在进行下一次同步调整后，将实现自同步。在同一设备内，所有板卡的计数器所使用的时钟很容易实现同源，而其相对距离也不会发生变化，一般不需要再次进行同步，只在有新板卡***或其他板卡掉电的情况下再次进行同步过程。通常为防止上述情况引起的异常，在两设备间的基板完成同步后，各设备的基板随即对内发送一次广播包即可。

(四)附图说明：

图1数据采集板卡间自同步实现示意图；

图2设备间及设备内部各板卡同步接口连接示意图；

图3数据包结构示意图；

图4同步过程示意图；

图5设备内部数据采集板卡同步过程示意图；

图6本发明实现方法示意图；

图7CPLD内部结构图；

图中标号说明如下：

1-本地晶振       2-CPLD                3-数据采集接口

4-锁相环         5-对外同步接口        6-对内同步接口

(五)具体实施方式：

本发明为数据采集***自同步的一种新方法。其实现方法如图6所示，本地晶振(1)产生的本地时钟接CPLD(Complex Programmable LogicDevice)(2)的全局时钟管脚GC。数据采集接口(3)的线路恢复时钟经过锁相环(4)倍频后也接入CPLD(2)的GC。CPLD(2)的GPIO实现对外同步接口(5)和对内同步接口(6)。CPLD(2)与主控CPU(7)通过寄存器的方式进行通信。

CPLD具有可编程性和实现方案易改动的特点，广泛地应用于数字电路的设计中，本发明中的CPLD主要实现以下功能：与CPU通信接口、计数器、CRC生成器、CRC校验器、管脚复用逻辑等如图6所示CPLD虚框中所示。其中计数器的计数时钟与同步接口的发送时钟需同源，设计成同步逻辑，保证同步接口发送1bit数据计数器的值加1。

本发明中CPLD的内部结构如图7所示，其与CPU通信接口主要开放有以下寄存器，计数器值寄存器、工作方式选择寄存器、状态告警寄存器、定时同步间隔时间设置寄存器。这些寄存器主要用于CPU读取CPLD的计数值和对CPLD进行控制。这些寄存器将挂在CPU自身的并行总线之下，CPU可以通过其内部编址空间直接访问。

计数器值寄存器用于CPU读取CPLD中计数器的计数值，来为每个采集进来的数据包加时间信息以区分所采集包的先后顺序。

工作方式选择寄存器用于选择计数器所用的计数时钟以及该板卡是作为基板还是被同步板并设定CPLD的GPIO复用逻辑和输入输出方向。在工作方式寄存器中，选择CPLD计数器所使用的时钟可以为本地晶振也可以使用所采集接口的恢复时钟，一般恢复时钟的频率较低，如E1接口的恢复时钟为2.048MHZ，因此需要加锁相环将时钟频率提高到可用的范围内。其计数时钟选择可以以数据采集接口类型和当前状态来进行，可通过CPU自动或手动下配。该寄存器所控制的管脚复用逻辑保证接收和发送都在CPLD的同样的GPIO上实现，减少了走线的数量，也可以保证在CPLD逻辑设计上在基板和其他被同步板是相同的。其被选为被同步板时，只留对内同步接口并设置为输入。如果选为基板则其对外同步接口设为双向，只在发送时为输出其他时刻为输入，对内同步接口为输出即可。

状态告警寄存器用于反应同步状态，例如出现CRC(Cyclic RedundancyCheck)错误告警，发送和接收的状态等。

本设计中为了防止数据传输过程中出现错误，对数据进行了CRC校验。由基板对发送数据包的包头和包内容进行CRC运算，并将运算值作为数据包的一部份一起发送，被同步板在接收到数据包后对接收到的数据包的包头和包内容进行同样的CRC运算，并将计算的结果与接收到的CRC进行比较，一致的时候认为传输正确。其具体由CRC生成器和CRC校验器来实现，其设计成异步逻辑进行CRC运算，这样可以保证数据发送和接收的实时性，CRC运算的方法即将包头和包内容bit序列中的某些bit为进行异或运算从而得到CRC的bit位。

定时同步间隔时间设置寄存器主要用于设计定时同步时间间隔。该寄存器主要设置计数时钟的分频系数，以计数时钟为时间参考，定期发起同步过程。

简单的运算逻辑是指在延时计算时将当前计数器值与返回值寄存器之值相减并除2来计算延时。

Claims (7)

1.一种数据采集设备自同步的实现方法，使用硬件计数器并通过时延计算和实时调整的方法，使得不同数据采集设备之间的计数器保持在同一计数值或是将其之间的计数值误差控制在一定范围内；设备可以通过这些计数值给每个采集进来的数据包加时间信息，这样保证了区分不同设备采集数据之间的前后关系，从而实现整个***自同步的方法。

2.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：使用可编成逻辑器件CPLD实现硬件计数器和同步接口并进行CRC校验，同步接口发送数据所使用的时钟与其计数器计数所使用的时钟同源，以保证数据发送过程与计数器计数过程同步。

3.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：其发送和接收数据包的格式，分为包头、包内容和CRC三部分，包头用于存放所要同步的板卡编号和标识包功能的信息，包内容为计数值或经过计算后的同步数值，CRC为了防止数据发送错误。

4.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：两个设备的基板之间通过对外同步接口发送和接收时延计算数据包的方式来计算每次发送、传输和接受数据包所用的线路时延；计算方法为主设备基板用当前的计数器值减去所接收到的数据包的包内容并除以2后得到。

5.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：主设备的基板通过发送同步调整数据包来使得其他设备的基板与自己同步，同步调整数据包的包内容为基板当前计数器值加上线路时延。

6.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：在同一设备内部的板卡进行同步时，不需要进行延时计算，基板直接发送“广播包”其包内容为当前计数器的计数值加上数据包的bit位数N，其他被同步板卡收到“广播包”后直接将包的内容写入自身计数器进行同步。

7.根据权利要求1所述的一种数据采集设备自同步的实现方法，其特征在于：采用定时进行同步的方式来保证不同板卡间的计数器值误差在一定的范围内；为了控制同步精度，和防止意外发生，时间间隔应满足公式：T＜u/(F×a)。其中T为定时同步时间间隔，单位秒；u为板卡间允许的最大计数误差，F为所使用的计数时钟频率，单位Mhz；a为板卡间计数时钟的最大精度误差，单位ppm。

Images