CN102098045A - 电子电路频率产生 - Google Patents
电子电路频率产生 Download PDFInfo
- Publication number
- CN102098045A CN102098045A CN2010105865739A CN201010586573A CN102098045A CN 102098045 A CN102098045 A CN 102098045A CN 2010105865739 A CN2010105865739 A CN 2010105865739A CN 201010586573 A CN201010586573 A CN 201010586573A CN 102098045 A CN102098045 A CN 102098045A
- Authority
- CN
- China
- Prior art keywords
- control
- frequency
- circuit
- skew
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims abstract description 18
- 238000012986 modification Methods 0.000 claims abstract description 18
- 230000009466 transformation Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 2
- 230000010355 oscillation Effects 0.000 abstract description 5
- 230000001052 transient effect Effects 0.000 abstract 1
- 230000036962 time dependent Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
- H04B2001/71365—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform using continuous tuning of a single frequency source
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了利用锁相环(10,12,14)来产生具有可选择频率的振荡信号。环路的振荡器(10)接收反馈信号,向该反馈信号添加偏移以降低在做出频率修改时的瞬变效应。连续地使用第一和第二偏移控制值来控制偏移。第一偏移控制值是由修改之前和之后的频率设置的组合控制的。第二偏移控制值是由修改之后的频率设置控制的。使用第一和第二偏移控制值来控制将施加于偏移量施加于锁相环(10,12,14)的振荡器(10)的频率控制信号的偏移。在施加由第二控制偏移值控制的偏移之前的预定时间间隔期间施加由第一控制偏移值控制的偏移。
Description
技术领域
本发明包括频率产生器的电子电路和频率产生方法。
背景技术
使用传统的PLL频率产生器难以实现快速频率跳变。针对诸如跳变瞬时必须短于9.5ns的Wimedia超宽带无线技术之类的无线通信,在例如接收机和发射机中需要频率产生器以提供快速频率跳变。
传统的PLL频率产生器通过将分频的振荡器信号的相位锁定到参考信号,来合成可调频率的信号。通过改变分频比,来实现所产生频率的改变。典型地,在这种改变之后,在PLL锁定到新的频率之前,会出现转变时段。结果,对可实现的频率跳变速度产生限制。
该问题的解决方案采用多个锁相环和复用器,以从这些环路中的可选择的一个中提供输出信号。在这种情况下,可以在选择输出信号之前,使得不同的锁相环锁定在不同的频率下,从而避免在选择之后出现转变时段。可以使用所有所需频率的锁相环。当预先知晓所需的频率跳变时,两个锁相环就足够了,一个切换到下一频率而另一个仍然提供当前频率。
利用多个锁相环的这种解决方案在技术上比较复杂,且需要相当大的电路面积和功耗。
发明内容
其中,目的是提供在不同频率之间切换时减少转变时间间隔。
提供了根据权利要求1的电子电路和根据权利要求8的方法。该电路包括PLL和偏移控制电路,偏移控制电路具有被配置用于确定至少第一和第二控制偏移值的偏移控制值确定电路。偏移确定电路可包括存储元件,用于存储例如表示第一和第二偏移控制值的信息。提供了一种控制电路,以使得偏移控制电路响应于对所选择的频率的修改,在根据第二控制偏移值施加偏移之前的预定时间间隔期间,施加第一控制偏移值所控制的偏移。按照这种方式,该电路实现了在施加对频率设置的修改中由于时间延迟而导致的锁定条件的扰动的减小。
可以基于PLL的参考信号的转变来选择预定时间间隔。在另一实施例中,在修改所选择的频率之后,响应于影响相位检测器所检测的相位的参考信号的最早转变,该预定时间间隔结束。参考信号还可以用于对修改提供时钟,使得参考信号在一个转变处开始中间时间间隔并且在对应的下一转变处结束该中间时间间隔。
在实施例中,偏移控制电路可包括多个存储电路,用于存储相应的第一偏移控制值,控制电路被配置用于基于对所选择的频率的修改来选择第一偏移控制值,以在所述时间间隔期间控制偏移。因此,例如,如果在“n”(例如,n=4)之间切换,则可提供针对n*(n-1)修改的存储位置。
在实施例中,该电路包括控制电路,该控制电路被配置用于在对所选择的频率的进一步修改之后,基于在具有所述预定时间间隔的持续时间的其它时间间隔之后检测到的相位误差来校准第一偏移控制值。可以以特殊校准模式来执行校准,和/或在正常操作期间执行校准。开启电路校准功能使得电路相对于老化更加鲁棒,并且使得不再需要基于出厂的校准。
附图说明
根据使用下图对示意实施例的说明,这些和其它目的和优点方面将变得显而易见:
图1示出了根据共同未决的专利申请的锁相环的实施例;
图2和3示出了相位相对时间的图;
图4示出了具有锁相环的电路;
图5示出了偏移控制电路的流程图;
图6示出了具有锁相环的电路;
图7示出了相位相对时间的图。
具体实施方式
图1示出了在受让于本申请人的、共同未决的、未公布的专利申请(申请号PCT4009IB53375)中描述的具有锁相环的电子电路。该锁相环包括振荡器10、分频器12、相位检测器14、延迟电路14a、偏移控制电路16、16a、复用器16a、加法器18和寄存器19。此外,可以存在多个放大器、滤波器或缓存器(未标记)。振荡器10的输出经由分频器12耦合到相位检测器14的第一输入。相位检测器14的第二输入耦合到用于接收参考信号r(t)的输入。可以提供参考时钟电路(未示出)以提供参考信号。参考时钟电路可以包括例如晶体振荡器。相位检测器14的输出经由加法器18与振荡器10的控制输入相连。
偏移控制电路包括存储电路16和复用器16a。存储电路16用于存储偏移控制值。存储电路16经由复用器16a耦合到加法器18的第一输入。相位检测器14的输出耦合到加法器18的第二输入。加法器18的输出耦合到振荡器10的控制输入。寄存器19具有针对指示信号的输入,和与存储电路16、复用器16a、以及分频器12的控制输入耦合的输出。寄存器19由参考信号r(t)提供时钟。延迟电路14a耦合在将参考信号提供给寄存器19的时钟输入的输入以及相位检测器14的第二输入之间。
在操作中,基本电路操作是锁相环的基本操作,其中,相位检测器14将参考信号r(t)的相位与振荡器信号的下分频版本进行比较,并使用比较结果来控制振荡器频率。将选择所需频率的指示信号施加于寄存器19。加载到寄存器19中的指示信号控制分频器12的分频比。
此外,存储电路16提供针对不同频率选择的控制偏移信号,根据所选择的频率将控制偏移信号与振荡器控制信号相加,以提供非常接近地近似所需频率的振荡频率的初始控制。因此,减少了频率切换之后的稳定时间。寄存器19控制复用器16a选择施加于振荡器10的控制输入的偏移信号所来自的存储电路16。针对锁相环的不同频率设置,存储电路16分别存储不同控制偏移值。当寄存器19加载控制将锁相环切换到不同频率的指示信号时,将对应地改变的控制偏移值提供给振荡器。选择控制偏移值,以将振荡器频率基本上设定在所需的频率。这减少了环路将振荡频率调整到所需频率的频率切换的转变时段。在锁定到所需频率时,可以利用电路(在符号上以积分器示出)来校准存储电路16中的控制偏移值,该电路调整控制偏移值,直到相位检测器14的所产生的输出具有预定的值为止。
延迟电路14a关于参考信号的使用,延迟将参考信号施加于相位检测器14,以控制在不同频率之间切换的定时。共同未决的申请这么做是为了确保电路中的不同延迟会产生相位同步的丢失。
图2示意了随时间变化的图1电路的振荡器相位。如所公知的,相位的线性增加对应于在恒定频率下的振荡。当PLL锁定到不同的频率时,具有彼此不同的斜率的这种线性时间间隔出现。斜率在修改了频率设置之后改变。第一时间点t1指示参考信号r(t)触发了到修改后的频率的切换的转变。作为响应,寄存器19接收新的输入信号并将其施加于分频器12、存储电路16以及复用器16a。理想地,这将导致如t1处的虚线所示的中间频率改变。但是,实际上,这包括如图1中所示的延迟d1、d2和d3:d1是参考信号r(t)中的转变与在振荡器10的控制输入处出现新的控制偏移值之间的延迟,d2是从施加新的控制偏移到其在PLL的输出上起作用之间的延迟,d3是在PLL的输出处的信号改变与其经由分频器12在相位检测器14上起作用之间的延迟。
如图2所示,延迟导致从触发频率切换的第一时间点t1到振荡器10的相位(即,频率)的斜率发生改变的第二时间点t2的延迟D。由于延迟D可以在相位比较中引入差错,因此延迟D会影响稳定时间。在将参考信号r(t)施加于相位检测器14之前延迟电路14a将参考信号r(t)延迟相同的延迟D。以这种方式,确保了在相位检测器14的输入处的参考信号r(t)的每个时段期间,来自振荡器10的相位检测器输入是对应单个频率设置的结果。以这种方式,避免了由于延迟带来的频率扰动。
尽管延迟电路14a提供了可行的解决方案,但是应该注意到,延迟电路通常包括模拟信号处理,而这对制造的要求比数字解决方案更高。多数锁相环都可以通过数字电路或者模拟电路来实现。例如,可以使用数字操作的振荡器10、加法器18和相位检测器14,或者可以使用模拟振荡器10、加法器18和/或相位检测器14。分频器12通常是数字电路。存储电路16可以是数字存储电路,或者可选地,可以将存储电容器用作存储电路。当将数字信号从相位检测器14和存储电路16传递给振荡器10时,存储电路16可被实现为数字存储器,复用器16a形成该存储器的一部分。
然而,在图1的电路中,对延迟的补偿包括必须被调谐到其它组件的延迟的延迟电路14a。希望提供可以通过数字处理实现的补偿。
图3示出了另一实施例的电路随时间变化的相位。这里,从第一频率到第二频率的切换包括在施加根据第一和第二频率的控制信号的初始状态和最终状态之间的中间状态。在电路处于中间状态的时间间隔30期间,相位(频率)的斜率与初始和最终状态的斜率不同。使用该不同的斜率来补偿延迟D的影响。
图4示出了实现图3所示行为的电子电路。该电子电路包括具有偏移控制电路44的锁相环,偏移控制电路44附加地包含状态控制器40和存储器42,存储器42包括用于存储表示偏移控制值的信息的存储电路。状态控制器40的输入耦合到寄存器19,输出耦合到复用器16a。此外,状态控制器40耦合到存储器42。在中间状态期间,存储器42用作针对要施加于振荡器10的控制输入的第一控制偏移值的查找表。为了与这些第一控制偏移值相区分,下面将来自存储电路16的偏移称为“第二控制偏移值”。状态控制器40被配置用于检测不同所需PLL频率之间的切换,并作为响应来激活中间状态。状态控制器40被配置用于基于切换,从存储器42中选择第一控制偏移值,并使得复用器16a在中间状态激活的同时根据所选择的第一控制偏移值来提供偏移信号。
图5示出了操作的流程图。在第一步骤51中,状态控制器40监控寄存器10中的频率设置是否被修改。如果是,则状态控制器切换到后续的中间状态和随后的正常状态。在中间状态下,临时将从存储器42得到的控制信号施加于振荡器10。在正常状态下,将从所选择的一个存储电路16得到的控制信号施加于振荡器10。
当寄存器19中的频率设置改变时,状态控制器40执行第二步骤52,在步骤52中,使用在前的频率设置和修改后的频率设置的组合来选择存储器42中将使用的第一控制偏移值所在的位置。在第三步骤53中,状态控制器40将所选择的位置的第一控制偏移值所确定的偏移信号施加于复用器16a。此外,状态控制器40控制复用器16a将该偏移信号施加于加法器18。因此,状态控制器40使电路进入中间状态。
在第四步骤54中,状态控制器40等待,直到经过了参考信号的时段。之后,状态控制器40执行第五步骤55,在第五步骤55中,控制复用器16a将偏移信号从修改后的频率所选择的存储电路16馈送到加法器18。在此处,该过程返回到第一步骤51。因此,状态控制器40使电路进入最终状态。
状态控制器40可以使用比较器和状态寄存器来实现,比较器的输入耦合到寄存器19的输入和输出,以比较连续的频率设置,状态寄存器耦合到比较器的输出并由参考信号提供时钟。状态寄存器可以用于在存储电路16和存储器42的偏移输出之间进行选择。寄存器19的输入和输出的组合可以与存储器42的地址输入耦合,所产生数据由参考信号时钟输入到存储器的输出寄存器。
图6示出了具有偏移控制电路44的实施例,其中,在数字存储器60中组合了由状态控制器40寻址的、针对第一和第二控制偏移值的存储器。数字存储器60将控制偏移值从所寻址的地址提供给加法器16。响应于频率设置的修改,状态控制器40在参考信号的第一周期内对第一控制偏移值进行寻址,之后在后续周期中对第二控制偏移值进行寻址。在该实施例中,控制器40的偏移控制部分可以仅将寄存器19的输入和输出的组合提供给存储器60的地址输入,并将参考信号提供给存储器60的时钟输入。存储器可以在由与寄存器19的输入和输出相互对应的地址所寻址的位置处存储第一偏移控制值,并在与寄存器19的输入和输出相互对应的地址所寻址的位置处存储第二偏移控制值。
在实施例中,可以在存储器60、42中提供预编程的第一控制偏移值以用于中间状态。在可选实施例中,可以设计电路以提供对第一控制偏移值的校准。可以使用反馈方法,其中,使用在修改频率设置之后的参考信号的第一时段结束处的相位检测器输出来调整第一控制偏移值。可以使用调整反馈方法,该方法被配置用于基于在第一时段结束处的相位检测器输出和预定值之间的差值来调整第一控制偏移值。
状态控制器40被配置用于在例如软件控制之下执行该环路。可以通过切换到专用校准模式来执行校准,其中,修改频率设置以能够调制第一控制偏移值。可选地,可以使用在正常操作期间对偏离设置的修改。
可注意到,可在反馈环路中类似地确定第二控制偏移值。该环路被配置用于调制第二控制偏移值。但是,区别在于,可以基于在修改频率设置之后参考信号的晚于第一时段的时段结束处的相位检测器输出之间的差值来调整第二控制偏移值。与之不同,可以基于在修改频率设置之后参考信号的第一时段结束处的相位检测器输出之间的差值来调整第一控制偏移值。
在实施例中,在修改之前和之后,针对各个频率设置对,提供对应的第一控制偏移值。相反,可以针对各个单独的频率设置来提供对应的第二控制偏移值。因此,如果使用“n”个频率设置(例如,n=4),可以在所有频率设置之间切换,则针对第二控制偏移值使用n个存储器位置,针对第一控制偏移值使用n*(n-1)存储器位置。当然,当仅使用有限数目的特定频率切换时,需要较少的位置。
尽管描述了存储电路和/或存储器用作偏移确定电路以提供偏移控制值的实施例,但是,应该认识到,可选地,偏移确定电路可以包括算术(arithmetic)电路以提供偏移控制值。电子电路可包括偏移确定电路,其输出用于提供偏移以控制振荡器10。偏移确定电路可包括存储电路16、存储器42或60、和/或算术电路,以确定偏移控制值。
例如,可以存在至少近似地定义振荡器10的频率控制输入信号与其振荡频率之间的关系的已知数学表达式。在这种情况下,电子电路可包括以算术电路代替存储电路16的偏移确定电路,该算术电路被配置用于根据数学关系,基于频率设置来计算第二偏移控制值。
类似地,可以由数学表达式来定义第一偏移控制值。所希望的锁相环的频率设置“f”与在从前一频率设置f’修改频率设置之后在中间状态期间的频率fd之间的差值fc=fd-f可以表示为fc=(f-f’)*D/T,其中T是中间状态的持续时间。这可以与至少近似地定义了振荡器10的频率控制输入信号与其振荡频率之间的关系的数学表达式偏移=G(f)相组合。在这种情况下,电子电路可包括以算术电路代替存储器42或60的偏移确定电路,该算术电路被配置用于根据数学关系G(f+(f-f’)*D/T),基于频率设置来计算第一偏移控制值。
当使用存储器和/或存储元件来确定偏移控制值时,这些值可以由与值相对应的数字来表示。代替数字,可以使用其它类型的信息,例如定义了从偏移控制值的表中进行选择的代码。当使用模拟偏移值时,偏移控制电路可以包括数模转换器,用于将信息转换为模拟偏移信号。当使用数字PLL时,不需要这种转换器,或者当使用部分数字的PLL时,可以在偏移控制电路之外应用数模转换。在模拟技术方案中,可以在作为例如电容器的存储电路中存储表示偏移控制值的模拟信息。
图7示出了另一实施例的电路的随时间变化的相位。这里,在必须实现频率设置的修改(并且施加于分频器12)的有效修改时间点“t1”之前激活中间状态。在该实施例中,在有效修改时间点之前,在中间状态中使用针对在前频率的偏移控制的修改版本。可以使用修改之前的频率设置“f’”与在中间状态期间的频率fd之间的差值fc=fd-f’,该差值满足与在所述修改时间点之后应用中间状态时的关系相同的关系。这可以使用与寄存器19串连的、在寄存器19与分频器12之间的附加寄存器(未示出)来实现,以延迟频率设置。
尽管描述了分频器12用于实现频率设置或锁相环的实施例,但是,应该认识到,可以将相同类型的偏移控制应用于锁相环,其中,通过其它手段来设置频率,例如使用环绕累加相位检测器的辅助环路。
尽管描述了利用加法器18来施加控制偏移、将控制器偏移加到从相位检测器14得到的信号的实施例,但是,应该认识到,可以使用其它施加偏移的方式。例如,可以使用具有多个输入、以便以不同方式施加偏移的振荡器10。
尽管描述了中间状态持续到修改频率设置之后的参考信号的第一转变为止的实施例,但是,应该认识到,可以使用不同的持续时间,只要可以使用补偿由于延迟而导致的相位误差的对应的不同第一控制偏移值。
Claims (8)
1.一种电子电路,包括:
-锁相环(10,12,14),具有环路频率选择输入,并包括可控振荡器(10),所述可控振荡器(10)具有振荡器频率控制输入;
-偏移控制电路(16,42,16a),与振荡器频率控制输入耦合,以将偏移施加到可控振荡器(1 0)的控制信号,所述偏移控制电路(16,42,16a)包括偏移控制值确定电路(16,42),偏移控制值确定电路(16,42)被配置用于至少部分彼此独立地确定至少第一和第二控制偏移值;
-控制电路(40),具有与环路频率选择输入耦合的控制电路输入、和与偏移控制电路(16,42,16a)耦合的控制电路输出,所述控制电路(40)被配置用于响应于对所选择的频率的修改,使偏移控制电路(44)在根据第二控制偏移值来施加偏移之前,在预定时间间隔期间施加第一控制偏移值控制的偏移。
2.根据权利要求1所述的电子电路,其中,偏移控制值确定电路(16,42)包括用于存储表示第一和第二偏移控制值的信息的存储电路(42),所述偏移是根据所述信息确定的。
3.根据权利要求1或2所述的电子电路,其中,锁相环(10,12,14)包括相位检测器(14),所述相位检测器(14)具有:第一输入,耦合到用于接收参考信号的输入;第二输入,耦合到可控振荡器(10)的振荡器输出;以及输出,耦合到振荡器频率控制输入,所述控制电路(40)具有耦合到针对参考信号的输入的输入,控制电路(40)被配置用于基于参考信号的转变来选择所述预定时间间隔。
4.根据权利要求3所述的电子电路,其中,所述控制电路(40)被配置用于响应于在修改所选择的频率之后影响相位检测器(14)检测到的相位的参考信号的最早转变来结束所述预定时间间隔。
5.根据权利要求3所述的电子电路,其中,所述控制电路(40)被配置用于在触发修改的第二转变之前,在参考信号的第一转变处开始所述预定时间间隔,所述预定时间间隔是响应于所述第二转变而结束的。
6.根据前述权利要求之一所述的电子电路,其中,所述偏移控制电路(16,42,16a)包括用于存储相应第一偏移控制值的多个存储电路,所述控制电路(40)被配置用于基于对所选择的频率的修改,在所述时间间隔期间选择第一偏移控制值以控制偏移。
7.根据权利要求1所述的电子电路,其中,所述控制电路(40)被配置用于在对所选择的频率的进一步修改之后,基于在具有所述预定时间间隔的持续时间的其它时间间隔之后检测到的相位误差,来校准所述第一偏移控制值。
8.一种从锁相环(10,12,14)产生具有可选择频率的振荡信号的方法,所述方法包括:
-检测锁相环(10,12,14)的频率设置的修改;以及响应于检测:
-根据修改之前和之后的频率设置的组合来确定第一偏移控制值;
-根据修改之后的频率设置来确定第二偏移控制值;
-使用第一和第二偏移控制值来控制将偏移量施加于锁相环(10,12,14)的振荡器(10)的频率控制信号,在施加由第二控制偏移值控制的偏移之前,在预定时间间隔期间施加由第一控制偏移值控制的偏移。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09178765.5 | 2009-12-10 | ||
EP09178765A EP2333972B1 (en) | 2009-12-10 | 2009-12-10 | Electronic circuit frequency generation |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102098045A true CN102098045A (zh) | 2011-06-15 |
Family
ID=42224856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105865739A Pending CN102098045A (zh) | 2009-12-10 | 2010-12-09 | 电子电路频率产生 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8198943B2 (zh) |
EP (1) | EP2333972B1 (zh) |
CN (1) | CN102098045A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105322962A (zh) * | 2014-07-03 | 2016-02-10 | 清华大学 | 频率振荡器稳定度优化装置及方法 |
CN113541686A (zh) * | 2021-07-23 | 2021-10-22 | 上海壁仞智能科技有限公司 | 频率切换电路 |
CN113643733A (zh) * | 2021-08-17 | 2021-11-12 | 群联电子股份有限公司 | 信号调制装置、存储器存储装置及信号调制方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8644782B2 (en) | 2011-11-14 | 2014-02-04 | Apple Inc. | Agile clocking with receiver PLL management |
WO2014013289A1 (en) * | 2012-07-20 | 2014-01-23 | Freescale Semiconductor, Inc. | Calibration arrangement for frequency synthesizers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757238A (en) * | 1996-08-19 | 1998-05-26 | International Business Machines Corporation | Fast locking variable frequency phase-locked loop |
US6417738B1 (en) * | 1997-10-21 | 2002-07-09 | Emhiser Research Limited | Adaptive frequency-hopping oscillators |
CN1524336A (zh) * | 2001-02-22 | 2004-08-25 | �����ɷ� | 二点调变pll电路之修正方法及修正电路 |
CN1585275A (zh) * | 2003-08-19 | 2005-02-23 | 因芬尼昂技术股份公司 | 控制振荡器之方法及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6771133B2 (en) * | 1997-10-21 | 2004-08-03 | Emhiser Research Limited | Phase-locked oscillator with improved digital integrator |
GB0202884D0 (en) * | 2002-02-07 | 2002-03-27 | Nokia Corp | Synthesiser |
JP4127208B2 (ja) * | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
US7812677B2 (en) * | 2007-11-30 | 2010-10-12 | Itt Manufacturing Enterprises, Inc. | Synthesizer characterization in real time |
CN101471662B (zh) * | 2007-12-26 | 2012-06-06 | 张海英 | 用于OFDM UWB的6至8.2GHz五频带频率综合器 |
WO2010015996A1 (en) | 2008-08-04 | 2010-02-11 | Nxp B.V. | State saving control loop for generating at least one output signal |
US20110134964A1 (en) | 2008-08-21 | 2011-06-09 | Nxp B.V. | Frequency synthesizer and configuration for an enhanced frequency-hopping rate |
-
2009
- 2009-12-10 EP EP09178765A patent/EP2333972B1/en active Active
-
2010
- 2010-12-09 US US12/964,396 patent/US8198943B2/en not_active Expired - Fee Related
- 2010-12-09 CN CN2010105865739A patent/CN102098045A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757238A (en) * | 1996-08-19 | 1998-05-26 | International Business Machines Corporation | Fast locking variable frequency phase-locked loop |
US6417738B1 (en) * | 1997-10-21 | 2002-07-09 | Emhiser Research Limited | Adaptive frequency-hopping oscillators |
CN1524336A (zh) * | 2001-02-22 | 2004-08-25 | �����ɷ� | 二点调变pll电路之修正方法及修正电路 |
CN1585275A (zh) * | 2003-08-19 | 2005-02-23 | 因芬尼昂技术股份公司 | 控制振荡器之方法及装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105322962A (zh) * | 2014-07-03 | 2016-02-10 | 清华大学 | 频率振荡器稳定度优化装置及方法 |
CN105322962B (zh) * | 2014-07-03 | 2019-01-29 | 清华大学 | 频率振荡器稳定度优化装置及方法 |
CN113541686A (zh) * | 2021-07-23 | 2021-10-22 | 上海壁仞智能科技有限公司 | 频率切换电路 |
CN113643733A (zh) * | 2021-08-17 | 2021-11-12 | 群联电子股份有限公司 | 信号调制装置、存储器存储装置及信号调制方法 |
CN113643733B (zh) * | 2021-08-17 | 2023-10-13 | 群联电子股份有限公司 | 信号调制装置、存储器存储装置及信号调制方法 |
Also Published As
Publication number | Publication date |
---|---|
US8198943B2 (en) | 2012-06-12 |
US20110140791A1 (en) | 2011-06-16 |
EP2333972B1 (en) | 2012-08-29 |
EP2333972A1 (en) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7791415B2 (en) | Fractional-N synthesized chirp generator | |
CN102882519B (zh) | 可调节延迟器、用于延迟输入信号的方法及极坐标传送器 | |
CN102098045A (zh) | 电子电路频率产生 | |
EP2858243A1 (en) | An offset cancellation technique for duty cycle correction loops | |
US8552775B2 (en) | Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same | |
KR20090082208A (ko) | 주파수의 도함수의 구분적 추정치를 사용하는 클럭 및 데이터 복구 | |
US11095296B2 (en) | Phase modulator having fractional sample interval timing skew for frequency control input | |
EP3001567B1 (en) | Phase tracker for a phase locked loop | |
US20160294398A1 (en) | Clock synchronizer | |
KR102123901B1 (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
KR101767349B1 (ko) | 델타 시그마 변조를 이용한 신호의 오류 정정을 위한 방법 및 디바이스 | |
KR20170083816A (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
WO2017184285A1 (en) | Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter | |
US7636020B1 (en) | Mitigating fractional spurs in fractional-N frequency synthesizer systems | |
US9397671B2 (en) | Delay locked loop and semiconductor apparatus | |
CN104584430A (zh) | 基于参考电压的相位旋转器 | |
US5053728A (en) | Phase locked loop frequency modulator using data modulated digital synthesizer as reference | |
CN113114227A (zh) | 多相位时钟信号相位差检测电路与方法、数字相位调制*** | |
US11722139B2 (en) | Frequency-locked loop and method for correcting oscillation frequency of output signal of frequency-locked loop | |
US8656203B2 (en) | Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter | |
US9800250B2 (en) | Digitally controlled oscillator and electronic device including the same | |
JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
WO2021178147A1 (en) | Phase modulator having fractional sample interval timing skew for frequency control input | |
CN110832778B (zh) | Pll电路 | |
CN103312343A (zh) | 发射器及其降低频率偏移的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110615 |