CN102096783B - 一种基于fpga的税控专用算法加密卡 - Google Patents

Abstract

本发明提供一种基于FPGA的税控专用算法加密卡，本发明公开了一种基于FPGA的税控专用算法加密卡，包括：现场可编程门阵列(以下简称FPGA)芯片、税控专用密码算法芯片、FPGA配置芯片、电源芯片、PCI-IP核。该加密卡通过32位PCI总线与主机进行数据的交互。本发明主要用于税控领域的数据加解密操作，利用FPGA和嵌入式PCI-IP核技术实现了PCI总线的接口逻辑，通过FPGA的状态机控制密码芯片的运行。该加密卡具有速度快、效率高、成本低、功耗小的优点。

Description

一种基于FPGA的税控专用算法加密卡

技术领域

本发明涉及一种计算机应用技术，具体地说是一种基于FPGA的税控专用算法加密卡。

背景技术

由于***制作方面的缺陷和税控部门管理的漏洞，目前我国假***猖獗，给国家造成大量的税收流失。一方面从事餐饮、服务、商贸、建筑及运输业等的相关人员为了偷税漏税的目的会购买假***；另一方面很多企业的相关人员为贪污侵占，在见不得光的现金交易下会购买大量假***。当前国税、地税、各省、各税种***不同，辨别难度非常大，因此给造假者可乘之机。本发明基于FPGA的税控专用算法加密卡可以有效的解决上述问题，提供高效的防伪措施。该加密卡通过将***上的有关数据加密成一组防伪码，打印在***相应的区域上，由于采用的是国密局推荐的高安全性的算法芯片，因此***很难被篡改，从而可以满足税务机关对***管理和身份认证的要求。

发明内容

本发明的目的是提供一种基于FPGA的税控专用算法加密卡。

本发明的目的是按以下方式实现的，硬件包括，FPGA芯片、8片税控专用密码算法芯片SSX12、配置芯片EPCS4、电源芯片1、电源芯片2、40MHz晶体振荡器、程序调试口J2、程序下载口J1、嵌入式PCI-IP核；其中：

FPGA芯片是整个加密卡的核心，在FPGA芯片内部通过嵌入式PCI-IP核用于与物理上的32位PCI总线相连，实现加密卡与主机的数据传输；

FPGA芯片与8片税控专用算法芯片相连实现数据的交互，在FPGA内部设置RAM区实现数据的存储；FPGA芯片内设计状态机实现对算法芯片的逻辑控制；

40MHz晶体振荡器与FPGA芯片相连，后者再通过内部的锁相环分频出12MHz时钟供给8个算法芯片，作为算法芯片的工作时钟；

配置芯片EPCS4实现加密卡程序的存储，配置芯片EPCS4芯片与FPGA芯片相连，每次上电后FPGA需要读取配置芯片EPCS4里的程序进行加密卡的配置与初始化；

程序下载口J1、程序调试接口J2、电源芯片1、电源芯片2的作用为加密卡提供工作电压；

加密卡业务流程如下：

1)通过上层软件设置好需要传送的待加密或解密的数据包，设置FPGA芯片的相关命令；

2)启动数据传输，将数据包通过PCI总线依次传入FPGA的RAM区；

3)待所有数据包传输完成后，FPGA设置相关进程，启动状态机，FPGA指定8片算法芯片中的任意一片或几片开始工作，之后数据传给相应的算法芯片；

4)各算法芯片SSX12开始工作，此时FPGA芯片等待运算的完成；

5)各算法芯片运算完成后再在状态机的控制下将加密或解密后的数据传回到RAM区相应的地址范围内，待所有数据传完之后状态机产生中断信号，FPGA之后通过PCI总线将运算完成的数据传回到PC机，至此完成了加密卡的一次业务流程。

采用了FPGA芯片，实现数据的存储和控制算法芯片的工作。

采用国家密码管理局推荐的税控专用密码算法芯片SSX12。

本发明涉及信息安全领域，主要应用于税控行业。本发明保证***数据的正确加解密、可靠存储、防止篡改等，可以满足税务机关***管理的要求。核心是利用FPGA芯片的嵌入式PCI-IP核技术、逻辑控制和高效的状态机实现加密卡的业务功能。

本发明的优异效果是：该加密卡主要用于税控领域的数据加解密操作，利用FPGA芯片和嵌入式PCI-IP核技术实现了PCI总线的接口逻辑，并通过FPGA芯片的状态机控制密码芯片的高效运行，对数据快速处理。

附图说明

图1是基于FPGA的税控专用算法加密卡***框图。

具体实施方式

参照说明书附图对本发明的加密卡作以下详细地说明。

本发明的一种基于FPGA的税控专用算法加密卡，可以通过如下措施达到：

1)FPGA芯片：选用美国Altera公司CycloneIII系列的EP3C16F484C8器件，该芯片总引脚数484，其中I/O引脚为346，RAM总量为63KB，逻辑单元(LE)15408个。FPGA是整个加密卡的核心，在其内部利用嵌入式PCI-IP核实现与PCI总线的连接；同时设置RAM区实现数据的存储，并利用可编程技术、通过状态机实现对8个算法芯片的控制。

2)税控专用密码算法芯片：采用国家密码管理局推荐的税控专用密码算法芯片SSX12，该芯片专门用于税控等信息安全领域，功能主要有数据加密、解密、生成支付密码等，有效保证用户进行交易时数据的安全性。其主要特点为：每片算法芯片均有各自独立的ID号，所有加密运算均在片内完成，支持3.3V或5V双工作电压，当工作主频为12MHz时，产生支付密码速度大于8次/秒。

3)配置芯片EPCS4：采用Altera公司的EPCS4芯片，该芯片用来存储加密卡的程序。加密卡每次上电后FPGA芯片首先从配置芯片EPCS4里读取程序。

4)晶体振荡器：采用40MHz的有源晶振，作为FPGA芯片工作的主频。

5)电源1：采用美国TI公司的电源转换芯片TPS767D301，其主要作用是将PCI总线上的5V电压转换为两路3.3V和2.5V电压，分别供给FPGA芯片的I/O引脚和锁相环引脚。另外3.3V电压也供给加密芯片使用。

6)电源2：采用美国ST公司电源转换芯片LD1117AS12TR，作用是将PCI总线上的5V电压转换为一路1.2V电压，供FPGA芯片的内核电路使用。

7)程序下载接口J1：此接口用于连接Altera的下载线ByteBlasterII的一端，主机通过并口和下载线可以将程序下载到配置芯片EPCS4中。

8)程序调试接口J2：此接口为JTAG口，也用于连接ByteBlasterII，在加密卡调试的过程中将程序下载至FPGA芯片中。通过FPGA芯片自带的嵌入式逻辑分析仪SignalTap，可以在显示器上清楚的显示各信号的时序波形，从而方便了程序的修改和调试。

实施例：

下面结合附图对本发明的加密卡作进一步描述：

如附图所示，本发明基于FPGA的税控专用算法加密卡所示用的硬件包括：FPGA芯片、8片税控专用密码算法芯片SSX12、配置芯片EPCS4、电源芯片1、电源芯片2、40MHz晶体振荡器、程序调试口J2、程序下载口J1、嵌入式PCI-IP核。

FPGA芯片是整个加密卡的核心，在其内部通过嵌入式PCI-IP核用于与物理上的32位PCI总线相连。

FPGA芯片与8片税控专用算法芯片相连实现数据的交互，在FPGA内部设置RAM区实现数据的存储；FPGA芯片内设计状态机实现对算法芯片的逻辑控制。

40MHz晶体振荡器与FPGA芯片相连，后者再通过内部的锁相环分频出12MHz时钟供给8个算法芯片，作为算法芯片的工作时钟。

配置芯片EPCS4芯片与FPGA芯片相连，每次上电后FPGA芯片需要读取配置芯片EPCS4里的程序进行加密卡的配置与初始化。

程序下载口J1、程序调试接口J2、电源1、电源2的作用前面已提及，此处不再赘述。

加密卡的一次业务流程如下：

1)通过上层软件设置好需要传送的待加密(解密)的数据包，设置FPGA芯片的相关命令。

2)启动数据传输，将数据包通过PCI总线依次传入FPGA芯片的RAM区。

3)待所有数据包传输完成后，FPGA芯片设置相关进程，启动状态机，FPGA芯片可以指定8片算法芯片中的任意一片或几片开始工作。之后数据传给相应的算法芯片。

4)各算法芯片SSX12开始工作，此时FPGA芯片等待运算的完成。

5.各算法芯片运算完成后再在状态机的控制下将加密(解密)后的数据传回到RAM区相应的地址范围内。待所有数据传完之后状态机产生中断信号，FPGA芯片之后通过PCI总线将运算完成的数据传回到PC机。至此完成了加密卡的一次业务流程。

除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (1)

1.一种基于FPGA的税控专用算法加密卡，其特征在于，硬件包括，FPGA芯片、8片税控专用密码算法芯片SSX12、配置芯片EPCS4、电源芯片1、电源芯片2、40MHz晶体振荡器、程序调试接口J2、程序下载口J1、嵌入式PCI-IP核；其中：

FPGA芯片是整个加密卡的核心，FPGA芯片内部，通过嵌入PCI-IP核与物理上的32位PCI总线相连，实现加密卡与主机的数据传输；

FPGA芯片与8片税控专用算法芯片相连实现数据的交互，在FPGA内部设置RAM区实现数据的存储；在FPGA芯片内设置状态机实现对算法芯片的逻辑控制；

40MHz晶体振荡器与FPGA芯片相连，后者再通过内部的锁相环分频出12MHz时钟供给8个算法芯片，作为算法芯片的工作时钟；

配置芯片EPCS4实现加密卡程序的存储，配置芯片EPCS4芯片与FPGA芯片相连，每次上电后FPGA需要读取配置芯片EPCS4里的程序进行加密卡的配置与初始化；

程序下载口J1、程序调试接口J2、电源芯片1、电源芯片2的作用是为加密卡提供工作电压；

加密卡业务流程如下：

1)通过上层软件设置好需要传送的待加密或解密的数据包，设置FPGA的相关命令；

2)启动数据传输，将数据包通过PCI总线依次传入FPGA的RAM区；

3)待所有数据包传输完成后，FPGA设置相关进程，启动状态机，FPGA指定8片算法芯片中的任意一片或几片开始工作，之后数据传给相应的算法芯片；

4)各算法芯片SSX12开始工作，此时FPGA等待运算的完成；

5)各算法芯片运算完成后再在状态机的控制下将加密或解密后的数据传回到RAM区相应的地址范围内，待所有数据传完之后状态机产生中断信号，FPGA之后通过PCI总线将运算完成的数据传回到PC机，至此完成了加密卡的一次业务流程。