CN102067340A - 具有在p-型层内钝化的半导体发光器件 - Google Patents
具有在p-型层内钝化的半导体发光器件 Download PDFInfo
- Publication number
- CN102067340A CN102067340A CN2008801307857A CN200880130785A CN102067340A CN 102067340 A CN102067340 A CN 102067340A CN 2008801307857 A CN2008801307857 A CN 2008801307857A CN 200880130785 A CN200880130785 A CN 200880130785A CN 102067340 A CN102067340 A CN 102067340A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- passivation
- doping semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000002161 passivation Methods 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000006798 recombination Effects 0.000 claims abstract description 10
- 238000005215 recombination Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 47
- 238000010276 construction Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
一种半导体发光器件，该器件包括衬底；第一掺杂半导体层；位于所述第一掺杂层上的第二掺杂半导体层，以及位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层。该器件还包括与所述第一掺杂半导体层连接的第一电极，其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上将所述第一电极与所述第一掺杂半导体层的边缘隔离，从而降低表面复合。该器件进一步包括与所述第二掺杂半导体层连接的第二电极以及钝化层，其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧面，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
Description
发明领域
本发明披露涉及一种半导体发光器件。更具体而言，本发明涉及一种新的能有效降低漏电流并增强器件可靠性的在p-型层内钝化的半导体发光器件。
背景技术
期待固态照明能引领下一代照明技术。高亮度发光二极管(HB-LEDs)从作为显示器件的光源至替代用于传统照明的灯泡，其应用越来越广泛。一般来说，成本、效率及亮度是决定LED商业价值的三个最重要的因素。
LED产生的光来自有源区，该区夹于受主掺杂层(p-型掺杂层)和施主掺杂层(n-型掺杂层)之间。当LED被施以正向电压时，载流子，包括来自p-型掺杂层的空穴和来自n-型掺杂层的电子，在有源区复合。在直接带隙材料中，这种复合过程释放出光子形式的能量，或是波长对应有源区内材料带隙能量的光。
为了保证LED的高效率，理想的是载流子只在有源区复合，而不会在其他地方如LED横侧表面上复合。然而，由于在LED横侧表面上的晶体结构的陡峭结束，使得在这样的表面上有大量的复合。此外，LED表面对其周围的环境非常敏感，这常导致额外的杂质和缺陷。环境诱致的损害会严重地降低LED的可靠性和稳定性。为了将LED与诸多的环境因素如湿气、离子杂质、外部电场、热等隔绝，并维持LED的功能性和稳定性，重要的是保持表面洁净和保证可靠的LED封装。另外，同样关键的是应用表面钝化来保护表面。这种表面钝化包括在LED表面上沉积非反应材料组成的薄层。
图1图示了用于具有垂直电极结构的LED的传统钝化方法。这种LED结构从上至下具有：钝化层100，n-侧(或p-侧)电极102，n-型(或p-型)掺杂半导体层104，基于多量子阱(MQW)结构的有源层106，p-侧(或n-侧)电极110，以及衬底112。
钝化层阻止了不想发生的载流子在LED表面上复合。对于图1中所示的垂直电极LED结构来说，表面复合倾向于发生在MQW有源区106的侧面。然而，用常规钝化层形成的侧面覆盖，如图1中所示的层100，效果不甚理想。这种弱的侧面覆盖通常是由标准的薄膜沉积技术，如等离子增强化学汽相沉积(PECVD)和磁控溅射沉积来实现。由钝化层形成的侧面覆盖的质量在具有更陡峭台阶，如台阶高于2μm的器件中更差，而对于大多数垂直电极LED来说也是如此。在这样的情况下，钝化层常含有大量的孔，孔的存在会大大降低其阻止载流子表面复合的能力。反过来，增大的表面复合率提高了反向漏电流量，导致LED效率和稳定性的下降。此外，形成p-侧电极的金属会扩散至p-n结，使漏电流上升。
发明内容
本发明的一个实施例提供一种半导体发光器件，该器件包括衬底，位于所述衬底上的第一掺杂半导体层，位于所述第一掺杂半导体层上的第二掺杂半导体层以及位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层。该器件还包括与所述第一掺杂半导体层连接的第一电极，其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上将第一电极与第一掺杂半导体层的边缘隔离，从而降低表面复合。该器件进一步包括与所述第二掺杂半导体层连接的第二电极以及钝化层，其实质上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧墙，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
在该实施例的一个变型中，所述衬底包括下列材料中的至少一种：Cu，Cr，Si，以及SiC。
在该实施例的一个变型中，所述钝化层包括下列材料中的至少一种：SiOx，SiNx以及SiOxNy。
在该实施例的一个变型中，所述第一掺杂半导体层是p-型掺杂半导体层。
在该实施例的另一个变型中，所述p-掺杂层半导体层的钝化部分未被Pt覆盖，并且是通过选择性低温退火处理使钝化部分内掺杂剂处于不被激活的状态而形成的。
在该实施例的另一变型中，所述p-型掺杂半导体层的钝化部分是通过选择性钝化处理将氢离子引入钝化部分来形成。
在该实施例的一个变型中，所述第二掺杂半导体层是n-型掺杂半导体层。
在该实施例的一个变型中，所述MQW有源层包括GaN和InGaN。
在该实施例的一个变型中，所述钝化层由下列方法中的一种来形成：等离子增强化学汽相沉积(PECVD)，磁控溅射沉积，以及电子束(e-束)蒸发。
在该实施例的一个变型中，钝化层的厚度为300～10000埃。
附图说明
图1图示了用于具有垂直电极结构的LED的常规钝化方法。
图2A图示了根据本发明一个实施例的具有被预制图形化成沟槽和台面的部分衬底。
图2B图示了根据本发明一个实施例的被预制图形化的衬底的横截面视图。
图3给出图表说明根据本发明一个实施例的制备具有在p-型层内钝化的发光器件的过程。
图4给出图表说明根据本发明一个实施例的制备具有在p-型层内钝化的发光器件的过程。
具体实施例
给出以下描述，以使得本领域技术人员能够制造和使用本发明，且这些描述是在一定应用及其需求的背景下提供的。公开实施例的许多修改对本领域技术人员来说是显而易见的，且在不偏离本发明精神实质和范围的前提下，这里限定的一般原理可以被应用至其他实施例。因此，本发明并不限于所公开的实施例，而是与权力要求的最大范围一致。
本发明的实施例提供一种制备具有在p-型层内钝化的LED器件的方法。p-型层内的钝化部分与单独的钝化层相结合可有效地降低载流子的表面复合率，提高LED器件的可靠性。在本发明的一个实施例中，取代在多层半导体结构(包括n-型掺杂层，p-型掺杂层和有源层)的外部表面上只沉积单个钝化层的做法，在p-型层内也形成钝化部分。p-型层内钝化层部分的存在为p-n结的侧面和p-侧电极之间提供的有效地隔离，从而减少漏电流。
制备衬底
InGaAlN(InxGayAl1-x-yN，0＜＝x＜＝1，0＜＝y＜＝1)是制造短波长发光器件的最理想的材料之一。为了在常规大尺寸衬底(如Si晶片)上制造无裂纹多层InGaAlN结构，这里介绍一种预制图形化衬底成沟槽和台面的生长方法。预制图形化衬底成沟槽和台面能有效地的释放衬底和多层结构之间由于晶格系数和热膨胀系数不匹配导致的多层结构内的应力。
图2A图示了根据本发明一个实施例的应用光刻和等离子刻蚀技术而具有预刻蚀图案的部分衬底的顶视图。刻蚀得到方形台面200和沟槽202。图2B通过图示根据本发明一个实施例的沿着图2A中水平线AA’的被预制图形化的衬底的横截面视图，更加清楚地图示了台面和沟槽的结构。正如图2B所示，沟槽204的侧墙有效地形成隔离台面结构的侧面，如台面206和部分台面208和210。每个台面限定一个独立的表面区域用于生长单个的半导体器件。
应注意的是，也可以应用不同的光刻和刻蚀技术在半导体衬底上形成沟槽和台面。同样应注意的是，除了形成图2A中所示正方形台面200外，通过改变沟槽202的图案可以形成其他可选的几何图案。这些可选几何图案中的一些可包括但不限于：三角形，长方形，平行四边形，六边形，圆形，或是其他不规则图形。
通过选择性退火在p-型层内钝化
图3给出图表说明根据本发明一个实施例制备具有在p-型内钝化的发光器件的过程。在步骤3A中，被预制图形化成沟槽和台面的衬底制备后，应用多种生长技术，可包括但不限于金属有机化学汽相沉积(MOCVD)，可形成InGaAlN多层结构。多层结构可包括衬底302，可以是Si晶片；n-型掺杂半导体层304，可以是Si掺杂GaN层；有源层306，可以是多周期GaN/InGaN MQW结构；以及p-型掺杂半导体层308，可以是Mg掺杂GaN层。p-型层和n-型层之间的生长顺序可以颠倒。应注意的是，MOCVD生长的p-型层308，可以是Mg掺杂GaN层，通常表现出半绝缘性，因此，热退火过程用于激活p-型掺杂剂(Mg离子)。
在步骤3B中，在p-型掺杂半导体层上形成薄金属层310，覆盖p-型层的中间部分。金属层310可包括几种类型的金属，如镍(Ni)，金(Au)，铂(Pt)及其合金。在本发明的一个实施例中，薄金属层310包括与p-型层接触的Pt层。Pt的存在使得应用低温热退火过程来激活p-型掺杂剂成为可能。金属层310可应用蒸发技术如电子束(e-束)蒸发来沉积。
在步骤3C中，对多层结构316进行低温热退火。结果，被薄金属层310覆盖的这部分p-型层308内的受体被激活，形成实质上导电的p-型区域312。另一方面，薄金属层310未覆盖的部分p-型掺杂层308内的受体仍处于未激活状态，形成实质上绝缘(或钝化)的区域314。图表3D图示了低温退火过程后的多层结构的顶视图。
在步骤3E中，多层结构316被倒置并与支撑导电结构318邦定。应注意的是，在一个实施例中，支撑导电结构318包括支撑衬底320和邦定层322。此外，可在金属层上沉积邦定金属层，以促进邦定进程。支撑衬底层320是导电的且可包括硅(Si)，铜(Cu)，碳化硅(SiC)，铬(Cr)，以及其他材料。邦定层322可包括金(Au)。图表3F图示了邦定后的多层结构。应注意的是，邦定后，金属层310和邦定层322粘在一起以形成p-侧电极324。
在步骤3G中，衬底302被去除。可用于去除衬底层302的技术可包括但不限于：机械打磨，干法刻蚀，化学刻蚀，以及上述方法的任何组合。在一个实施例中，衬底302的去除是通过应用化学刻蚀法来完成。化学刻蚀法包括将多层浸入在一种基于氢氟酸，硝酸和醋酸的溶液中。应注意的是，可选的是，支撑衬底层320可以在化学刻蚀过程中得到保护。
在步骤3H中，去除多层结构的边缘以降低表面复合中心和确保高材料质量贯穿整个器件。尽管如此，如果生长程序能够保证多层结构良好的边缘质量，那么这种边缘去除操作就是可选的。
在步骤3I中，边缘去除后，n-侧电极326在多层结构上形成。n-侧电极的金属成分和形成过程可与多层310相同。
在步骤3J中，沉积上钝化层328。能用于形成上钝化层的材料包括但不限于下列材料：SiOx，SiNx以及SiOxNy。多种薄膜沉积技术，如PECVD和磁控溅射沉积，可用于沉积上钝化层。上钝化层的厚度可是300～10000埃。在本发明的一个实施例中，上钝化层的厚度大约是2000埃。
在步骤3K中，对上钝化层328应用光刻图形化和刻蚀，以暴露n-侧电极。
通过选择性钝化在p-型内钝化
图4给出图表说明根据本发明一个实施例制备具有在p-型层内钝化的发光器件的过程。步骤4A与3A相同，形成了InGaAlN多层半导体结构，其包括衬底402，n-型掺杂半导体层404，有源层406，以及p-型掺杂半导体层408。
在步骤4B中，对多层结构进行高温热退火处理。结果，在p-型层408内的p-型掺杂剂或是受体被激活。于是形成了实质上导电的p-型层410。
在步骤4C中，在特定的区域内如钝化区域412选择性钝化导电p-型层410。选择性钝化过程可通过先用掩膜保护p-型层的中间部分，然后将多层结构暴露在H2或NH3等离子中来实现。H离子能有效地钝化p-型层未被保护的区域，形成实质上的绝缘区域412。钝化处理后，去除掩膜。图表4D显示了选择性钝化处理后多层结构的顶视图。
在步骤4E中，在p-型层410上沉积金属层414。金属层414可包括几种类型的金属，如Ni，Au，Pt及其合金。金属层414可应用蒸发技术如电子束(e-束)蒸发来沉积来形成。
在步骤4F中，多层结构416被倒置与支撑导电结构418邦定。应注意的是，在一个实施例中，支撑导电结构418包括支撑衬底420与邦定层422。此外，在金属层414上可沉积邦定金属层，用于促进邦定进程。支撑衬底层420是导电的且可包括硅(Si)，铜(Cu)，碳化硅(SiC)，铬(Cr)以及其他材料。图表4G图示了绑定后的多层结构。应注意的是，邦定后，金属层414和邦定层422粘在一起以形成n-侧电极424。
在步骤4H中，去除衬底402。可用于去除衬底层402的技术可包括但不限于：机械打磨，干法刻蚀，化学刻蚀，以及上述方法的任何组合。在一个实施例中，采用化学刻蚀处理来完成衬底402的去除。化学刻蚀处理包括将多层浸入一种基于氢氟酸，硝酸和醋酸的溶液中。应注意的是，可选的是，衬底层420在这种化学刻蚀中能得到保护。
在步骤4I中，去除多层结构的边缘，以减少表面复合中心和确保高材料质量贯穿整个器件。尽管如此，如果生长程序能保证多层结构良好的边缘质量，那么这种边缘去除操作就非必需的。
在步骤4J中，边缘去除后，在多层结构上形成n-侧电极426。n-侧电极的金属成分和形成过程与金属层414相同。
在步骤4K中，沉积上钝化层428。可用于形成上钝化层的材料包括但不限于：SiOx，SiNx和SiOxNy。多种薄膜沉积技术，如PECVD和磁控溅射沉积，可用于沉积上钝化层。上钝化层的厚度可是300～10000埃。在本发明一个实施例中，上钝化层的厚度大约是2000埃。
在步骤4L中，光刻图形化并刻蚀上钝化层428，以暴露n-侧电极426。
给出本发明实施例的上述描述只旨在说明和解释，它们并非无穷尽或是将本发明限于所公开的形式。因此，对本领域技术人员来说，许多修改和变型是显而易见的。此外，上述公开并非旨在限制本发明。许多实施例的范围由其所附权利要求限定。
Claims (21)
1.一种半导体发光器件，该器件包括：
衬底；
位于所述衬底上的第一掺杂半导体层；
位于所述第一掺杂半导体层上的第二掺杂半导体层；
位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层；
与所述第一掺杂半导体层连接的第一电极；
其中部分所述第一掺杂半导体层被钝化，且所述第一掺杂半导体层的钝化部分实质上将所述第一电极与所述第一掺杂半导体层的边缘隔离，从而降低表面复合。
与所述第二掺杂半导体层连接的第二电极；以及
钝化层，其大体上覆盖所述第一和第二掺杂半导体层以及MQW有源层的侧面，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分水平表面。
2.根据权利要求1所述的半导体发光器件，其特征在于所述衬底包括下列材料中的至少一种：Cu，Cr，Si以及SiC。
3.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层包括下列材料中的至少一种：氧化硅(SiOx)，氮化硅(SiNx，)以及氧氮化硅(SiOxNy)。
4.根据权利要求1所述的半导体发光器件，其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
5.根据权利要求4所述的半导体发光器件，其特征在于所述p-型掺杂半导体层的钝化部分未被Pt覆盖，并且由选择性低温退火处理使钝化部分中掺杂剂不被激活而形成。
6.根据权利要求4所述的半导体发光器件，其特征在于所述p-型掺杂半导体层的钝化部分通过选择性钝化法处理，将氢离子引入至钝化部分来形成。
7.根据权利要求1的半导体发光器件，其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
8.根据权利要求1的半导体发光器件，其特征在于所述MQW有源层包括GaN和InGaN。
9.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层通过下列方法中的至少一种来形成：等离子增强化学汽相沉积(PECVD)，磁控溅射沉积，或电子束(e-束)蒸发。
10.根据权利要求1所述的半导体发光器件，其特征在于所述钝化层的厚度为300～10000埃。
11.一种用于制备半导体发光器件的方法，该方法包括：
在第一衬底上制备多层半导体结构，其中所述多层半导体结构包括第一掺杂半导体层，MQW有源层及第二掺杂半导体层；
在所述第一掺杂半导体层内形成钝化部分，从而实质上隔离所述第一掺杂半导体层的边缘和随后形成的第一电极；
形成与所述第一掺杂半导体层连接的第一电极；
将所述多层结构邦定至第二衬底上；
去除所述第一衬底；
形成与所述第二掺杂半导体层连接的第二电极；以及
形成钝化层，其大体上覆盖第一和第二掺杂半导体层以及MQW有源层的侧面，以及未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。
12.根据权利要求11所述的方法，其特征在于所述衬底包括下列材料中的至少一种：Cu，Cr，Si以及SiC。
13.根据权利要求11所述的方法，其特征在于所述钝化层包括下列材料中的至少一种：氧化硅(SiOx)，氮化硅(SiNx，)以及氧氮化硅(SiOxNy)。
14.根据权利要求11所述的方法，其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
15.根据权利要求14所述的方法，其特征在于在所述p-型掺杂半导体层内形成钝化部分包括在低温退火处理期间通过引入Pt至未钝化部分来选择性激活未钝化部分中的p-型掺杂剂。
16.根据权利要求14所述的方法，其特征在于所述在p-型掺杂半导体层内形成钝化部分包括先激活整个p-型层内的掺杂剂，再通过引入氢离子至钝化部分来选择性钝化一部分p-型层。
17.根据权利要求11所述的方法，其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
18.根据权利要求11所述的方法，其特征在于所述MQW有源层包括GaN和InGaN。
19.根据权利要求11所述的方法，其特征在于所述第一衬底包括由沟槽和台面组成的预制图形。
20.根据权利要求11所述的方法，钝化层可利用下列方法中的至少一种来形成：等离子增强化学汽相沉积(PECVD)，磁控溅射沉积或电子束(e-束)蒸发。
21.根据权利要求11所述的方法，其特征在于所述钝化层的厚度为300～10000埃。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2008/001494 WO2010020070A1 (en) | 2008-08-19 | 2008-08-19 | Semiconductor light-emitting device with passivation in p-type layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102067340A true CN102067340A (zh) | 2011-05-18 |
| CN102067340B CN102067340B (zh) | 2013-05-29 |
Family
ID=41706806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801307857A Active CN102067340B (zh) | 2008-08-19 | 2008-08-19 | 具有在p-型层内钝化的半导体发光器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110133159A1 (zh) |
| CN (1) | CN102067340B (zh) |
| WO (1) | WO2010020070A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723417A (zh) * | 2012-07-03 | 2012-10-10 | 杭州士兰明芯科技有限公司 | 便于打线的led芯片及其制备方法 |
| WO2021248415A1 (zh) * | 2020-06-11 | 2021-12-16 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010026518A1 (de) * | 2010-07-08 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| KR101967837B1 (ko) | 2013-03-11 | 2019-04-10 | 삼성전자주식회사 | 반도체 발광 소자 |
| CN110444604B (zh) * | 2019-09-03 | 2023-07-07 | 常山弘远电子有限公司 | 一种ac-dc低压续流二极管芯片结构 |
| CN114242853B (zh) * | 2021-12-29 | 2024-06-11 | 深圳市思坦科技有限公司 | Led器件的制备方法、led器件及显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2912781B2 (ja) * | 1992-12-28 | 1999-06-28 | 京セラ株式会社 | 半導体発光素子 |
| JPH10251957A (ja) * | 1997-03-05 | 1998-09-22 | Mitsubishi Rayon Co Ltd | フロッピーディスクライナー不織布製造用エンボスローラ |
| CN1147010C (zh) * | 2000-11-16 | 2004-04-21 | 中国科学院半导体研究所 | 自钝化非平面结三族氮化物半导体器件及其制造方法 |
| US7179329B2 (en) * | 2001-10-22 | 2007-02-20 | Yale University | Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices |
| KR100568269B1 (ko) * | 2003-06-23 | 2006-04-05 | 삼성전기주식회사 | 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법 |
| WO2005008795A1 (en) * | 2003-07-18 | 2005-01-27 | Epivalley Co., Ltd. | Nitride semiconductor light emitting device |
| US20070243414A1 (en) * | 2004-05-26 | 2007-10-18 | Hisayuki Miki | Positive Electrode Structure and Gallium Nitride-Based Compound Semiconductor Light-Emitting Device |
| JP2006196589A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 |
| US7399994B2 (en) * | 2005-02-07 | 2008-07-15 | Showa Denka K.K. | Transparent electrode |
| CN100394621C (zh) * | 2005-07-29 | 2008-06-11 | 东莞市福地电子材料有限公司 | 氮化镓基发光二极管芯片的制造方法 |
| CN100479207C (zh) * | 2006-01-24 | 2009-04-15 | 北京太时芯光科技有限公司 | 一种高光提取效率的发光二极管及其制备方法 |
-
2008
- 2008-08-19 CN CN2008801307857A patent/CN102067340B/zh active Active
- 2008-08-19 US US13/059,400 patent/US20110133159A1/en not_active Abandoned
- 2008-08-19 WO PCT/CN2008/001494 patent/WO2010020070A1/en active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723417A (zh) * | 2012-07-03 | 2012-10-10 | 杭州士兰明芯科技有限公司 | 便于打线的led芯片及其制备方法 |
| CN102723417B (zh) * | 2012-07-03 | 2015-03-18 | 杭州士兰明芯科技有限公司 | 便于打线的led芯片及其制备方法 |
| WO2021248415A1 (zh) * | 2020-06-11 | 2021-12-16 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010020070A1 (en) | 2010-02-25 |
| US20110133159A1 (en) | 2011-06-09 |
| CN102067340B (zh) | 2013-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| EP2261949B1 (en) | LED having vertical structure | |
| EP2262012B1 (en) | Light-emitting diode and a method of manufacturing thereof | |
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| CN102067340B (zh) | 具有在p-型层内钝化的半导体发光器件 | |
| KR20100035846A (ko) | 발광 소자 및 그 제조방법 | |
| KR101203137B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 | |
| CN103840073B (zh) | 倒装发光二极管器件及其制造方法 | |
| CN206650101U (zh) | 一种led芯片及汽车车灯 | |
| CN102067337A (zh) | 具有硅胶保护层的半导体发光器件 | |
| KR101115571B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 330029, No. 699 AI Sihu Road, Nanchang hi tech Development Zone, Jiangxi, China Patentee after: Jingneng optoelectronics Co.,Ltd. Address before: 330029, No. 699 AI Sihu Road, Nanchang hi tech Development Zone, Jiangxi, China Patentee before: LATTICE POWER (JIANGXI) Corp. |
|
| CP01 | Change in the name or title of a patent holder |