CN102055475B - 逐次逼近模拟数字转换器及其方法 - Google Patents
逐次逼近模拟数字转换器及其方法 Download PDFInfo
- Publication number
- CN102055475B CN102055475B CN 200910209141 CN200910209141A CN102055475B CN 102055475 B CN102055475 B CN 102055475B CN 200910209141 CN200910209141 CN 200910209141 CN 200910209141 A CN200910209141 A CN 200910209141A CN 102055475 B CN102055475 B CN 102055475B
- Authority
- CN
- China
- Prior art keywords
- capacitance group
- lsb
- significant bit
- reference voltage
- significant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 230000000052 comparative effect Effects 0.000 claims description 25
- 238000013459 approach Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 102220076495 rs200649587 Human genes 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明揭露一种逐次逼近模拟数字转换器,包含比较器,具有反相输入端、非反相输入端与输出端,用以输出比较结果,最大有效位模拟数字转换器,耦合于该非反向输入端,以及最小有效位模拟数字转换器,耦合于该反向输入端。
Description
技术领域
本发明涉及一种逐次逼近模拟数字转换器(successiveapproximation analog to digital converter,SAR ADC),尤指一种分成最大有效位(MSB)与最小有效位(LSB)等两组电容,分别耦合于比较器的正负端的逐次逼近模拟数字转换器,适用于高分辨率的SARADC。
背景技术
图1是显示传统的逐次逼近模拟数字转换器的电路示意图。在图1中,C*32/31与其右侧的所有电容构成了LSB电容组,而C*32/31左侧的所有电容则构成了MSB电容组,此为10位的SAR ADC,MSB电容组具有5位,且LSB电容组也具有5位。VIN为模拟输入信号,VREF与VREF/2为参考电压,cmpo为比较器的输出端,其所输出的为比较结果,而GND为接地。
虽然如图1所示的传统的逐次逼近模拟数字转换器,其电容的面积可以因为串接C*32/31,使两边电容组的最大与最小的电容比例缩小,但是串接的32/31并非整数,容易因为制程与制图的问题而产生转换误差。
图1中的传统电路的缺点,现在进一步说明如下:
a)需要非整数倍电容32/31串接MSB与LSB两组电容,实际制图并不容易准确,如果有误差也不容易调整。
b)每次转换过程或取样,需要所有电容参与分配电荷,拉长电位稳定的时间。
基于上述传统SAR ADC的缺点,因此需要使用更有效的电容排列方式解决传统电容排列中串连电容的比例并非整数倍的问题,使电容的匹配问题降低。
因此,发明人根据现有技术的缺点,以及改良发明的目的,提出本发明的逐次逼近模拟数字转换器及其方法。
发明内容
本发明的目的之一在于提供一种逐次逼近模拟数字转换器,将其所包括的电容分成MSB组与LSB组,分别耦合于比较器的非反向输入端与反向输入端或者分别耦合于比较器的反向输入端与非反向输入端,以能透过使用此更有效的电容排列方式,解决传统电容排列中,串连电容的比例并非整数倍的问题,使电容的匹配问题降低。
本发明的又一目的在于提供一种逐次逼近模拟数字转换器,包括比较器,具有反相输入端、非反相输入端与第一输出端,用以输出比较结果,最大有效位电容组,具有最大有效位,第一输入端,用以接收第一参考电压,第二输入端,用以取样模拟信号,以从该最大有效位开始进行第一转换,第三输入端,用以接收第二参考电压,以及第二输出端,用以输出第一电位值,且耦合于该反相输入端或该非反向输入端,以及最小有效位电容组,具有最小有效位,第四输入端,用以接收该第二参考电压,第三输出端,输出第二电位值,当该第二输出端耦合于该反相输入端时,该第三输出端耦合于该非反相输入端,且当该第二输出端耦合于该非反相输入端时,该第三输出端耦合于该反向输入端,其中当该最大有效位电容组进行该第一转换时,使该第二电位值保持在该第二参考电压,当该第一转换完成时,使该第一电位保持不变,并使该最小有效位电容组进行第二转换,直至进行到该最小有效位,并依据该比较结果以进行该第一与该第二转换,据以输出数字信号。
根据上述构想,该逐次逼近模拟数字转换器更包括一逐次逼近开关控制器,其中该最小有效位电容组包含m个位,该最大有效位电容组包含n-m个位,n为该逐次逼近模拟数字转换器的位数,每一该位均对应于至少一电容与至少一开关,该第一转换指该最大有效位电容组的n-m个位的转换,该第二转换为该最小有效位电容组的m个位的转换,该逐次逼近开关控制器耦合于该比较器的该第一输出端,依据该比较结果,以在进行该第一转换时,逐一切换该最大有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第一电位值,且在进行该第二转换时,逐一切换该最小有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第二电位值。
根据上述构想,该最小有效位电容组更包括第五输入端,用以接收第三参考电压,该第三参考电压为该第一参考电压除以2的m次方。
根据上述构想,该最小有效位电容组更包括第五与第六输入端,用以接收第三与第四参考电压,其中该第三与该第四参考电压的差为该第一参考电压除以2^m。
根据上述构想,该第二参考电压为该第一参考电压的1/2。
根据上述构想,该逐次逼近开关控制器包括最大有效位控制器耦合于该比较器的该第一输出端与该最大有效位电容组,用以依据该比较结果控制该最大有效位电容组,以及最小有效位控制器,耦合于该比较器的该第一输出端与该最小有效位电容组,用以依据该比较结果控制该最小有效位电容组。
本发明的下一目的在于提供一种逐次逼近模拟数字转换器,包括比较器,具有反相输入端、非反相输入端与输出端,用以输出比较结果,最大有效位模拟数字转换器,耦合于该反相输入端或该非反向输入端,以及最小有效位模拟数字转换器,当该最大有效位模拟数字转换器耦合于该反相输入端时,该最小有效位模拟数字转换器耦合于该非反相输入端,且当该最大有效位模拟数字转换器耦合于该非反相输入端时,该最小有效位模拟数字转换器耦合于该反向输入端。
根据上述构想,该最大有效位模拟数字转换器为最大有效位电容组,该最小有效位模拟数字转换器为电阻数组。
根据上述构想,该最大有效位模拟数字转换器为电阻数组,该最小有效位模拟数字转换器为最小有效位模拟数字电容组。
本发明的之再一目的在于提供一种用于一逐次逼近模拟数字转换器的控制方法,包含下列之步骤:a取样模拟信号并将其输入逐次逼近模拟数字转换器,该逐次逼近模拟数字转换器包括具有最大有效位与n-m个位的最大有效位电容组、具有最小有效位与m个位的最小有效位电容组和耦合于该最大与最小有效位电容组并用以输出比较结果的比较器;b依据该比较结果首先从该最大有效位朝向该最小有效位调整该最大有效位电容组的该n-m个位的每一该位的端点电位值,并使该最小有效位电容组的m个位的每一该位的端点电位值维持不变;c当该最大有效位电容组的每一端点电位值调整完毕后,开始调整该最小有效位电容组的该m个位的每一该位的端点电位值,并使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及d当调整完成该最小有效位电容组的该m个位的每一位的该端点电位值后,据以输出一数字信号。
根据上述构想,该步骤b更包括下列步骤:b1将第一参考电压输入其每一该位所对应于至少一电容与至少一开关的该最大有效位电容组;b2当调整该最大有效位电容组的该n-m个位的每一该位的端点电位值时,使该最小有效位电容组的m个位的每一该位的端点电位值维持在该第一参考电压值的1/2;以及b3逐一切换该最大有效位电容组的每一该位的该至少一开关,以调整该最大有效位电容组的该n-m个位的每一该位的该端点电位值。
根据上述构想,该步骤c更包括下列之步骤c1将第二与第三参考电压输入其每一该位所对应于至少一电容与至少一开关的该最小有效位电容组,其中该第二参考电压值为该第一参考电压值的1/2,且该第三参考电压值为该第一参考电压值乘以1/2^m;c2当调整该最小有效位电容组的该m个位的每一该位的该端点电位值时,使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及c3逐一切换该最小有效位电容组的每一该位的该至少一开关,以调整该最小有效位电容组的该m个位的每一该位的该端点电位值。
为了让本发明的上述目的、特征、和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下:
附图说明
图1为显示传统的逐次逼近模拟数字转换器的电路示意图;
图2为显示依据本发明构想的第一较佳实施例的逐次逼近模拟数字转换器的电路示意图;
图3为显示依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的电路示意图;
图4为显示依据本发明构想的第一较佳实施例的4位逐次逼近模拟数字转换器的时序控制图;
图5为显示依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的MSB 5位电容组的仿真波形图;
图6为显示依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的LSB 5位电容组的仿真波形图;
图7为显示依据本发明构想的第一较佳实施例的逐次逼近模拟数字转换器的方块图;以及
图8为显示依据本发明构想的第二较佳实施例的逐次逼近模拟数字转换器的电路示意图。
具体实施方式
请参考图2,为显示依据本发明构想的第一较佳实施例的逐次逼近模拟数字转换器的电路示意图。图中的上半部为LSB电容组,下半部为MSB组,该MSB电容组具有最大有效位,该LSB电容组具有最小有效位,该最小有效位电容组包含m个位,该最大有效位电容组包含n-m个位,n为该逐次逼近模拟数字转换器的位数,每一该位均对应于至少一电容与至少一开关,该第一转换指该最大有效位电容组的n-m个位的转换,该第二转换为该最小有效位电容组的m个位的转换,该逐次逼近开关控制器耦合于该比较器的该第一输出端,依据该比较结果,以在进行该第一转换时,逐一切换该最大有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第一电位值,且在进行该第二转换时,逐一切换该最小有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第二电位值。其中当该最大有效位电容组进行该第一转换时,使该第二电位值保持在该第二参考电压,当该第一转换完成时,使该第一电位保持不变,并使该最小有效位电容组进行第二转换,直至进行到该最小有效位,并依据该比较结果以进行该第一与该第二转换,据以输出数字信号。
该最小有效位电容组更包括第五输入端,用以接收第三参考电压,该第三参考电压为该第一参考电压除以2^m。或包括第五与第六输入端,用以接收第三与第四参考电压,该第三与该第四参考电压的差为该第一参考电压除以2^m。
如图3所示,该逐次逼近开关控制器包括最大有效位控制器耦合于该比较器的该第一输出端与该最大有效位电容组,用以依据该比较结果控制该最大有效位电容组,以及最小有效位控制器,耦合于该比较器的该第一输出端与该最小有效位电容组,用以依据该比较结果控制该最小有效位电容组。如图2所示,本发明把电容分配于比较器两端。比较器的非反向输入端可耦合于MSB电容组的第二输出端,该第二输出端还用以输出第一电位值,比较器的反向输入端可耦合于LSB电容组的第三输出端,该第三输出端还用以输出第二电位值(当然,在本发明未显示的其它的较佳实施例中,比较器的反向输入端也可耦合于MSB电容组的第二输出端,而比较器的非反向输入端则可耦合于LSB电容组的第三输出端)。当比较器比较出两端的电位差后,决定电容端点的接点电位。由于接点电位的改变,重新分配后的电荷在比较器端点产生新的电位,做下一次的比较。由最高位开始进行比较,直到最后最小位决定为止,并完成第一转换。在图2中,当MSB电容组在转换时,LSB电容组的端点仍旧保持在第二参考电压VM电位,MSB电容组的电容都处理后,才允许LSB电容组端点进行电位改变。此时MSB电容组的端点已经使用最后一次的比较结果,产生最后的电位,在之后时间固定不变。所以,处理LSB电容组时,使该比较器的反向输入端再继续逼近于比较器的非反向输入端。
如图2所示,当转换开始时,只有MSB电容组对模拟信号VIN取样。同时,比较器的两端都设至VM,VM一般可选第一参考电压的1/2,即VREF/2。VREF/2^m为第三参考电压或第三参考电压与第四参考电压的差,其电位则可以在MSB电容组转换结束前再准备好即可。
新结构适合处理多位的SARADC,其优点有:
1、不再需要中间的比例电容串连两组MSB字节电容及LSB字节电容。
现有技术需要一个电容将两组电容组串接,该电容的大小并非整数。很容易因为制图及制程的误差,在转换过程中产生增益的误差(gain error)。
2、能将高字节MSB转换与低字节的转换分开在比较器的两端。因此比较结果后,能快速地产生及重新分配电容上的电荷。
3、取样过程只需对MSB字节的电容进行充放电。
4、转换的误差只与各别的MSB电容组或LSB电容组的电容组匹配(Matching)有关,两组的单位电容不需要一致。
5、产生VREF的分压比较容易,并且容易做校正电路处理。
能做成结构对称。例如10位可分成MSB 5位+LSB 5位。
以下将以10bit SAR ADC为例,分成MSB 5位电容组及LSB 5位电容组,并以实际电路完成仿真。图3是依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的电路示意图。
图4则为依据本发明构想的第一较佳实施例的4位逐次逼近模拟数字转换器(分成MSB 2位电容组及LSB 2位电容组)的时序控制图。其中D1-D4是在四个时段里,比较器的比较结果,而且依据D1-D4来决定开关的导通或关断,因而可改变MSB电容组与LSB电容组的电位。当D1=0,SR1[1]=0,SG1[1]=1;D1=1,SR1[1]=1,SG1[1]=0;当D2=0,SR1[2]=0,SG1[2]=1;D2=1,SR1[2]=1,SG1[2]=0;当D3=0,SR2[1]=1,SG2[1]=0;D3=1,SR2[1]=0,SG2[1]=1;当D4=0,SR2[2]=1,SG2[2]=0;D4=1,SR2[2]=0,SG2[2]=1。同理,也可推导至10位逐次逼近模拟数字转换器(分成MSB 5位电容组及LSB 5位电容组)的时序控制图的结果,亦即当D1=0,SR1[1]=0,SG1[1]=1;D1=1,SR1[1]=1,SG1[1]=0;当D2=0,SR1[2]=0,SG1[2]=1;D2=1,SR1[2]=1,SG1[2]=0;当D3=0,SR1[3]=0,SG1[3]=1;D3=1,SR1[3]=1,SG1[3]=0;当D4=0,SR1[4]=0,SG1[4]=1;D4=1,SR1[4]=1,SG1[4]=0;当D5=0,SR1[5]=0,SG1[5]=1;D5=1,SR1[5]=1,SG1[5]=0;当D6=0,SR2[1]=1,SG2[1]=0;D6=1,SR2[1]=0,SG2[1]=1;当D7=0,SR2[2]=1,SG2[2]=0;D7=1,SR2[2]=0,SG2[2]=1;当D8=0,SR2[31]=1,SG2[3]=0;D8=1,SR2[3]=0,SG2[3]=1;当D9=0,SR2[4]=1,SG2[4]=0;D9=1,SR2[4]=0,SG2[4]=1;当D10=0,SR2[5]=1,SG2[5]=0;D10=1,SR2[5]=0,SG2[5]=1。
图5是依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的MSB 5位电容组的仿真波形图,其中vxa为比较器的非反向输入端,为较细的黑线,vxb为比较器的反向输入端,为较粗的黑线。由图5可以观察比较过程,vxa开始变动后,vxb不变。MSB电容组的电位值在比较完成之后,维持不变,然后vxb开始再重新逼近vxa,因此能完成所有比较。在图5中,其输入电位为0,VREF=3.3,conversion=00000,00000/b。
图6为依据本发明构想的第一较佳实施例的10位逐次逼近模拟数字转换器的LSB 5位电容组的仿真波形图。其输入电位为3.3/4=0.825;VREF=3.3;conversion=00111,11111/b=255/d。
图7是依据本发明构想的第一较佳实施例的逐次逼近模拟数字转换器的方块图,其显示LSB_ADC(analog to digital converter:ADC)与MSB_ADC分别连接于比较器的反向输入端与非反向输入端。而且可以采取非同时使用电容式产生比较器输入端点电位的方式,亦即LSB_ADC与MSB_ADC两者其中之一可以是一个电阻数组(R-array),而另一个则为电容组。例如,LSB_ADC是一个电阻数组(R-array),而MSB_ADC则为MSB电容组。或者,MSB_ADC是一个电阻数组(R-array),而LSB_ADC则为LSB电容组。此为非同时使用电容式ADC产生比较器输入端点电位的方式。另外,本发明中,LSB组的参考电位,其中之一不需要一定为接地点,只要产生VREF/2^m电位差即可。例如,图8所示即为依据本发明构想的第二较佳实施例的逐次逼近模拟数字转换器的电路示意图。
本发明还提供了一种用于逐次逼近模拟数字转换器的控制方法,包含下列步骤:
a取样模拟信号并将其输入逐次逼近模拟数字转换器,该逐次逼近模拟数字转换器包括具有最大有效位与n-m个位的最大有效位电容组、具有最小有效位与m个位的最小有效位电容组和耦合于该最大与最小有效位电容组并用以输出比较结果的比较器;
b依据该比较结果首先从该最大有效位朝向该最小有效位调整该最大有效位电容组的该n-m个位的每一该位的端点电位值,并使该最小有效位电容组的m个位的每一该位的端点电位值维持不变;
c当该最大有效位电容组的每一端点电位值调整完毕后,开始调整该最小有效位电容组的该m个位的每一该位的端点电位值,并使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及
d当调整完成该最小有效位电容组的该m个位的每一位的该端点电位值后,据以输出数字信号。
其中该步骤b更包括下列步骤:
b1将第一参考电压输入其每一该位所对应于至少一电容与至少一开关的该最大有效位电容组;
b2当调整该最大有效位电容组的该n-m个位的每一该位的端点电位值时,使该最小有效位电容组的m个位的每一该位的端点电位值维持在该第一参考电压值的1/2;以及
b3逐一切换该最大有效位电容组的每一该位的该至少一开关,以调整该最大有效位电容组的该n-m个位的每一该位的该端点电位值。
其中该步骤c更包括下列步骤:
c1将第二与第三参考电压输入其每一该位所对应于至少一电容与至少一开关的该最小有效位电容组,其中该第二参考电压值为该第一参考电压值的1/2,且该第三参考电压值为该第一参考电压值乘以1/2^m;
c2当调整该最小有效位电容组的该m个位的每一该位的该端点电位值时,使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及
c3逐一切换该最小有效位电容组的每一该位的该至少一开关,以调整该最小有效位电容组的该m个位的每一该位的该端点电位值。
综上所述,本发明提供一种逐次逼近模拟数字转换器,将其所包含的电容分成MSB电容组与LSB电容组,分别耦合于比较器的非反向输入端与反向输入端或者分别耦合于比较器的反向输入端与非反向输入端,以能透过使用此更有效的电容排列方式,解决传统电容排列中,串连电容的比例并非整数倍的问题,使电容的匹配问题降低,故其具有极佳的产业利用性。
因此,即使本发明已由上述的实施例所详细叙述,但可由本领域的技术人员任意做出各种变化和变型,然而都不脱离权利要求所要保护的范围。
Claims (9)
1.一种逐次逼近模拟数字转换器,包括:
比较器,具有反相输入端、非反相输入端与第一输出端,用以输出比较结果;
最大有效位电容组,具有最大有效位,第一输入端,用以接收第一参考电压,第二输入端,用以取样模拟信号,以从该最大有效位开始进行第一转换,第三输入端,用以接收第二参考电压,以及第二输出端,用以输出第一电位值,且耦合于该反相输入端或该非反向输入端;以及
最小有效位电容组,具有最小有效位,第四输入端,用以接收该第二参考电压,第三输出端,用以输出第电位值,当该第二输出端耦合于该反相输入端时,该第三输出端耦合于该非反相输入端,且当该第二输出端耦合于该非反相输入端时,该第三输出端耦合于该反向输入端;
其中当该最大有效位电容组进行该第一转换时,使该第二电位值保持在该第二参考电压,当该第一转换完成时,使该第一电位保持不变,并使该最小有效位电容组进行第二转换,直至进行到该最小有效位,并依据该比较结果以进行该第一与该第二转换,据以输出数字信号。
2.如权利要求l所述的逐次逼近模拟数字转换器更包括逐次逼近开关控制器,其中该最小有效位电容组包含m个位,该最大有效位电容组包含n-m个位,n为该逐次逼近模拟数字转换器的位数,每一该位均对应于至少一电容与至少一开关,该第一转换指该最大有效位电容组的n-m个位的转换,该第二转换为该最小有效位电容组的m个位的转换,该逐次逼近开关控制器耦合于该比较器的该第一输出端,依据该比较结果,以在进行该第一转换时,逐一切换该最大有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第一电位值,且在进行该第二转换时,逐一切换该最小有效位电容组的每一该位的该至少一开关,用以调整每一该位的电位,据以改变该第二电位值。
3.如权利要求2所述的逐次逼近模拟数字转换器,其中该最小有效位电容组更包括第五输入端,用以接收第三参考电压,该第三参考电压为该第一参考电压除以2^m。
4.如权利要求2所述的逐次逼近模拟数字转换器,其中该最小有效位电容组更包括第五与第六输入端,用以接收第三与第四参考电压,其中该第三与该第四参考电压的差为该第一参考电压除以2^m。
5.如权利要求2所述的逐次逼近模拟数字转换器,其中该逐次逼近开关控制器包括最大有效位控制器耦合于该比较器的该第一输出端与该最大有效位电容组,用以依据该比较结果控制该最大有效位电容组,以及最小有效位控制器,耦合于该比较器的该第一输出端与该最小有效位电容组,用以依据该比较结果控制该最小有效位电容组。
6.如权利要求1所述的逐次逼近模拟数字转换器,其中该第二参考电压为该第一参考电压的1/2。
7.一种用于逐次逼近模拟数字转换器的控制方法,包含下列步骤:
a取样模拟信号并将其输入逐次逼近模拟数字转换器,该逐次逼近模拟数字转换器包括具有最大有效位与n-m个位的最大有效位电容组、具有最小有效位与m个位的最小有效位电容组和耦合于该最大与最小有效位电容组并用以输出比较结果的比较器;
b依据该比较结果首先从该最大有效位朝向该最小有效位调整该最大有效位电容组的该n-m个位的每一该位的端点电位值,并使该最小有效位电容组的m个位的每一该位的端点电位值维持不变;
c当该最大有效位电容组的每一端点电位值调整完毕后,开始调整该最小有效位电容组的该m个位的每一该位的端点电位值,并使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及
d当调整完成该最小有效位电容组的该m个位的每一位的该端点电位值后,据以输出数字信号。
8.如权利要求7所述的方法,其中该步骤b更包括下列步骤:
bl将第一参考电压输入其每一该位所对应于至少一电容与至少一开关的该最大有效位电容组;
b2当调整该最大有效位电容组的该n-m个位的每一该位的端点电位值时,使该最小有效位电容组的m个位的每一该位的端点电位值维持在该第一参考电压值的1/2;以及
b3逐一切换该最大有效位电容组的每一该位的该至少一开关,以调整该最大有效位电容组的该n-m个位的每一该位的该端点电位值。
9.如权利要求8所述的方法,其中该步骤c更包括下列步骤:
c1将第二与第三参考电压输入其每一该位所对应于至少一电容与至少一开关的该最小有效位电容组,其中该第二参考电压值为该第一参考电压值的1/2,且该第三参考电压值为该第一参考电压值乘以1/2^m;
c2当调整该最小有效位电容组的该m个位的每一该位的该端点电位值时,使该最大有效位电容组的n-m个位的每一该位的该端点电位值维持不变;以及
c3逐一切换该最小有效位电容组的每一该位的该至少一开关,以调整该最小有效位电容组的该m个位的每一该位的该端点电位值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910209141 CN102055475B (zh) | 2009-10-28 | 2009-10-28 | 逐次逼近模拟数字转换器及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910209141 CN102055475B (zh) | 2009-10-28 | 2009-10-28 | 逐次逼近模拟数字转换器及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102055475A CN102055475A (zh) | 2011-05-11 |
CN102055475B true CN102055475B (zh) | 2013-04-17 |
Family
ID=43959465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910209141 Active CN102055475B (zh) | 2009-10-28 | 2009-10-28 | 逐次逼近模拟数字转换器及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102055475B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102480293B (zh) * | 2010-11-25 | 2014-11-05 | 盛群半导体股份有限公司 | 模数转换装置 |
CN103095300B (zh) * | 2011-11-04 | 2015-12-02 | 奇景光电股份有限公司 | 逐次逼近模拟至数字转换器及转换方法 |
CN103166644B (zh) * | 2013-04-11 | 2016-01-13 | 东南大学 | 一种低功耗逐次逼近型模数转换器及其转换方法 |
US9973178B1 (en) * | 2017-02-16 | 2018-05-15 | Nuvoton Technology Corporation | Method and apparatus for clock frequency multiplier |
US10868557B2 (en) * | 2018-03-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Analog to digital converter with current steering stage |
CN111294050B (zh) * | 2018-12-07 | 2023-03-24 | 财团法人成大研究发展基金会 | 高线性度的循续渐近式模拟至数字转换器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581252A (en) * | 1994-10-13 | 1996-12-03 | Linear Technology Corporation | Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters |
CN1885723A (zh) * | 2005-06-23 | 2006-12-27 | 中国科学院电子学研究所 | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 |
-
2009
- 2009-10-28 CN CN 200910209141 patent/CN102055475B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581252A (en) * | 1994-10-13 | 1996-12-03 | Linear Technology Corporation | Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters |
CN1885723A (zh) * | 2005-06-23 | 2006-12-27 | 中国科学院电子学研究所 | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 |
Non-Patent Citations (2)
Title |
---|
低功耗高精度逐次逼近型模数转换器的设计;袁小龙等;《浙江大学学报(工学版)》;20061231;第40卷(第12期);全文 * |
袁小龙等.低功耗高精度逐次逼近型模数转换器的设计.《浙江大学学报(工学版)》.2006,第40卷(第12期),全文. |
Also Published As
Publication number | Publication date |
---|---|
CN102055475A (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI382670B (zh) | 逐漸逼近類比數位轉換器及其方法 | |
CN102055475B (zh) | 逐次逼近模拟数字转换器及其方法 | |
CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
CN105391451B (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
CN102386923B (zh) | 异步逐次逼近模数转换器及转换方法 | |
CN103997342B (zh) | 具有采样和保持的adc | |
CN103219996B (zh) | 具有降低功率消耗的流水线模数转换器 | |
CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
US20140002291A1 (en) | Analog to digital conversion architecture and method with input and reference voltage scaling | |
CN104485960A (zh) | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 | |
CN106059589A (zh) | 一种n位低功耗逐次逼近型模数转换器 | |
CN103095300A (zh) | 逐次逼近模拟至数字转换器及转换方法 | |
CN107306135A (zh) | 数字模拟转换器的校正电路及校正方法 | |
CN100592634C (zh) | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 | |
US9276596B1 (en) | Analog to digital converting apparatus and initial method thereof | |
CN108111171A (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
CN101350621A (zh) | 一种模拟数字转换器 | |
CN107395205B (zh) | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
CN102480293B (zh) | 模数转换装置 | |
CN106603077A (zh) | 一种逐次逼近全差分模数转换器及其工作流程 | |
CN108696279A (zh) | 电压信号到时间信号的转换器 | |
WO2018151473A1 (ko) | 아날로그 디지털 변환기 및 그 동작 방법 | |
CN104779957A (zh) | 高速逐次逼近模数转换器 | |
CN110198167B (zh) | 一种非对称的sar adc电容开关时序电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |