CN100592634C - 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 - Google Patents
信号幅度区间划分的电荷重分配逐次逼近a/d转换器 Download PDFInfo
- Publication number
- CN100592634C CN100592634C CN200510011986A CN200510011986A CN100592634C CN 100592634 C CN100592634 C CN 100592634C CN 200510011986 A CN200510011986 A CN 200510011986A CN 200510011986 A CN200510011986 A CN 200510011986A CN 100592634 C CN100592634 C CN 100592634C
- Authority
- CN
- China
- Prior art keywords
- switch
- interval
- district
- ref
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明是信号幅度区间划分的电荷重分配逐次逼近A/D转换器,包括电容阵列、运算放大器、逐次逼近逻辑模块和开关,各部件按常规连接;其电容阵列输入端设置一三点接触开关S1,开关S1的三个接触点分别与输入电压信号端、参考电压端和二分之一参考电压端连接;其中,二分之一参考电压端与运算放大器的正极输入端通过开关电路接地。本发明可以在硬件结构基本不变、电路复杂度较小的情况下得到较好的转换精度。
Description
技术领域
本发明“信号幅度区间划分的电荷重分配逐次逼近A/D转换器”涉及电子器件技术领域。
技术背景
A/D(Analog-to-Digital)转换器是所有电子***中模拟信号和数字信号之间的必备接口,它的转换精度直接影响整个电子***的总体性能指标。A/D转换器种类繁多,但主要可归为三类:低分辨率高速型(如:Flash,Folding,Pipelined等)、高分辨率低速型(如:Sigma-delta,Dual-integrating等)和中等分辨率中等速度型(如:SuccessiveApproximation)。基于电容阵列上电荷重分配(Charge Redistribution)的逐次逼近(Successive Approximation)A/D转换器是分辨率和转换速度折衷的一个理想方案(电路原理如图1所示),具有较小的电路功耗和面积、较低的电路复杂度、转换位数能灵活地通过逻辑电路编程调整、模拟输入信号电压切换方便等优点,特别适用于多通道信号采集,且多路信号幅度差别较大,分辨率和转换速度要求不十分苛刻的场合,如:医用便携式仪器,多种微传感器信号检测,超声应用,集成控制***等。
由于CMOS器件存在的工艺误差,电荷重分配逐次逼近型A/D转换器所用的电容阵列在加工后并不能达到理想的匹配精度。若把电容间的最大相对比值偏差定义为δ(δ<1),经过理论推导可以得到δ与最坏情况下A/D转换器所可能达到分辨率位数N的关系为:
由式(1-1)可知,现有电荷重分配逐次逼近A/D转换器的分辨率不高,有很大局限性。
发明内容
本发明针对现有技术的这一局限性问题,提出一种基于信号幅度区间划分的电荷重分配逐次逼近A/D转换器的电路结构,从而在给定δ的前提下,可提高由式(1-1)所表示的电荷重分配逐次逼近A/D转换器的分辨率(N)。
为达到上述目的,本发明的技术解决方案是提供一种信号幅度区间划分的电荷重分配逐次逼近A/D转换器,包括电容阵列、运算放大器、逐次逼近逻辑模块和开关,各部件按常规连接;其电容阵列输入端设置一三点接触开关S1,开关S1的三个接触点分别与输入电压信号端、参考电压端和二分之一参考电压端连接;其中,二分之一参考电压端与运算放大器的正极输入端通过开关电路接地。
所述的A/D转换器,其所述开关电路,由开关和电容组成,包括开关S5、电容CREF、开关S6、开关S4,三开关为二点接触开关,其中一点接地;二分之一参考电压端顺序通过开关S5、电容CREF、开关S6接地,同时,运算放大器的正极输入端通过开关S4接地;或运算放大器的正极输入端顺序通过开关S4、开关S6、电容CREF、开关S5接地。
所述的A/D转换器的工作过程,其包括如下流程:
(1)采样状态:运算放大器的旁路开关S2闭合,电容开关S3、bn-1、bn-2、…b1、b0打向右侧接点,开关S1接Vin侧,开关S4接地,此时输入电压Vin对电容主阵列进行充电;
(2)保持状态:运算放大器的旁路开关S2打开,同时电容开关S3、bn-1、bn-2、…b1、b0打向左侧接点,开关s4接地,电容主阵列上的电荷保持不变,VX点的电位为-Vin;
(3)判“段”状态:运算放大器的旁路开关S2保持打开,开关S1保持在Vref侧,开关S4仍接地,逐次逼近逻辑模块根据寄存器预存储的A-B-C-D-E-F-G分“段”表格,将电容开关bn-1、bn-2、…b1、b0置成相应的组合状态,得到对应的电位VX,由VX点电位和“地”的比较结果,可判断出此时接入的模拟电压Vin位于哪一区间范围;
(4)逐位逼近状态:判“段”结束,电容开关bn-1、bn-2、…b1、b0由高位始,分别试探打向右侧接点,改变VX点的电位值 在I、II、IV区逐位循环逼近VX=0,在III区逐位循环逼近从而可确定对应Vin的数字量D=Dn-1Dn-2…D1D0;
逐次逼近逻辑模块中的数字逻辑根据各区的相应偏置电压和参考电压的不同对输出的数字量(D=Dn-1Dn-2…D1D0)进行归一化处理。
所述的A/D转换器的工作过程,其所述(2)保持状态,还包括:然后,开关S6打向右侧,开关S5接地,开关S1打向Vref侧,为对Vin判“段”分区状态做准备。
所述的A/D转换器的工作过程,其所述(3)判“段”状态,是运用对分搜索算法来判断,此时接入的模拟电压Vin位于哪一区间范围;在判“段”状态结束时,将电容开关S3、bn-1、bn-2、…b1、b0打向左侧接点,恢复VX点的初始电位VX0为-Vin。
所述的A/D转换器的工作过程,其所述恢复VX点的初始电位VX0为-Vin后,
①若Vin位于I、IN区,则开关S1保持在Vref侧,参考电压Vcom=Vref,
开关S4仍接地,为下一状态做准备;
本发明的“信号幅度区间划分的电荷重分配逐次逼近A/D转换器”,可以在硬件结构基本不变、电路复杂度较小的情况下得到较好的转换精度。
附图说明
图1为已有电荷重分配逐次逼近A/D转换器的基本结构图;
图2为电荷重分配逐次逼近A/D转换器随输出数字量的误差分布曲线图(N=6;δ=0.001);
图3为本发明信号幅度区间划分的电荷重分配逐次逼近A/D转换器电路结构示意图。
具体实施方式
在给定CMOS工艺误差条件下,电容比值的不确定性限制了电荷重分配逐次逼近A/D转换器的分辨率,为减小这种影响,由电荷重分配逐次逼近A/D转换器的误差模型出发,并从其分析结果的研究中发明了一种能至少提高分辨率一位以上的电路结构。下面具体介绍发明思路。
请参考文献:“J.L.Mccreary,P.R.Gray,“All-MOS ChargeRedistribution Analog-to-digital Conversion Techniques-Part I”,IEEE J.Solid-State Circuits,Dec.1975,SC-10(6):60-68.”从电荷重分配逐次逼近型A/D转换器的基本原理出发,图1中x点的理想电位为 而考虑到电容阵列的工艺匹配偏差,则x点的实际电位为: CN-i为对应位的实际电容值,Ck为理想电容值,C为单位电容值,DN-i为输出数字量,Vref为参考电压,Vin为输入电压信号。定义误差电压ΔV=Vreal-Vx,对某一δ并考虑电容值随机分布后的最大效应,则可以推导出电荷重分配逐次逼近A/D转换器的相对误差电压ΔV/Vref与输出数字量(DN-1DN-2…D0)的关系。其曲线呈抛物线形状,即当输出数字量较小和较大时相对误差电压较小,而最大相对误差电压发生在MSB(Most Significant Bit)=1,其余位均为0时。不失一般性,以6位的A/D转换器为例,其误差分布曲线如图2(A-B-J-F-G段)。同时考虑到当ADC位数较大时,误差极大值几乎与位数N无关,而仅与电容最大工艺相对偏差δ成线性关系,有:
分辨率主要依据ΔVmax/Vin,max,有:
Vm,max为输入电压所能够允许的最大值,是固定不变的。在传统电路里选择参考电压Vref和Vin,max相等。由于不同位数的A/D转换器分布曲线规律都如图2所示,因此不失一般性,我们仍以6位ADC为例阐述所提出的发明思想:
1.对相对误差曲线进行区间划分,划分的依据是以相对误差峰值的一半为基准,如图2所示:以最大相对误差电压的一半和对称轴将它分成四个区间:I(A-B)、II(C-D)、III(D-E)、IV(F-G)区。对四个区间的转折点(即A、B、C、D、E、F、G)所对应的输出数字量可以预先计算出来,然后存储作为分段表格。
2.对不同区间的输入电压采用不同的处理方法。由(2-1)式出发,若基准电压Vref降低1/2,ΔVmax值也将减小一半,根据(2-2)式可以知道分辨率将得到一位的提高。基于此,我们可通过降低Vref来提高ADC的转换精度。在I、IV区还是采用原来的参考电压,即相对误差曲线还是相应区域内曲线。在II、III区将参考电压减半,且III区还要将输入电压预先减去原参考电压的一半,这是因为这时参考电压限制了相应输入电压的最大值。这样处理以后的误差曲线如图2(AB-CHDIE-FG段)所示。转换精度也就可以提高一位。依次类推,可以在适当范围内提高多位精度。
本发明的电路结构如图3所示。一种信号幅度区间划分的电荷重分配逐次逼近A/D转换器,包括电容阵列、运算放大器、逐次逼近逻辑模块和开关,各部件按常规连接;其电容阵列输入端设置一三点接触开关S1,开关S1的三个接触点分别与输入电压信号端Vin、参考电压端Vref和二分之一参考电压端电连接;其中,二分之一参考电压端通过开关电路与运算放大器的正极输入端相连或接地。
其中,开关电路,由开关和电容组成,包括开关S5、电容CREF、开关S6、开关S4,三开关S4、S5、S6为二点接触开关,其中一点接地;二分之一参考电压端顺序通过开关S5、电容CREF、开关S6接地,同时,运算放大器的正极输入端通过开关S4接地;或运算放大器的正极输入端顺序通过开关S4、开关S6、电容CREF、开关S5接地。
逐次逼近逻辑模块的复数个数字输出端Dn-1……D1D0,使用时与处理设备相连。
本发明信号幅度区间划分的电荷重分配逐次逼近A/D转换器的具体工作过程如下:
(1)采样状态:运算放大器的旁路开关S2闭合,电容开关S3、bn-1、bn-2、…b1、b0打向右侧接点,开关S1接Vin侧,开关S4接地,此时输入电压Vin对电容主阵列进行充电。另外,开关S6接地,开关S5打向侧,使参考电压对电容CREF充电,以便为III区时的使用做准备。
(2)保持状态:运算放大器的旁路开关S2打开,同时电容开关S3、bn-1、bn-2、…b1、b0打向左侧接点,开关S4接地,电容主阵列上的电荷保持不变,VX点的电位为-Vin。然后,开关S6打向右侧,开关S5接地,开关S1打向Vref侧,为对Vin判“段”分区状态做准备。
(3)判“段”状态:运算放大器的旁路开关S2保持打开,开关S1保持在Vref侧,开关S4仍接地,逐次逼近逻辑模块根据寄存器预存储的A-B-C-D-E-F-G分“段”表格,将电容开关bn-1、bn-2、…b1、b0置成相应的组合状态,得到对应的电位VX,由VX点电位和“地”的比较结果,可判断出此时接入的模拟电压Vin位于哪一区间范围。仍以6位为例,先将电容开关置成对应于D点的(100000),若比较结果 则Vin所在的区间位于D点右侧,即为III区。接下来将电容开关置成对应于E点的(110101),若比较结果 则Vin所在区间位于E点右侧,即为IV区。对其它的情况,可以运用这种对分搜索算法(BinarySearch)来判断。在判“段”状态结束时,将电容开关S3、bn-1、bn-2、…b1、b0打向左侧接点,恢复VX点的初始电位VX0为-Vin:
①若Vin位于I、IV区,则开关S1保持在Vref侧,参考电压Vcom=Vref,开关S4仍接地,为下一状态做准备;
(4)逐位逼近状态:判“段”结束,电容开关bn-1、bn-2、…b1、b0由高位始,分别试探打向右侧接点,改变VX点的电位值 在I、II、IV区逐位循环逼近VX=0,在III区逐位循环逼近 从而可确定对应Vin的数字量D=Dn-1Dn-2…D1D0。
Claims (5)
1.一种信号幅度区间划分的电荷重分配逐次逼近A/D转换器,包括电容阵列、运算放大器、逐次逼近逻辑模块和开关,其特征在于,电容阵列的公共电极连接着运算放大器的负极输入端,运算放大器的负极输入端与运算放大器的输出端通过第二开关(S2)连接,运算放大器的输出端与逐次逼近逻辑模块相连接,电容开关(bn-1、bn-2、…b1、b0)和第三开关(S3)的另一端两个接触点分别与接地端和第一开关(S1)的一端相连接,第一开关(S1)另一端的三个接触点分别与输入电压信号端、参考电压端和二分之一参考电压端连接;其中,二分之一参考电压端与运算放大器的正极输入端通过开关电路接地。
2.如权利要求1所述的A/D转换器,其特征在于,所述开关电路,由三个开关和一个电容组成,包括第五开关(S5)、基准电容(CREF)、第六开关(S6)、第四开关(S4),三个开关均为二点接触开关。第五开关(S5)的一端接基准电容(CREF)的一个电极,另一端的两个接触点分别与二分之一参考电压,接地端相连接;第六开关(S6)的一端接基准电容(CREF)的另一个电极,另一端两个接触点分别与接地端,第四开关(S4)的一个接触点相连接;第四开关(S4)的一端接运算放大器的正极输入端,另一端两个接触点分别与接地端,第六开关(S6)的一个接触点相连接。
3.如权利要求1所述的A/D转换器的控制方法,其特征在于,对A/D转换器的输入电压先进行区间划分,对不同区间的输入电压采用不同的控制方法进行转换。所述控制方法包括如下步骤:
(1)采样步骤:第二开关(S2)闭合,电容开关(bn-1、bn-2、…b1、b0)和第三开关(S3)均连接到第一开关(S1)的一端,第一开关(S1)的另一端连接到输入电压(Vin),第四开关(S4)与接地端相连,此时输入电压(Vin)对电容阵列进行充电;第六开关(S6)与接地端相连,第五开关(S5)连接到二分之一参考电压,使二分之一参考电压对基准电容(CREF)充电。
(2)保持步骤:第二开关(S2)断开,同时电容开关(bn-1、bn-2、…b1、b0)和第三开关(S3)均连接到接地端,第四开关(S4)与接地端相连,与输入电压成比例的电荷聚积在电容阵列上,并保持不变;第六开关(S6)连接到第四开关(S4)的接触点,第五开关(S5)与接地端连接,第一开关(S1)连接到参考电压(Vref)。
(3)判“段”步骤:第二开关(S2)保持断开,第一开关(S1)连接到参考电压(Vref),第四开关(S4)与接地端相连接,逐次逼近逻辑模块根据寄存器预存储的由分区步骤得到的分“段”表格,将电容开关(bn-1、bn-2、…b1、b0)设置成相应的组合状态,得到对应的电容阵列公共电极(VX)的电位,由该电位和“地”的比较结果,可判断出此时接入的输入电压(Vin)位于哪一区间范围;
(4)逐位逼近步骤:判“段”步骤结束后,电容开关(bn-1、bn-2、…b1、b0)由高位开始,分别试探连接到第一开关(S1),从而改变电容阵列公共电极(VX)点的电位值,在第一区间(I区)、第二区间(II区)、第四区间(IV区)电容阵列公共电极(VX)的电位值逐位循环逼近到零,在第三区间(III区)逐位循环逼近到负二分之一参考电压
(5)最终转换步骤:对于第一区间(I区)、第四区间(IV区)的输入电压,输出数字量要对应参考电压(Vref);而第二区间(II区)的输出要对应二分之一参考电压;第三区间(III区)的输出要加上输入时被减去的电压所对应的数字量,它所对应的是二分之一参考电压
逐次逼近逻辑模块中的数字逻辑根据各区的相应偏置电压和参考电压的不同对输出的数字量进行归一化处理。
4.如权利要求3所述的A/D转换器的控制方法,其特征在于,所述
(3)判“段”步骤,是运用对分搜索算法来判断此时接入的输入电压(Vin)位于哪一区间范围。
5.如权利要求4所述的A/D转换器的控制方法,其特征在于,所述恢复电容阵列公共电极(VX)点的初始电位后,
①若输入电压(Vin)位于第一区间(I区)、第四区间(IV区),则第一开关(S1)连接到参考电压(Vref),第四开关(S4)与接地端连接,判“段”步骤结束;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510011986A CN100592634C (zh) | 2005-06-23 | 2005-06-23 | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510011986A CN100592634C (zh) | 2005-06-23 | 2005-06-23 | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1885723A CN1885723A (zh) | 2006-12-27 |
CN100592634C true CN100592634C (zh) | 2010-02-24 |
Family
ID=37583727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510011986A Expired - Fee Related CN100592634C (zh) | 2005-06-23 | 2005-06-23 | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100592634C (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102055475B (zh) * | 2009-10-28 | 2013-04-17 | 盛群半导体股份有限公司 | 逐次逼近模拟数字转换器及其方法 |
CN102480297B (zh) * | 2010-11-29 | 2014-05-14 | 苏州华芯微电子股份有限公司 | 逐次比较型ad转换器 |
CN102904576A (zh) * | 2012-11-02 | 2013-01-30 | 长沙景嘉微电子股份有限公司 | 一种量化范围可变的逐次逼近调谐adc电路 |
WO2016106478A1 (zh) * | 2014-12-29 | 2016-07-07 | 中国科学院半导体研究所 | 用于cmos图像传感器的模拟读出预处理电路及其控制方法 |
CN104993831B (zh) * | 2015-07-31 | 2017-11-10 | 中国科学院电子学研究所 | 时间交织Pipeline‑SAR型ADC电路 |
CN104967451B (zh) * | 2015-07-31 | 2017-09-29 | 中国科学院电子学研究所 | 逐次逼近型模数转换器 |
CN106899300B (zh) * | 2017-02-15 | 2020-05-12 | 电子科技大学 | 一种用于逐次逼近模数转换器的冗余循环平均方法 |
CN109450449B (zh) * | 2018-11-23 | 2020-12-18 | 深圳锐越微技术有限公司 | 参考电压控制电路和模数转换器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1260639A (zh) * | 1999-01-08 | 2000-07-19 | 日本电气株式会社 | 具有节能电路的模数转换器及其控制方法 |
CN1363141A (zh) * | 2000-02-14 | 2002-08-07 | 住友金属工业株式会社 | 对数型a/d转换器、对数型a/d转换方法、对数型d/a转换器、对数型d/a转换方法、以及物理测量*** |
-
2005
- 2005-06-23 CN CN200510011986A patent/CN100592634C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1260639A (zh) * | 1999-01-08 | 2000-07-19 | 日本电气株式会社 | 具有节能电路的模数转换器及其控制方法 |
CN1363141A (zh) * | 2000-02-14 | 2002-08-07 | 住友金属工业株式会社 | 对数型a/d转换器、对数型a/d转换方法、对数型d/a转换器、对数型d/a转换方法、以及物理测量*** |
Also Published As
Publication number | Publication date |
---|---|
CN1885723A (zh) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100592634C (zh) | 信号幅度区间划分的电荷重分配逐次逼近a/d转换器 | |
CN103219996B (zh) | 具有降低功率消耗的流水线模数转换器 | |
CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
CN102801422B (zh) | 逐次逼近型模数转换器 | |
US3906488A (en) | Reversible analog/digital (digital/analog) converter | |
CN103532554B (zh) | 电容阵列及其版图设计方法 | |
CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
CN104124967A (zh) | 一种分段电容阵列型逐次逼近模数转换器校准结构及方法 | |
US20200228132A1 (en) | Analog-to-digital converter device | |
CN106027049A (zh) | 一种应用于逐次逼近型模数转换器的数据权重平均算法 | |
CN108476024A (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN103532553A (zh) | 基于循环时间数字转换器的时域adc | |
CN103178855A (zh) | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 | |
CN102055475B (zh) | 逐次逼近模拟数字转换器及其方法 | |
CN108111171A (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
CN100334809C (zh) | 模一数变换电路 | |
CN101207383B (zh) | 模数转换器 | |
CN104779957A (zh) | 高速逐次逼近模数转换器 | |
CN104868917A (zh) | 模数转换器 | |
CN107835023A (zh) | 一种逐次逼近型数模转换器 | |
US10985773B2 (en) | Analog to digital converting device and capacitor adjusting method thereof | |
CN102480297B (zh) | 逐次比较型ad转换器 | |
CN201860319U (zh) | 逐次比较型ad转换器 | |
CN102684695B (zh) | 用于管线式模拟至数字转换器的乘积数字至模拟转换器 | |
CN110632359B (zh) | 一种基于飞电容的模拟量隔离***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100224 Termination date: 20100623 |