CN102054832B - 具有电容补偿的像素结构 - Google Patents

Abstract

本发明提供一种具有电容补偿的像素结构，包括一薄膜晶体管组件。薄膜晶体管组件包括一源极电极、一漏极电极、一半导体层与一栅极电极。栅极电极具有一条状本体部，以及至少一凸出部或至少二凹陷部。本发明的一主要特征在于调整薄膜晶体管组件的漏极电极与栅极电极的形状与配置，使得当漏极电极相对于栅极电极发生前、后、左、右的偏移时，藉由栅极电极的凸出部或凹陷部的设置，漏极电极与栅极电极的重迭面积仍不会改变，且可以使漏极电极与栅极电极的重迭部分的位置也不改变，即栅极-漏极电容(Cgd)不会改变，进而提升显示质量。

Description

具有电容补偿的像素结构

技术领域

本发明是有关于一种像素结构的结构，特别是有关于像素结构的薄膜晶体管(Thin Film Transistor，TFT)组件的布局。

背景技术

图1绘示的是公知像素结构的局部示意图。如图1所示，公知的像素结构120主要包括一薄膜晶体管122、一像素电极124、扫描线126与数据线128。薄膜晶体管122是电性连接于像素电极124。具体而言，薄膜晶体管122包括一栅极122a、一通道区域(channel region)122b、一源极122c与一漏极122d。此薄膜晶体管122是属于底栅极(bottom gate)的结构，且薄膜晶体管122的漏极122d是与像素电极124电性连接。由图1可知，扫描线126与数据线128可将适当电压传输至薄膜晶体管122，并经由薄膜晶体管122将电压传送至像素电极124，以提供电压差至液晶层。

栅极122a与漏极122d上下重迭的区域会形成栅极-漏极电容(Cgd)10。此栅极-漏极电容10的值与重迭区域的面积大小成正比。而一般在制造薄膜晶体管时，由于光罩对位精准度上的误差或机台震动等其它因素，往往会导致漏极122d的布局朝向前、后、左、右产生对位误差，进而使栅极122a与漏极122d上下重迭区域的面积大小发生变化，导致栅极-漏极电容10产生改变。然而，像素回授电压(feed-through voltage)会随着栅极-漏极电容10数值而改变。而像素回授电压的改变会使薄膜晶体管显示装置的显示质量受到影响。举例来说，当薄膜晶体管是应用来控制一个显示装置的像素阵列，不同晶体管的电容量不同将会导致同一阶调画面下不同区域的亮度不同，亦即导致画面的亮度控制不如预期。

因此，如何修改薄膜晶体管的布局，以有效地消弭电容值改变导致的显示问题，仍为现今的课题。

发明内容

有鉴于此，本发明的一主要目的是在不改变曝光程序与不限制晶体管阵列的形成过程的前提下，藉由使得栅极与漏极的重迭面积不会随栅极光罩与漏极光罩间的对准偏差量发生变化，来确保晶体管阵列的性能。

根据本发明的一较佳实施例，本发明提供一种具有电容补偿的像素结构，包括一薄膜晶体管组件。薄膜晶体管组件包括一源极电极、一漏极电极、一半导体层与一栅极电极。源极电极包括一第一电极条，漏极电极包括一第二电极条，第二电极条本质上平行于第一电极条。半导体层设置于源极电极与漏极电极下方，且包括一通道区域，通道区域设置于第一电极条与第二电极条之间。栅极电极设置于半导体层下方，栅极电极具有一条状本体部与至少一凸出部或至少二凹陷部。条状本体部平行于第一电极条与第二电极条，且通道区域覆盖条状本体部。其中，凸出部或凹陷部使第二电极条跨越栅极电极而与栅极电极部分重迭，第二电极条的相对两端均不与栅极电极于铅直方向上重迭，且第二电极条与栅极电极彼此重迭的部分形成一电容。

根据本发明的另一较佳实施例，本发明另提供一种具有电容补偿的像素结构，包括一薄膜晶体管组件。薄膜晶体管组件包括一源极电极、一漏极电极、一半导体层与一栅极电极。源极电极包括一第一电极条，漏极电极包括一第二电极条，第二电极条本质上平行于第一电极条。半导体层设置于源极电极与漏极电极下方，且包括一通道区域，通道区域设置于第一电极条与第二电极条之间。栅极电极设置于半导体层下方，栅极电极具有一条状本体部与至少一凹陷部，条状本体部平行于第一与第二电极条，且全部的通道区域均覆盖条状本体部。其中，第二电极条跨越凹陷部，使第二电极条的相对两端均与栅极电极于铅直方向上重迭，且第二电极条与栅极电极彼此重迭的部分形成一电容。

据此，即使栅极光罩与漏极光罩间产生朝向前、后、左、右的对位偏差，漏极电极与栅极电极的重迭面积与位置仍不会改变，即栅极-漏极电容不会改变，进而提升显示质量。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式是作为参考与说明用，并非用来对本发明加以限制者。

附图说明

图1绘示的是公知像素结构的局部示意图。

图2绘示为本发明的第一较佳实施例的像素结构局部示意图。

图3绘示为图2中对应于A-A’剖面线的剖面示意图。

图4绘示为本发明的第二较佳实施例的像素结构局部示意图。

图5绘示为图4中对应于B-B’剖面线的剖面示意图。

图6绘示为本发明的第三较佳实施例的像素结构局部示意图。

图7绘示为本发明的第四较佳实施例的像素结构局部示意图。

图8绘示为本发明的第五较佳实施例的像素结构局部示意图。

图9绘示为本发明的第六较佳实施例的像素结构局部示意图。

具体实施方式

以下图式仅是定性地显示本发明的一些较佳实施例，除非有明文写出相关限制条件，否则这些图式并不限制本发明所提出的晶体管或晶体管阵列各组成单元的数量、形状、相对角度、相对距离、相对位置等等细节。并且下述各个实施例的各种可能变化，除非有特别明文写出必须一起成立，这些可能变化都是相互独立，可以视需要加以混合使用。

图2绘示为本发明的第一较佳实施例的像素结构局部示意图，而图3绘示为图2中对应于A-A’剖面线的剖面示意图。相同的组件或部位沿用相同的符号来表示。其中，本发明的图式中仅绘示单一像素结构的局部示意图，而本发明实际上亦可包含复数个像素构成的像素阵列，且可应用于各式显示装置中，例如液晶显示装置。此外，为了清楚显示出像素结构的布局图案，图2的结构是以透视方式绘示，然而实际的组件结构不需局限为透明材质。请同时参考图2与图3，本发明的像素结构220主要包括一薄膜晶体管222、一像素电极224、扫描线225与数据线228。更详细地说，薄膜晶体管222包括一源极电极202、一漏极电极204、一半导体层205、一栅极电极226、第一介电层230与第二介电层232。薄膜晶体管222位于基板200上，薄膜晶体管222的漏极电极204是电性连接于像素电极224，源极电极202是与数据线228电性连接，而栅极电极226电性连接扫描线225。

基板200可以为任意材质的基板，且较佳为透光基板，例如基板200可以为玻璃基板或压克力基板。栅极电极226设置于基板200上方，且其位置对应于半导体层205下方。就图案布局观之，栅极电极226具有一条状本体部226a与一凸出部226b。同一列的各像素结构220的条状本体部226a可串接而形成扫描线225。据此，条状本体部226a与凸出部226b的图案均可在形成扫描线225时，藉由同样的材料层与图案化制程一起制作而成，无须额外增加制程。

第一介电层230的材质为电性绝缘材料，其例如是氮化硅、氧化硅或氮氧化硅，且第一介电层230可覆盖栅极电极226，以作为栅极介电层之用。半导体层205设置于栅极电极226上方的第一介电层230上，其材质例如是非晶硅或多晶硅，其中若半导体层205选用非晶硅层，则薄膜晶体管222的通道可为未掺杂的本征半导体层，而若半导体层205选用多晶硅层，则为了形成薄膜晶体管222的通道，部分或全部的半导体层205中可以掺杂P型掺质或N型掺质，而半导体层205被掺杂的部分即可作为一通道区域206。于本实施例中，全部的通道区域206均可覆盖栅极电极226，且栅极电极226的条状本体部226a与凸出部226b均被通道区域206所覆盖。换句话说，由下而上观之，通道区域206是完全被栅极电极226的条状本体部226a与凸出部226b所覆盖。为了降低半导体层205的阻抗，更可在半导体层205上方形成一奥姆接触层234，作为半导体层205以及源极电极202与漏极电极204之间的接触介层，以降低接触电阻。

源极电极202与漏极电极204是设置于半导体层205与奥姆接触层234上方，可包括任意导电材料，例如金属材料或透明导电材料。于本实施例中，源极电极202例如可以仅包括一第一电极条216，漏极电极204例如可以仅包括一第二电极条218，而第二电极条218本质上可以平行于第一电极条216，但不限于此。第一电极条216与第二电极条218位于通道区域206的相对两侧，亦即通道区域206设置于第一电极条216与第二电极条218之间。数据线228亦设置在第一介电层230上，本质上垂直于第一电极条216，但不限于此，且数据线228是与源极电极202的第一电极条216接触而电性连接。数据线228、源极电极202与漏极电极204均可于同样的材料层与图案化制程一起形成，其中源极电极202的第一电极条216会延伸至栅极电极226的上方。

第一电极条216与第二电极条218本质上均可平行于条状本体部226a。其中，凸出部226b使得第二电极条218可跨越栅极电极226而与栅极电极226部分重迭，特别是于本实施例中，第二电极条218可以仅跨越栅极电极226的一个凸出部226b。如此一来，第二电极条218的相对两端都不会与栅极电极226于铅直方向上重迭，而第二电极条218与栅极电极226彼此重迭的部分形成一电容210。换言之，源极电极202与漏极电极204设置于奥姆接触层234上，而漏极电极204是位于凸出部226b的上方，也就是位于凸出部226b上方的第一介电层230上。在此，漏极电极204的形状例如是一长条矩形，而栅极电极226与漏极电极204上下重迭处的电容210，会产生栅极-漏极电容效应。

第二介电层232可覆盖源极电极202、漏极电极204与数据线228，且像素电极224可设置于第二介电层232上。第二介电层232的材质例如是氮化硅、氧化硅或氮氧化硅。像素电极224可以透过一接触窗208而接触且电性连接至第二电极条218的一端，而这里所谓的接触窗208实际上可以是第二介电层232的开口。

由于漏极电极204会跨越栅极电极226的凸出部226b而向外延伸，凸出部226b会跨越漏极电极204的第二电极条218而向外延伸，且第二电极条218的相对两端都不会与栅极电极226于铅直方向上重迭，因此在制作漏极电极204的过程中，即使因光罩对位的误差或机台的震动，造成漏极电极204与栅极电极226在纵向或横向上有些许对位上的误差，但电容210的面积与位置均不会改变。换言之，栅极-漏极电容的值仍可维持一固定值，进而维持像素回授电压的稳定，以确保薄膜晶体管显示装置所显示的画面质量。此外，由于全部的通道区域206均覆盖栅极电极226的条状本体部226a，因此整个通道区域206均可作为薄膜晶体管222实际作用时的通道，因此本实施例具有较佳的薄膜晶体管222布局。

值得注意的是，第一实施例与图式中是以矩形的凸出部226b、长条矩形的漏极电极204与长条矩形的源极电极202为例来说明，但本发明并非限制栅极电极226、漏极电极204与源极电极202的形状。也就是说，栅极电极226、漏极电极204与源极电极202的形状亦可以是其它形状，例如是凸出部226b可以是圆形、多边形等形状，栅极电极226亦可具有凹陷部，或者漏极电极204亦可以是正方形或其它形状。

请参考图4与图5。图4绘示为本发明的第二较佳实施例的像素结构局部示意图，而图5绘示为图4中对应于B-B’剖面线的剖面示意图。为便于比较本实施例与第一较佳实施例的不同，本实施例与第一较佳实施例使用相同的符号标注相同的符号。如图4与图5所示，与第一较佳实施例不同之处在于，在本实施例中，半导体层205更进一步的向上方与下方延伸，因此由铅直方向上观看半导体层205超出第一电极条216与第二电极条218。藉由如此配置，即使第一电极条216或第二电极条218因光罩对位的误差或机台的震动等因素产生偏移，第一电极条216或第二电极条218与下方的半导体层205所形成的重迭面积亦不会改变。由于半导体层205在此可发挥电容介电层的作用，因此此一设计亦可使栅极-漏极电容的值可维持一固定值。

请参考图6，图6绘示为本发明的第三较佳实施例的像素结构局部示意图。如图6所示，本发明的像素结构420主要包括一薄膜晶体管422、一像素电极424、扫描线425与数据线428。薄膜晶体管422包括一源极电极402、一漏极电极404、一栅极电极426与一半导体层405，且其中半导体层405包括通道区域406。薄膜晶体管422亦可如同前述实施例而包括第一介电层第二介电层(图未示)，源极电极402可包括第一电极条416，漏极电极404可包括第二电极条418。为了强调本实施例的特征，各实施例的相似组件配置、材料设置与相似之均等处将不再赘述。

本实施例与第一实施例的一主要不同处在于，第二实施例的栅极电极426是具有一条状本体部426a与两个凸出部426b、426c，且单一第二电极条418会跨越栅极电极426的两个凸出部426b、426c，使得第二电极条418的相对两端也不会与栅极电极426于铅直方向上重迭。因此，第二电极条418与栅极电极426之间可具有两个彼此重迭的区域，而这两个重迭区域可分别形成一电容410。因此于本实施例中，仅部分的通道区域406可覆盖栅极电极426的条状本体部426a与两个凸出部426b、426c。换句话说，由下而上观之，部分的通道区域406并未被栅极电极426所覆盖。

本实施例与第一实施例的另一主要不同处在于，第二实施例的漏极电极404可另包括一第三电极条414，而第三电极条414可垂直于第二电极条418而设置于两凸出部426b、426c之间。第三电极条414的一端连接至第二电极条418，且像素电极424可透过一接触窗408而接触且电性连接至第三电极条414的另一端。据此，漏极电极404的第二电极条418与第三电极条414是呈T形，而第二电极条418相对两端的电性状况可较一致。由于第二电极条418是透过第三电极条414而电性连接至像素电极424，本实施例的第二电极条418本身可不接触像素电极424，但不限于此。

由于漏极电极404可跨越栅极电极426而向外延伸，两凸出部426b、426c也可跨越第二电极条418而向外延伸，且第二电极条418的相对两端都不会与栅极电极426于铅直方向上重迭，因此即使漏极电极204与栅极电极226在纵向或横向上有些许对位上的误差，但两个电容410的面积与位置均不会改变。

请参考图7，图7绘示为本发明的第四较佳实施例的像素结构局部示意图。如图7所示，本发明的像素结构520主要包括一薄膜晶体管522、一像素电极524、扫描线525与数据线528。薄膜晶体管522包括一源极电极502、一漏极电极504、一栅极电极526与一半导体层505。其中，半导体层505包括通道区域506，源极电极502可包括第一电极条516，漏极电极504可包括第二电极条518。

本实施例与前述二实施例的一主要不同处在于，第三实施例的栅极电极526具有一条状本体部526a与两个凹陷部512a、512b，且第二电极条518的相对两端分别对应于栅极电极526的两个凹陷部512a、512b而设置。因此，第二电极条518与栅极电极526的重迭区域可形成一电容510。于本实施例中，全部的通道区域506均可覆盖栅极电极526的条状本体部526a。亦即，由下而上观之，通道区域506完全被栅极电极526的条状本体部526a所覆盖。由于全部的通道区域506均覆盖栅极电极526的条状本体部526a，因此整个通道区域506均可作为薄膜晶体管522实际作用时的通道，因此本实施例亦具有较佳的薄膜晶体管522布局。

本实施例与第一实施例的另一主要不同处在于，第四较佳实施例的漏极电极504另包括一第三电极条514，第三电极条514垂直于第二电极条518且对应于凹陷部512a、512b其中之一而设置，例如图7是对应于凹陷部512a。第三电极条514的一端连接至第二电极条518，且像素电极524可透过一接触窗508而电性连接至第三电极条514的另一端。据此，漏极电极504的第二电极条518与第三电极条514是呈L形，而像素电极524可以具有更大的面积。亦即，第四较佳实施例的像素结构520可以具有较大的开口率。

请参考图8，图8绘示为本发明的第五较佳实施例的像素结构局部示意图。如图8所示，本发明的像素结构620主要包括一薄膜晶体管622、一像素电极624、扫描线625与数据线628。薄膜晶体管622包括一源极电极602、一漏极电极604、一栅极电极626与一半导体层605。其中，半导体层605包括通道区域606，源极电极602可包括第一电极条616，漏极电极604可包括第二电极条618。栅极电极626具有一条状本体部626a与两个凹陷部612a、612b。第二电极条618与栅极电极626的重迭区域可形成电容610。

本实施例与第三实施例的一主要不同处在于，第五较佳实施例的漏极电极604还包括一第四电极条614b。第三与第四电极条614a、614b均垂直于第二电极条618，且第三电极条614a与第四电极条614b分别对应于凹陷部612a与凹陷部612b。第三电极条614a的一端与第四电极条614b的一端分别连接至第二电极条618的相对两端，且像素电极624透过两个接触窗608而分别电性连接至第三电极条614a的另一端与第四电极条614b的另一端。据此，第五较佳实施例的像素结构620亦可具有较大的开口率，且漏极电极604与像素电极624之间的连接会更加稳固，漏极电极604与像素电极624之间的电性连接也会具有更好的可靠度。此外，由于全部的通道区域606均覆盖栅极电极626，因此整个通道区域606均可作为薄膜晶体管622实际作用时的通道，因此本实施例具有较佳的薄膜晶体管622布局。

请参考图9，图9绘示为本发明的第六较佳实施例的像素结构局部示意图。如图9所示，本发明的像素结构720主要包括一薄膜晶体管722、一像素电极724、扫描线725与数据线728。薄膜晶体管722包括一源极电极702、一漏极电极704、一栅极电极726与一半导体层705。其中，半导体层705包括通道区域706，源极电极702可包括第一电极条716，漏极电极704可包括第二电极条718。

本实施例与前述各实施例的一主要不同处在于，第六较佳实施例的栅极电极726仅具有一条状本体部726a与单一凹陷部712，第二电极条718跨越凹陷部712，使第二电极条718的相对两端均与栅极电极726于铅直方向上重迭，且第二电极条718与栅极电极726彼此重迭的部分形成一电容710。漏极电极704还包括一第三电极条714。第三电极条714垂直于第二电极条718，且第三电极条714对应于凹陷部712。第三电极条714的一端连接至第二电极条718，且像素电极724可透过一接触窗708而电性连接至第三电极条714的另一端。据此，第六较佳实施例的像素结构720亦可具有较大的开口率。此外，由于全部的通道区域706均覆盖栅极电极726的条状本体部726a，因此整个通道区域706均可作为薄膜晶体管722实际作用时的通道，因此本实施例具有较佳的薄膜晶体管722布局。

综上所述，本发明的像素结构至少具有下列优点：一、即使漏极电极与栅极电极在纵向或横向上有些许对位上的误差，本发明的栅极-漏极电容的面积与位置均不会改变，进而维持薄膜晶体管显示装置所显示的画面质量；二、数据线、源极电极与漏极电极均可于同样的材料层与图案化制程中一起形成，而扫描线、条状本体部与凸出部的图案均可一起制作而成，仅需改变布局图案，无须额外增加制程；三、于部分的实施例中，由于全部的通道区域均覆盖栅极电极的条状本体部，因此整个通道区域均可作为薄膜晶体管实际作用时的通道。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种具有电容补偿的像素结构，其特征在于，包括：

一薄膜晶体管组件，包括：

一源极电极，包括一第一电极条；

一漏极电极，包括一第二电极条，该第二电极条平行于该第一电极条；

一半导体层，设置于该源极电极与该漏极电极下方，且包括一通道区域，该通道区域设置于该第一电极条与该第二电极条之间；以及

一栅极电极，设置于该半导体层下方，该栅极电极具有一条状本体部，以及至少一凸出部或至少二凹陷部，该条状本体部平行于该第一电极条与该第二电极条，且该通道区域覆盖该条状本体部；

一数据线，该数据线垂直于该第一电极条，且与该第一电极条连接；

一像素电极，该像素电极电性连接至该第二电极条；

其中，该凸出部或该等凹陷部使该第二电极条跨越该栅极电极而与该栅极电极部分重迭，该第二电极条的相对两端均不与该栅极电极于铅直方向上重迭，且该第二电极条与该栅极电极彼此重迭的部分形成一电容。

2.如权利要求1所述的像素结构，其特征在于，该第二电极条仅跨越该栅极电极的一个凸出部。

3.如权利要求2所述的像素结构，其特征在于，全部的该通道区域均覆盖该栅极电极，且该栅极电极的该条状本体部与该凸出部均被该通道区域所覆盖，该像素电极透过一接触窗而电性连接至该第二电极条的一端。

4.如权利要求1所述的像素结构，其特征在于，该第二电极条跨越该栅极电极的两个凸出部，该通道区域覆盖该栅极电极的两个凸出部。

5.如权利要求4所述的像素结构，其特征在于，该漏极电极还包括一第三电极条，该第三电极条垂直于该第二电极条而设置于该两凸出部之间，该第三电极条的一端连接至该第二电极条，且该像素电极透过一接触窗而电性连接至该第三电极条的另一端。

6.如权利要求1所述的像素结构，其特征在于，该第二电极条的相对两端分别对应于该栅极电极的两个凹陷部而设置，全部的该通道区域均覆盖该栅极电极的该条状本体部。

7.如权利要求6所述的像素结构，其特征在于，该漏极电极还包括一第三电极条，该第三电极条垂直于该第二电极条且对应于该等凹陷部其中之一而设置，该第三电极条的一端连接至该第二电极条，且该像素电极透过一接触窗而电性连接至该第三电极条的另一端。

8.如权利要求6所述的像素结构，其特征在于，该漏极电极还包括一第三电极条与一第四电极条，该第三与该第四电极条均垂直于该第二电极条，该第三与该第四电极条分别对应于该两凹陷部而设置，该第三电极条的一端与该第四电极条的一端分别连接至该第二电极条，且该像素电极透过两个接触窗而分别电性连接至该第三电极条的另一端与该第四电极条的另一端。

9.一种具有电容补偿的像素结构，其特征在于，包括：

一薄膜晶体管组件，包括：

一源极电极，包括一第一电极条；

一漏极电极，包括一第二电极条，该第二电极条平行于该第一电极条；

一半导体层，设置于该源极电极与该漏极电极下方，且包括一通道区域，该通道区域设置于该第一电极条与该第二电极条之间；以及

一栅极电极，设置于该半导体层下方，该栅极电极具有一条状本体部与至少一凹陷部，该条状本体部平行于该第一与该第二电极条，且全部的该通道区域均覆盖该栅极电极的该条状本体部；

一数据线，该数据线垂直于该第一电极条，且与该第一电极条连接；

一像素电极，该像素电极电性连接至该第二电极条；

其中，该第二电极条跨越该凹陷部，使该第二电极条的相对两端均与该栅极电极于铅直方向上重迭，且该第二电极条与该栅极电极彼此重迭的部分形成一电容。

Images