CN102054083A - 集成电路的天线效应的检查方法及其装置 - Google Patents
集成电路的天线效应的检查方法及其装置 Download PDFInfo
- Publication number
- CN102054083A CN102054083A CN2009102113944A CN200910211394A CN102054083A CN 102054083 A CN102054083 A CN 102054083A CN 2009102113944 A CN2009102113944 A CN 2009102113944A CN 200910211394 A CN200910211394 A CN 200910211394A CN 102054083 A CN102054083 A CN 102054083A
- Authority
- CN
- China
- Prior art keywords
- node
- antenna effect
- value
- accumulation
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种集成电路的天线效应的检查方法与其装置,所述集成电路的天线效应的检查方法包含下列步骤:计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值;统计各节点对所述元件所造成的累积天线效应值的最大值;以及若存在一节点,其累积天线效应值的最大值小于一临界值,则定义所述节点符合一天线效应检查规则。
Description
技术领域
本发明是关于集成电路的检查方法与其装置,尤其是关于集成电路的天线效应的检查方法及其装置。
背景技术
集成电路制造技术的不断进步使得集成电路芯片的最小尺寸也一直下降。然于,在此缩小芯片尺寸趋势的物理设计中,更需要考虑制造能力(manufacturability)对集成电路芯片所造成合格率(yield)和可靠性(reliability)的影响。为达到缩小芯片尺寸的目的,现今集成电路芯片的制程多依赖以等离子为基础的制程。然而,所述以等离子为基础的制程会使集成电路芯片的各层金属层累积电荷,进而造成集成电路芯片内各元件的损伤,如此效应称的为等离子引起的栅极氧化物损伤(plasma-induced gateoxide damage),或简称为天线效应(antenna effect)。
图1显示一集成电路芯片的局部剖面图。如图1所示,所述集成电路芯片100包含一第一栅极102及一第二栅极104。所述第一栅极102是经由一第一层金属层连线M1及一第二层金属层连线M2连接至所述第二栅极104。在所述集成电路芯片100的制程过程中,所述集成电路芯片100的各层金属层是由下往上逐层构建。在所述金属层的构建过程中,各尚未连接的金属层连线是如同电容般作用。换言之,所述尚未连接的金属层连线在其制程过程中累积电荷。所述累积电荷会于稍后的制程过程中释放。然而,所述累积电荷的释放将会对所述集成电路芯片100的元件造成损伤。若所述制程过程为蚀刻制程,则所述损伤是正比于所述尚未连接的金属层连线的周长。若所述制程过程为抛光制程,则所述损伤是正比于所述尚未连接的金属层连线的面积。
图2显示所述集成电路芯片100于构建完所述第一层金属层连线M1的局部剖面图。如图2所示,所述连接于所述第二栅极104的第一层金属层连线M1会累积电荷,且所述累积的电荷若超过一临界值,会对所述第二栅极104造成损伤,其中所述损伤称的为栅极氧化物崩溃,亦即为所述第二栅极104的崩溃所造成的损伤。根据所述集成电路芯片100的制程,所述损伤是正比于所述第一层金属层连线M1的面积除以所述第二栅极104的栅极面积。
据此,集成电路芯片的制程亦发展出各种方式克服天线效应。其中一种方式为将过长的金属层连线打断,并经由一跨接线(jumper)及上层金属层连接所述打断的金属层连线。因此,此方法可减少所述尚未连接的金属层连线的周长或面积。另一种方法为增加二极管以保护所述可能遭受损伤的元件。又一种方法为调换所述金属层的顺序以减低可能遭受损伤的元件。
除了积极的在集成电路芯片的制程过程以各种方法克服天线效应。在集成电路芯片的验证阶段亦包含检查所述集成电路芯片是否符合一天线效应检查规则的步骤。此处的天线效应检查规则是代表若不符合所述天线效应检查规则,则所述集成电路的天线效应可能会对其元件造成损伤。图3显示现有的集成电路的天线效应的检查方法的流程图。在步骤302,计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值,并进入步骤304。在步骤304,针对每一金属层的各节点检查其对所述集成电路的各元件是否符合一天线效应检查规则。
根据图3所示的现有的集成电路的天线效应的检查方法,在检查每一节点时皆须针对所述集成电路的各元件是否符合一天线效应检查规则进行判断。因此,同一元件将会被在对不同节点进行检查时重复检验无数次。如此反复的检验动作将大量耗费所述检查方法所需的时间。
图4显示一集成电路芯片的局部剖面图的示意图。如图4所示,所述集成电路芯片400包含一第一层金属层、一第二层金属层、一第三层金属层及若干个元件P1至P25。所述第一层金属层包含若干个节点N1,1至N1,25,其中各节点皆连接至一元件。所述第二层金属层包含若干个节点N2,1至N2,5,其中N2,1连接至节点N1,1至N1,5,N2,2连接至节点N1,6至N1,10,并依此类推。所述第三层金属层包含一节点N3,1,其是连接至所述节点N2,1至N2,5。
若应用图3所示的现有集成电路的天线效应检查方法于图4的集成电路芯片,则在检查N1,1是否符合一天线效应检查规则时,所述元件P1会被检验一次。在检查N2,1是否符合所述天线效应检查规则,所述元件P1又会被检验一次。在检查N3,1是否符合所述天线效应检查规则,所述元件P1将再次被检验一次。如此反复的检验动作对于追求时效及成本的电路设计产业而言,实不符使用需求。
据此,业界所需要的是一种方法及其装置,其可大幅度压缩检查集成电路的天线效应时所耗费的时间,以使得整个电路设计流程能更有效率。
发明内容
本发明是藉由统计各节点对所述元件所造成的累积天线效应值的最大值,达到减少每一元件被检验次数的目的。据此可大幅度缩减检查各节点是否符合一天线效应检查规则时所需的时间,而达到加速检查集成电路的天线效应的目的。
本发明提供一种修正电路布局的方法,包含下列步骤:计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值;统计各节点对所述元件所造成的累积天线效应值的最大值;以及若存在一节点,其累积天线效应值的最大值小于一临界值,则定义所述节点符合一天线效应检查规则。
本发明提供一种用于修正电路布局的装置,所述装置包含一计算单元、一统计单元和一检查单元。所述计算单元是计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值。所述统计单元是根据所述计算单元的计算结果统计各节点的累积天线效应值的最大值。所述检查单元是根据所述统计单元的统计结果检查各节点是否符合一天线效应检查规则。
上文已经概略地叙述本发明的技术特征,俾使下文的详细描述得以获得较佳了解。构成本发明的权利要求书的其它技术特征将描述于下文。本发明所属技术领域中具有普通技术人员应可了解,下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中具有普通技术人员亦应可了解,这类等效的构建并无法脱离后附的权利要求书所提出的本发明的精神和范围。
附图说明
图1显示一集成电路芯片的局部剖面图;
图2显示一集成电路芯片于制程过程中的局部剖面图;
图3显示现有的集成电路的天线效应的检查方法的流程图;
图4显示一集成电路芯片的局部剖面图的示意图;
图5显示根据本发明的一实施例的集成电路的天线效应的检查方法的流程图;
图6显示根据本发明的另一实施例的集成电路的天线效应的检查方法的流程图;及
图7显示根据本发明的一实施例的集成电路的天线效应的检查装置的示意图。
具体实施方式
本发明在此所探讨的方向为一种集成电路的天线效应的检查方法及其装置。为了能彻底地了解本发明,将在下列的描述中提出详尽的步骤及组成。显然地,本发明的施行并未限定于电路设计的技术人员所熟悉的特殊细节。另一方面,众所周知的组成或步骤并未描述于细节中,以避免造成本揭露不必要的限制。本发明的较佳实施例会详细描述如下,然而除了这些详细描述之外,本发明还可以广泛地施行在其它的实施例中,且本发明的范围不受限定,其以之后的权利要求书为准。
根据本发明的一实施例所提供的集成电路的天线效应的检查方法及其装置,是藉由统计各节点对所述元件所造成的累积天线效应值的最大值,达到减少每一元件被检验次数的目的。据此可大幅缩减检查各节点是否符合一天线效应检查规则时所需的时间,而达到加速检查集成电路的天线效应的目的。
根据本发明的一实施例所提供的集成电路的天线效应的检查方法及其装置,是进一步统计各节点对所述元件所造成的累积天线效应值的最小值,以使得所述检查方法所报告的不符合所述天线效应检查规则的节点下所有连接的节点皆不符合所述天线效应检查规则。据此,可使得电路设计人员能更方便根据本发明所提供的报告修正所述集成电路。
图5显示根据本发明的一实施例的集成电路的天线效应的检查方法的流程图。在步骤502,计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值,并进入步骤504。在步骤504,自所述集成电路的最下层的金属层的节点开始依次往上层的金属层的节点统计各节点对所述元件所造成的累积天线效应值的最大值,并进入步骤506。在步骤506,自所述集成电路的最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最大值,若存在一节点的累积天线效应值的最大值小于一临界值,则定义所述节点符合一天线效应检查规则。
在本发明的一实施例中,任一节点的累积天线效应值的最大值为所述节点对所述元件的天线效应值加上所述节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者。在本发明的另一实施例中,任一节点的天线效应值为所述节点的金属面积除以所述节点对其相应的元件的栅极面积。在本发明的又一实施例中,任一节点的天线效应值为所述节点的金属周长除以所述节点对其相应的元件的栅极面积。在本发明的又一实施例中,各层金属层的节点相应于不同的临界值。
若应用图5所示的集成电路的天线效应的检查方法于图4的集成电路芯片,在步骤502,计算所述集成电路芯片400的各金属层的节点对所述集成电路芯片400的各元件所造成的天线效应值。在本实施例中,任一节点的天线效应值为所述节点的金属面积除以所述节点对其相应的元件的栅极面积,且任一节点的累积天线效应值的最大值为所述节点对所述元件的天线效应值加上所述节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者。据此,节点N1,1的天线效应值为所述节点N1,1的金属连接线面积除以所述元件P1的栅极面积。节点N2,1的天线效应值为所述节点N2,1的金属连接线面积除以所述元件P1至P5的栅极面积和。依此类推,其余节点的面积皆可加以计算。
步骤504,自所述集成电路芯片400的最下层的金属层的节点N1,1至N1,25开始依次往上层的金属层的节点统计各节点对所述元件P1至P25所造成的累积天线效应值的最大值。由于节点N1,1至N1,25并无下层的金属层,故节点N1,1至N1,25的累积天线效应值的最大值即等于其天线效应值。
在第二层金属层,节点N2,1的累积天线效应值的最大值为节点N2,1的天线效应值加上节点N1,1至N1,5中的累积天线效应值的最大值中的最大者。在本实施例中,节点N1,1的累积天线效应值的最大值大于节点N1,2、N1,3、N1,4和N1,5的累积天线效应值的最大值,故节点N2,1的累积天线效应值的最大值即为节点N2,1的天线效应值加上节点N1,1的累积天线效应值的最大值。依此类推,其余节点N2,2至N2,5的累积天线效应值的最大值皆可加以计算。
在第三层金属层,节点N3,1的累积天线效应值的最大值为节点N3,1的天线效应值加上节点N2,1至N2,5中的累积天线效应值的最大值中的最大者。在本实施例中,节点N2,1的累积天线效应值的最大值大于节点N2,2、N2,3、N2,4和N2,5的累积天线效应值的最大值,故节点N3,1的累积天线效应值的最大值即为节点N3,1的天线效应值加上节点N2,1的累积天线效应值的最大值。
在步骤506,自所述集成电路芯片400的最上层的金属层的节点N3,1依次往下层的金属层的节点检查各节点的累积天线效应值的最大值,若存在一节点的累积天线效应值的最大值小于一临界值,则定义所述节点符合一天线效应检查规则。在本实施例中,节点N2,1的累积天线效应值的最大值小于一临界值,故定义节点N2,1符合一天线效应检查规则。
相较于图3所示现有的集成电路的天线效应的检查方法,根据图5的实施例的集成电路的天线效应的检查方法,每一元件被检验次数是显著减少。当在步骤506检查出一节点,其累积天线效应值的最大值小于一临界值,即代表所述节点以下的所有节点皆符合一天线效应检查规则。据此,即不需进一步检验所述节点以下的所有节点,而达到节省时间的目的。换言之,不需于对不同节点进行检查时大量重复检验所述元件,故可节省检查集成电路的天线效应时所耗费的时间。
图6显示根据本发明的另一实施例的集成电路的天线效应的检查方法的流程图。在步骤602,计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值,并进入步骤604。在步骤604,自所述集成电路的最下层的金属层的节点开始依次往上层的金属层的节点统计各节点对所述元件所造成的累积天线效应值的最大值及最小值,并进入步骤606。在步骤606,自所述集成电路的最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最大值,若存在一节点的累积天线效应值的最大值大于一临界值,则定义所述节点不符合一天线效应检查规则,并进入步骤608。在步骤608,若所定义不符合所述天线效应检查规则的所述节点内存在一节点的累积天线效应值的最小值大于所述临界值,则回报所述节点不符合所述天线效应检查规则。
若应用图6所示的集成电路的天线效应的检查方法于图4的集成电路芯片,在步骤602,计算所述集成电路芯片400的各金属层的节点对所述集成电路芯片400的各元件所造成的天线效应值。在本实施例中,任一节点的天线效应值为所述节点的金属面积除以所述节点对其相应的元件的栅极面积,且任一节点的累积天线效应值的最大值为所述节点对所述元件的天线效应值加上所述节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者。据此,节点N1,1的天线效应值为所述节点N1,1的金属连接线面积除以所述元件P1的栅极面积。节点N2,1的天线效应值为所述节点N2,1的金属连接线面积除以所述元件P1至P5的栅极面积和。依此类推,其余节点的面积皆可加以计算。
在步骤604,自所述集成电路芯片400的最下层的金属层的节点N1,1至N1,25开始依次往上层的金属层的节点统计各节点对所述元件P1至P25所造成的累积天线效应值的最大值及最小值。由于节点N1,1至N1,25并无下层的金属层,故节点N1,1至N1,25的累积天线效应值的最大值及最小值即等于其天线效应值。
在第二层金属层,节点N2,1的累积天线效应值的最大值为节点N2,1的天线效应值加上节点N1,1至N1,5中的累积天线效应值的最大值中的最大者,而节点N2,1的累积天线效应值的最小值为节点N2,1的天线效应值加上节点N1,1至N1,5中的累积天线效应值的最大值中的最小值。在本实施例中,节点N1,1的累积天线效应值的最大值大于节点N1,2、N1,3、N1,4和N1,5的累积天线效应值的最大值,而N1,2的累积天线效应值的最小值小于节点N1,1、N1,3、N1,4和N1,5的累积天线效应值的最小值。据此,节点N2,1的累积天线效应值的最大值即为节点N2,1的天线效应值加上节点N1,1的累积天线效应值的最大值,而节点N2,1的累积天线效应值的最小值即为节点N2,1的天线效应值加上节点N1,2的累积天线效应值的最小值。依此类推,其余节点N2,2至N2,5的累积天线效应值的最大值及最小值皆可加以计算。
在第三层金属层,节点N3,1的累积天线效应值的最大值为节点N3,1的天线效应值加上节点N2,1至N2,5中的累积天线效应值的最大值中的最大者,而节点N3,1的累积天线效应值的最小值为节点N3,1的天线效应值加上节点N2,1至N2,5中的累积天线效应值的最小值中的最小者。在本实施例中,节点N2,1的累积天线效应值的最大值大于节点N2,2、N2,3、N2,4和N2,5的累积天线效应值的最大值,而节点N2,2的累积天线效应值的最小值小于节点N2,1、N2,3、N2,4和N2,55的累积天线效应值的最小值。据此,故节点N3,1的累积天线效应值的最大值即为节点N3,1的天线效应值加上节点N2,1的累积天线效应值的最大值,而故节点N3,1的累积天线效应值的最小值即为节点N3,1的天线效应值加上节点N2,2的累积天线效应值的最小值。
在步骤606,自所述集成电路芯片400的最上层的金属层的节点N3,1依次往下层的金属层的节点检查各节点的累积天线效应值的最大值,若存在一节点的累积天线效应值的最大值大于一临界值,则定义所述节点不符合一天线效应检查规则。在本实施例中,节点N3,1及节点N2,1的累积天线效应值的最大值皆大于一临界值,故定义N3,1及节点N2,1皆不符合一天线效应检查规则。
在步骤608,若所定义不符合所述天线效应检查规则的所述节点N3,1及节点N2,1内存在一节点的累积天线效应值的最小值大于所述临界值,则回报所述节点不符合所述天线效应检查规则。在本实施例中,由于节点N3,1的累积天线效应值的最小值为节点N3,1的天线效应值加上节点N2,2的累积天线效应值的最小值,其并未大于所述临界值,故不回报节点N3,1。另一方面,由于节点N2,1的累积天线效应值的最小值为节点N2,1的天线效应值加上节点N1,2的累积天线效应值的最小值,其已大于所述临界值,故回报节点N2,1。
在本发明的一实施例中,步骤606及608是以递归方式(recursive)执行,亦即若在步骤606时发现一节点的累积天线效应值的最大值大于一临界值,且所述节点的累积天线效应值的最小值小于所述临界值,则继续检验所述节点的下层节点,直到满足步骤608时发现一节点的累积天线效应值的最小值大于所述临界值时回报所述节点。值得注意的是,在此递归方式中由一节点往下检验其下层节点时,累积天线效应值需减去所述节点的贡献值。
如上述实施例所示,根据图6所提供的集成电路的天线效应的检查方法所报告的节点,其下层的所有节点亦不符合所述天线效应检查规则。据此,电路设计人员能更方便根据其所提供的报告修正检查的集成电路。
在本发明的部分实施例中,图5及图6所示的集成电路的天线效应的检查方法是根据动态规划算法(dynamic programming)操作的。
图7显示根据本发明的一实施例的集成电路的天线效应的检查装置的示意图。如图7所示,所述装置700包含一计算单元702、一统计单元704、一检查单元706和一控制单元708。所述计算单元702是计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值。所述统计单元704是根据所述计算单元702的计算结果统计各节点的累积天线效应值的最大值。所述检查单元706是根据所述统计单元704的统计结果检查各节点是否符合一天线效应检查规则。所述控制单元708是根据动态规划算法控制所述计算单元702、所述统计单元704及所述检查单元706。
在本发明的一实施例中,所述统计单元704是根据各节点对所述元件的天线效应值加上所述各节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者统计所述各节点的累积天线效应值的最大值。在本发明的另一实施例中,所述计算单元702是根据各节点的金属面积除以所述各节点对其相应的元件的栅极面积计算所述各节点的天线效应值。在本发明的又一实施例中,所述计算单元702是根据各节点的金属周长除以所述各节点对其相应的元件的栅极面积计算所述各节点的天线效应值。在本发明的再一实施例中,所述检查单元706是自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最大值。在本发明的再一实施例中,所述统计单元704是另根据所述计算单元702的计算结果统计各节点的累积天线效应值的最小值。在本发明的再一实施例中,所述检查单元706是自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最小值。所述统计单元704是根据各节点对所述元件的天线效应值加上所述各节点于其下一层金属层所连接的节点中的累积天线效应值的最小值中的最小者统计所述各节点的累积天线效应值的最小值。在本发明的再一实施例中,所述统计单元704是由最下层的金属层的节点开始依次往上层的金属层的节点统计各节点的累积天线效应值的最大值及最小值。在本发明的另一实施例中,不同层金属层的节点相应于不同的临界值。
在本发明的一实施例中,所述计算单元702是计算完一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值,再将计算结果交予所述统计单元704。所述统计单元704是统计完各节点的累积天线效应值的最大值及最小值,再将统计结果交予所述检查单元706。所述检查单元706遂检查所述各节点是否符合一天线效应检查规则。
在本发明的另一实施例中,所述计算单元702是计算完一集成电路的一单一节点其涵盖的元件所造成的天线效应值,即将计算结果交予所述统计单元704。所述统计单元704是统计所述单一节点的累积天线效应值的最大值及最小值,再将统计结果交予所述检查单元706。所述检查单元706遂检查所述节点是否符合一天线效应检查规则。
在本发明的又一实施例中,所述计算单元702是计算完一集成电路的局部节点所涵盖的元件所造成的天线效应值,即将计算结果交予所述统计单元704。其中所述局部节点是于一阶层关系内的所有节点。所述统计单元704是统计所述局部节点的累积天线效应值的最大值及最小值,再将统计结果交予所述检查单元706。所述检查单元706遂检查所述局部节点是否符合一天线效应检查规则。图7所示的装置可以硬件方式实现,亦可以软件利用一硬件实现。例如,可藉由一计算机执行一软件程序而实现所述装置。
综上所述,本发明所提供的集成电路的天线效应的检查方法及其装置,是藉由统计各节点对所述元件所造成的累积天线效应值的最大值达到减少每一元件被检验次数的目的。据此,可大幅度缩减检查各节点是否符合一天线效应检查规则时所需的时间,而达到加速检查集成电路的天线效应的目的。
本发明的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求所涵盖。
Claims (24)
1.一种集成电路的天线效应的检查方法,其特征在于包含下列步骤:
计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值;
统计各节点对所述元件所造成的累积天线效应值的最大值;及
若存在一节点,其累积天线效应值的最大值小于一临界值,则定义所述节点符合一天线效应检查规则。
2.根据权利要求1所述的检查方法,其特征在于,其中任一节点的累积天线效应值的最大值为所述节点对所述元件的天线效应值加上所述节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者。
3.根据权利要求1所述的检查方法,其特征在于,其中任一节点的天线效应值为所述节点的金属面积除以所述节点对其相应的元件的栅极面积。
4.根据权利要求1所述的检查方法,其特征在于,其任一节点的天线效应值为所述节点的金属周长除以所述节点对其相应的元件的栅极面积。
5.根据权利要求1所述的检查方法,其特征在于,其进一步包含下列步骤:
自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最大值。
6.根据权利要求1所述的检查方法,其特征在于,其进一步包含下列步骤:
统计各节点对所述元件的累积天线效应值的最小值;及
若存在一节点,其累积天线效应值的最小值大于一临界值,则报告所述节点不符合所述天线效应检查规则。
7.根据权利要求6所述的检查方法,其特征在于,其进一步包含下列步骤:
自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最小值。
8.根据权利要求6所述的检查方法,其特征在于,其中任一节点的累积天线效应值的最小值为所述节点对所述元件的天线效应值加上所述节点于其下一层金属层所连接的节点中的累积天线效应值的最小值中的最小者。
9.根据权利要求1所述的检查方法,其特征在于,其中所述统计各节点的累积天线效应值的最大值的步骤是由最下层的金属层的节点开始依次往上层的金属层的节点统计。
10.根据权利要求6所述的检查方法,其特征在于,其中所述统计各节点的累积天线效应值的最小值的步骤是由最下层的金属层的节点开始依次往上层的金属层的节点统计。
11.根据权利要求1所述的检查方法,其特征在于,其中位于不同层金属层的节点相应于不同的临界值。
12.根据权利要求1所述的检查方法,其特征在于,其根据动态规划算法操作。
13.一种集成电路的天线效应的检查装置,其特征在于包含:
一计算单元,计算一集成电路的各金属层的节点对所述集成电路的各元件所造成的天线效应值;
一统计单元,根据所述计算单元的计算结果统计各节点的累积天线效应值的最大值;及
一检查单元,根据所述统计单元的统计结果检查各节点是否符合一天线效应检查规则。
14.根据权利要求13所述的装置,其特征在于,其中所述统计单元是根据各节点对所述元件的天线效应值加上所述各节点于其下一层金属层所连接的节点中的累积天线效应值的最大值中的最大者而统计所述各节点的累积天线效应值的最大值。
15.根据权利要求13所述的装置,其特征在于,其中所述计算单元是根据各节点的金属面积除以所述各节点对其相应的元件的栅极面积计算所述各节点的天线效应值。
16.根据权利要求13所述的装置,其特征在于,其中所述计算单元是根据各节点的金属周长除以所述各节点对其相应的元件的栅极面积计算所述各节点的天线效应值。
17.根据权利要求13所述的装置,其特征在于,其中所述检查单元是自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最大值。
18.根据权利要求13所述的装置,其特征在于,其中所述统计单元是另根据所述计算单元的计算结果统计各节点的累积天线效应值的最小值。
19.根据权利要求18所述的装置,其特征在于,其中所述检查单元是自最上层的金属层的节点依次往下层的金属层的节点检查各节点的累积天线效应值的最小值。
20.根据权利要求18所述的装置,其特征在于,其中所述统计单元是根据各节点对所述元件的天线效应值加上所述各节点于其下一层金属层所连接的节点中的累积天线效应值的最小值中的最小者而统计所述各节点的累积天线效应值的最小值。
21.根据权利要求13所述的装置,其特征在于,其中所述统计单元是由最下层的金属层的节点开始依次往上层的金属层的节点统计各节点的累积天线效应值的最大值。
22.根据权利要求18所述的装置,其特征在于,其中所述统计单元是由最下层的金属层的节点开始依次往上层的金属层的节点统计各节点的累积天线效应值的最小值。
23.根据权利要求13所述的装置,其特征在于,其中位于不同层金属层的节点相应于不同的临界值。
24.根据权利要求13所述的装置,其特征在于,其进一步包含:
一控制单元,其根据一动态规划算法控制所述计算单元、所述统计单元及所述检查单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910211394.4A CN102054083B (zh) | 2009-10-30 | 2009-10-30 | 集成电路的天线效应的检查方法及其装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910211394.4A CN102054083B (zh) | 2009-10-30 | 2009-10-30 | 集成电路的天线效应的检查方法及其装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054083A true CN102054083A (zh) | 2011-05-11 |
CN102054083B CN102054083B (zh) | 2015-07-01 |
Family
ID=43958400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910211394.4A Active CN102054083B (zh) | 2009-10-30 | 2009-10-30 | 集成电路的天线效应的检查方法及其装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054083B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102955123A (zh) * | 2011-08-19 | 2013-03-06 | 上海华虹Nec电子有限公司 | 含异方ip的客户方芯片天线效应的检查方法 |
CN103164565A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 一种自动生成天线规则测试向量的方法 |
CN107122567A (zh) * | 2017-05-23 | 2017-09-01 | 上海华虹宏力半导体制造有限公司 | 模块并入前进行天线效应检查的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030197175A1 (en) * | 2002-04-17 | 2003-10-23 | Chong-Jen Huang | Test structure for evaluating antenna effects |
US6862723B1 (en) * | 2002-10-03 | 2005-03-01 | Taiwan Semiconductor Manufacturing Company | Methodology of generating antenna effect models for library/IP in VLSI physical design |
US20060225007A1 (en) * | 2005-04-05 | 2006-10-05 | Taiwan Semiconductor Manufacturing Co. | Antenna effect prevention by model extraction in a circuit design for advanced processes |
-
2009
- 2009-10-30 CN CN200910211394.4A patent/CN102054083B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102955123A (zh) * | 2011-08-19 | 2013-03-06 | 上海华虹Nec电子有限公司 | 含异方ip的客户方芯片天线效应的检查方法 |
CN102955123B (zh) * | 2011-08-19 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 含异方ip的客户方芯片天线效应的检查方法 |
CN103164565A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 一种自动生成天线规则测试向量的方法 |
CN107122567A (zh) * | 2017-05-23 | 2017-09-01 | 上海华虹宏力半导体制造有限公司 | 模块并入前进行天线效应检查的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102054083B (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100831271B1 (ko) | 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법 | |
US7325218B2 (en) | Wiring method, program, and apparatus | |
US6532572B1 (en) | Method for estimating porosity of hardmacs | |
US7472367B1 (en) | Method of optimizing interconnect distribution to improve signal integrity | |
US20010039642A1 (en) | Design system for flip chip semiconductor device | |
US9607123B2 (en) | Method for performing deep n-typed well-correlated (DNW-correlated) antenna rule check of integrated circuit and semiconductor structure complying with DNW-correlated antenna rule | |
CN102054083A (zh) | 集成电路的天线效应的检查方法及其装置 | |
US7823106B2 (en) | Variable performance ranking and modification in design for manufacturability of circuits | |
US7398485B2 (en) | Yield optimization in router for systematic defects | |
CN103870617B (zh) | 低频芯片自动布局布线方法 | |
US20060259882A1 (en) | System and method for manipulating an integrated circuit layout | |
US8645876B2 (en) | Methodology for performing post layer generation check | |
JP2006140349A (ja) | レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法 | |
JP2001155053A (ja) | 半導体集積回路の信頼性検証方法及びセルライブラリデータベース | |
US20110289468A1 (en) | Circuit Macro Placement Using Macro Aspect Ratio Based on Ports | |
CN109920787A (zh) | 互连结构的设计方法、装置及制造方法 | |
US20050193354A1 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
US6622293B1 (en) | Method and system for designing wire layout without causing antenna error | |
JP2009231675A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置 | |
CN115310398A (zh) | 冗余金属填充方法、装置、设备及介质 | |
US20090016024A1 (en) | Motherboard | |
Che et al. | Physics-driven Regression Algorithm on Solder Joint Fatigue Life Prediction for Mobile SiP Packages | |
US20080209367A1 (en) | Reliability design method | |
US20110083115A1 (en) | Robust method for integration of bump cells in semiconductor device design | |
US20050028120A1 (en) | Method and software for automatically designing IC layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |