CN102053250A - 伪码二维并行搜索***及其实现方法 - Google Patents

Abstract

本发明公布了伪码二维并行搜索***，包括信号接收装置、本地PN码产生器、信号捕获模块、以及信号处理器，所述本地PN码产生器、信号捕获模块分别与信号处理器连接，且本地PN码产生器与信号捕获模块连接，还包括与信号捕获模块连接的信号输入设备。本发明使得相位维和多普勒维的二维搜索在一次相关积分时间内同时完成，缩短了搜索时间，提高了搜索效率；由于数字信号处理全部在硬件上以流水线方式实现，充分利用硬件的并行性完成整个搜索过程，因此其处理速度比软件上进行数据处理有很大的提高，并且更利于芯片化的实现。

Description

伪码二维并行搜索***及其实现方法

技术领域

本发明涉及一种伪码搜索***，具体是指一种用于卫星导航***的伪码二维并行搜索***及其实现方法。

背景技术

在目前的卫星导航***中，卫星信号的捕获性能决定着接收机的灵敏度以及首次定位时间等重要性能，尤其在P码捕获方面，由于码字非常长，搜索需要的计算量非常之大。伪码捕获单元作为北斗二号用户机基带信号处理的关键单元，决定着捕获灵敏度和首次定位时间等用户机的重要指标。通常情况下，对伪码的搜索分为独立的两个过程，即距离维的搜索和多普勒维的搜索。搜索过程是这样的，首先估计出多普勒的值，然后在该多普勒值情况下对整个码相位进行搜索，若未搜索到有效信号，则变换一个多普勒分格继续搜索，直到搜索完整个多普勒可能范围，卫星导航信号P码的码周期通常大于1星期，码速率高达10.23MHz，对P码进行捕获时，若使用依次搜索各个多普勒分格的方法，其效率低下，捕获时间长，很难达到P码捕获的指标要求。

发明内容

本发明的目的在于提供一种伪码二维并行搜索***，配合其实现方法来完成伪码的搜索，通过对距离维和多普勒维的同时搜索，缩短伪码搜索时间，以提高搜索效率。

本发明的目的通过下述技术方案实现：

本发明伪码二维并行搜索***，包括信号接收装置、本地PN码产生器、信号捕获模块、以及信号处理器，所述信号接收装置与信号捕获模块连接，本地PN码产生器、信号捕获模块分别与信号处理器连接，且本地PN码产生器与信号捕获模块连接。信号接收装置将接收的卫星信号和本地PN码产生器产生的信号通过信号捕获模块处理后通过数据总线与信号处理器连接。

所述的信号捕获模块包括信号采样模块和高速处理模块，所述信号采样模块包括与信号输入设备连接的数字下变频器DDC、与数字下变频器DDC连接的滤波器、以及与滤波器连接的缓存装置，缓存装置与高速处理模块连接，高速处理模块通过数据总线与信号处理器连接。信号采样模块将信号接收装置输出的中频信号经过A/D变换后，将根据所对应的中频频率进行下变频，下变频后的同相分量I和正交分量Q两路数据进行FIR滤波，然后用时钟采样存入缓存装置。

所述的高速处理模块包括依次连接的并行相关器、缓存器、FFT求模电路、信号非相干积累电路、相关峰值搜索电路，所述并行相关器与信号采样模块连接，相关峰值搜索电路通过数据总线与信号处理器连接，还包括与并行相关器连接的移位寄存器；本地PN码产生器通过所述的缓存装置与移位寄存器连接。

在所述的滤波器与缓存装置之间还设置有有采样开关，在本地PN码产生器与缓存装置之间也设置有采样开关。

所述的采样开关为2倍码钟采样开关。采用2倍码钟采样，得到的数据存入缓存装置。

所述的数字下变频器DDC具有同相分量I和正交分量Q两个输出端口，且分别与缓存装置连接。

伪码二维并行搜索***的实现方法，包括以下步骤：

（a）建立信号接收装置； 

（b）将接受的信号输入信号采样模块，经过处理后存储到缓存装置；同时，本地PN码产生器产生PN码，将产生的PN码通过采样开关采样后，传送至缓存装置；

（c）将缓存装置内经过处理的卫星数据和本地PN码传传送到高速处理模块；进行数据处理；

（d）将高速处理模块的数据和本地PN码产生器同时通过数据总线与信号处理器连接，通过信号处理器处理得到的信号。

进一步地讲，所述步骤（b）包括以下步骤：

（b1）将信号接收装置接收到的卫星信号输入数字下变频器DDC，得到同相分量I和正交分量Q；

（b2）将同相分量I和正交分量Q分别输入滤波器进行滤波作用；

（b3）将经过滤波后的I和Q经过采样开关采样，并将采样信号储存在缓存装置。

进一步地讲，所述步骤（c）包括以下步骤：

（c1）将缓存装置内的数据信号传送到并行相关器；同时，将缓存装置内的本地PN码传送到移位寄存器，然后将移位寄存器内的信号与并行相关器的各相关器内的信号进行匹配处理，在控制器的作用下，通过选择器将匹配结果数据按行列依次存储在缓存器内；

（c2）将缓存器内的每一列信号依次进行傅里叶变换且求模运算；

（c3）对于运算结果进行非相干积累；

（c4）对累计结果进行相关峰值搜索，如果存在峰值，则根据峰值确定峰值信息。

更进一步地，所述步骤（c1）包括以下步骤：

（c11）每个相关器在一个多普勒时间（积分时间）内进行积分输出，然后再将M个多普勒时间内相关器的积分输出数据排列成以下复矩阵：

            

式中

代表第i个多普勒时间内第j个相关器的输出（当前搜索相位下第j/2个码相位第i次相干积分的输出）；

（c12）对矩阵

的每一列分别进行FFT（傅里叶变换）得到矩阵

，

同样为M*N的复数矩阵；

（c13）对矩阵

中的元素进行求模运算（

）得到M*N的实数矩阵

；

（c14）重复（c11）到（c13）k次，得到

共k个矩阵；

（c15）计算非相干累加

；

（c16）在

矩阵的元素中寻找最大值和其所在的位置（

，

）。

根据得到的

是否大于捕获门限可以判断是否存在相关峰。如果相关峰存在，则根据

可确定信号多普勒信息，根据

可确定存在相关峰的码相位。首先对输入的数据和索引进行锁存，用当前锁存的最大值与锁存值相比较，如果输入值比当前锁存的最大值大就用输入的数据代替当前锁存的最大值。当需要处理的数据全部搜索完毕以后，FPGA将给处理器发出中断信号，处理器通过总线读取最大值，相位和多普勒信息。

在接收机信号捕获模块中，以上实现方法可以通过FPGA电路和一个微处理器结合的方案实现，FPGA电路用于全部数据处理算法的硬件实现，微处理器用来获取多普勒信息和码相位偏移信息并进行相应的控制操作。

本发明与现有技术相比，具有如下的优点和有益效果：

1本发明伪码二维并行搜索***及其实现方法，使得相位维和多普勒维的二维搜索在一次相关积分时间内同时完成，缩短了搜索时间，提高了搜索效率；

2本发明伪码二维并行搜索***及其实现方法，由于数字信号处理全部在硬件上以流水线方式实现，充分利用硬件的并行性完成整个搜索过程，因此其处理速度比软件上进行数据处理有很大的提高，并且更利于芯片化的实现。

附图说明

图1为本发明电路图；

图2为本发明并行相关器电路图；

图3为本发明FFT求模电路图；

图4为本发明非相干积累电路图；

图5为本发明相关峰值搜索电路图。

具体实施方式

下面结合实施例对本发明作进一步的详细说明，但本发明的实施方式不限于此。

实施例一

如图1至5所示，在FPGA上建立电路，包括信号接收装置、信号接收装置与数字下变频器DDC连接，数字下变频器DDC的同相分量I和正交分量Q两个输出端口分别通过2倍码钟采样开关与缓存装置连接，缓存装置与并行相关器连接；本地PN码产生器通过2倍码钟采样开关与缓存装置连接，缓存装置与移位寄存器连接，移位寄存器于多个相关器匹配连接；并行相关器将缓存器连接后，连接到傅里叶变换求模电路FFT，FFT电路通过信号非相干积累电路与相关峰值搜索电路连接，相关峰值搜索电路通过数据总线与信号处理器连接，同时，本地PN码产生器也通过数据总线与信号处理器连接。

（a）建立信号接收装置； 

（b1）将信号接收装置接收到的卫星信号输入数字下变频器DDC，得到同相分量I和正交分量Q；

（b2）将同相分量I和正交分量Q分别输入滤波器进行滤波作用；

（b3）将经过滤波后的I和Q经过采样开关采样，并将采样信号储存在缓存装置；

（c11）每个相关器在一个多普勒时间（积分时间）内进行积分输出，然后再将M个多普勒时间内相关器的积分输出数据排列成以下复矩阵：

            

式中

代表第i个多普勒时间内第j个相关器的输出（当前搜索相位下第j/2个码相位第i次相干积分的输出）；

（c12）对矩阵

的每一列分别进行FFT（傅里叶变换）得到矩阵

，

同样为M*N的复数矩阵；

（c13）对矩阵

中的元素进行求模运算（）得到M*N的实数矩阵

；

（c14）重复（c11）到（c13）k次，得到

共k个矩阵；

（c15）计算非相干累加；

（c16）在

矩阵的元素中寻找最大值

和其所在的位置（

，

）；

（c2）将缓存器内的信号进行傅里叶变换并且对其进行求模运算；

（c3）对运算结果进行非相干积累；

（c4）对累计结果进行相关峰值搜索，如果存在峰值，则根据峰值确定峰值信息；

（d）将高速处理模块的数据和本地PN码产生器同时通过数据总线与信号处理器连接，通过信号处理器处理得到的信号信息。

根据得到的

是否大于捕获门限可以判断是否存在相关峰。如果相关峰存在，则根据

可确定信号多普勒信息，根据可确定存在相关峰的码相位。首先对输入的数据和索引进行锁存，用当前锁存的最大值与锁存值相比较，如果输入值比当前锁存的最大值大就用输入的数据代替当前锁存的最大值。当需要处理的数据全部搜索完毕以后，FPGA将给处理器发出中断信号，处理器通过总线读取最大值，相位和多普勒信息。

在接收机信号捕获模块中，以上实现方法可以通过FPGA电路和一个微处理器结合的方案实现，FPGA电路用于全部数据处理算法的硬件实现，微处理器用来获取多普勒信息和码相位偏移信息并进行相应的控制操作。

如上所述，便可以很好地实现本发明。

Claims (10)

1.伪码二维并行搜索***，其特征在于：包括信号接收装置、本地PN码产生器、信号捕获模块、以及信号处理器，所述信号接收装置与信号捕获模块连接，本地PN码产生器、信号捕获模块分别与信号处理器连接，且本地PN码产生器与信号捕获模块连接。

2.根据权利要求1所述的伪码二维并行搜索***，其特征在于：所述的信号捕获模块包括信号采样模块和高速处理模块，所述信号采样模块包括与信号输入设备连接的数字下变频器DDC、与数字下变频器DDC连接的滤波器、以及与滤波器连接的缓存装置，缓存装置与高速处理模块连接，高速处理模块通过数据总线与信号处理器连接。

3.根据权利要求2所述的伪码二维并行搜索***，其特征在于：所述的高速处理模块包括依次连接的并行相关器、缓存器、FFT求模电路、信号非相干积累电路、相关峰值搜索电路，所述并行相关器与信号采样模块连接，相关峰值搜索电路通过数据总线与信号处理器连接，还包括与并行相关器连接的移位寄存器；本地PN码产生器通过所述的缓存装置与移位寄存器连接。

4.根据权利要求2所述的伪码二维并行搜索***，其特征在于：在所述的滤波器与缓存装置之间还设置有有采样开关，在本地PN码产生器与缓存装置之间也设置有采样开关。

5.根据权利要求4所述的伪码二维并行搜索***，其特征在于：所述的采样开关为2倍码钟采样开关。

6.根据权利要求2所述的伪码二维并行搜索***，其特征在于：所述的数字下变频器DDC具有同相分量I和正交分量Q两个输出端口，且分别与缓存装置连接。

7.伪码二维并行搜索***的实现方法，其特征在于：包括以下步骤：

（a）建立信号接收装置； 

（b）将接受的信号输入信号采样模块，经过处理后存储到缓存装置；同时，本地PN码产生器产生PN码，将产生的PN码通过采样开关采样后，传送至缓存装置；

（c）将缓存装置内经过处理的卫星数据和本地PN码传传送到高速处理模块，进行数据处理；

（d）将高速处理模块的数据和本地PN码产生器同时通过数据总线与信号处理器连接，通过信号处理器处理得到的信号。

8.根据权利要求7所述的伪码二维并行搜索***的实现方法，其特征在于：所述步骤（b）包括以下步骤：

（b1）将信号接收装置接收到的卫星信号输入数字下变频器DDC，得到同相分量I和正交分量Q；

（b2）将同相分量I和正交分量Q分别输入滤波器进行滤波作用；

（b3）将经过滤波后的I和Q经过采样开关采样，并将采样信号储存在缓存装置。

9.根据权利要求7所述的伪码二维并行搜索***的实现方法，其特征在于：所述步骤（c）包括以下步骤：

（c1）将缓存装置内的数据信号传送到并行相关器；同时，将缓存装置内的本地PN码传送到移位寄存器，然后将移位寄存器内的信号与并行相关器的各相关器内的信号进行匹配处理，在控制器的作用下，通过选择器将匹配结果数据按行列依次存储在缓存器内；

（c2）将缓存器内的每一列信号依次进行傅里叶变换且求模运算；

（c3）对于运算结果进行非相干积累；

（c4）对累计结果进行相关峰值搜索，如果存在峰值，则根据峰值确定峰值信息。

10.根据权利要求9所述的伪码二维并行搜索***的实现方法，其特征在于：所述步骤（c1）包括以下步骤：

（c11）每个相关器在一个多普勒时间（积分时间）内进行积分输出，然后再将M个多普勒时间内相关器的积分输出数据排列成以下复矩阵：

            

式中代表第i个多普勒时间内第j个相关器的输出（当前搜索相位下第j/2个码相位第i次相干积分的输出）；

（c12）对矩阵

的每一列分别进行FFT（傅里叶变换）得到矩阵

，

同样为M*N的复数矩阵；

（c13）对矩阵中的元素进行求模运算（）得到M*N的实数矩阵

；

（c14）重复（c11）到（c13）k次，得到

共k个矩阵；

（c15）计算非相干累加

；

（c16）在

矩阵的元素中寻找最大值

和其所在的位置（

，

）。

Images