CN102044286B - 源极端感测的渗入电流*** - Google Patents

源极端感测的渗入电流*** Download PDF

Info

Publication number
CN102044286B
CN102044286B CN201010275080.3A CN201010275080A CN102044286B CN 102044286 B CN102044286 B CN 102044286B CN 201010275080 A CN201010275080 A CN 201010275080A CN 102044286 B CN102044286 B CN 102044286B
Authority
CN
China
Prior art keywords
current
transistor
storage unit
voltage
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010275080.3A
Other languages
English (en)
Other versions
CN102044286A (zh
Inventor
洪俊雄
陈汉松
陈重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102044286A publication Critical patent/CN102044286A/zh
Application granted granted Critical
Publication of CN102044286B publication Critical patent/CN102044286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明描述的源极端感测技术，是根据自此存储单元源极终端所读取的电流与自该读取电流所导入的渗入电流之间的差值来决定储存于存储单元中的资料值。响应由一例如是参考单元所提供的一参考电流源的参考电流的大小而导入此渗入电流。

Description

源极端感测的渗入电流***
技术领域
本发明是关于存储装置的感测电路，特别是关于如此装置的源极端感测电路。
背景技术
现今存在许多利用电荷储存存储单元型态的非挥发存储器，包括存储单元储存电荷于一场效应晶体管的通道与栅极之间。所储存的电荷数量影响了晶体管的临界电压，其可以被感测以指示资料。
一种型态的电荷储存存储单元被称为浮动栅极存储单元。在浮动栅极存储单元中，电荷被储存在一电性导电层介于场效应晶体管的通道与栅极之间。临界电压的改变由施加一合适的电压于此存储单元自此电性导电层储存或移除电荷。另一种型态的存储单元被称为电荷捕捉存储单元，其使用一介电电荷捕捉层取代浮动栅极。
在读取操作中，施加合适的电压以自此存储单元的漏极端诱发电流至源极端。此电流取决于晶体管的临界电压，因此指示储存于其中的资料。
读取一所选取存储单元的资料系利用感测流入漏极端(“漏极端感测”)的电流或是感测自源极端(“源极端感测”)流出的电流来进行。
在漏极端感测中，此所选取存储单元的漏极终端连接的一资料线(如位线)与一感测电路耦接。施加合适的电压至此存储单元以自资料线诱发一电流经过源极端至此存储单元的漏极终端。此感测电路感测资料线由此存储单元导入的电流，且将此感测的电流与一合适的参考值作比较以决定储存于此存储单元中的资料。可参阅，举例而言，美国专利第7,295,471、6,272,043、7,339,846、6,731,452及6,771,543。漏极端感测的表现缺点可以包括相对慢的读取速度及高功率消耗。
在源极端感测中，此所选取存储单元的源极终端连接的一资料线与一感测电路耦接。施加合适的电压至此存储单元以诱发一读取电流自此存储单元的漏极终端经过源极终端而进入资料线。此感测电路在资料线感测读取电流，且将此感测电流与一合适的参考值作比较以决定储存于此存储单元中的资料。
此读取电流可以使用此读取电流在此感测电路的一感测放大器的感测节点来对一等效负载电容充电而被感测。感测输入的电压改变与读取电流相关，且因此指示储存于此所选取存储单元中的资料。
在源极端感测中，此感测放大器的感测输入与此存储单元的源极终端耦接。其结果会造成此源极端感测一特定的问题，此源极终端的电压也会增加一个与读取电流相关的一数量。在源极终端增加的电压会减少漏极至源极的电压且会增加此所选取存储单元的主体效应。如此会减少由此存储单元提供的读取电流。
阵列中存储单元的临界电压会随着操作环境的变动及材料和工艺的变动而产生变动。此变动会造成阵列间储存相同资料时读取电流的变动，包括因为源极电压增加所导致的读取电流改变的差值。因此，具有源极电压增加的一数量与读取电流相关，结果会是感测放大器的感测输入的电压或电流一个较广的分布，其增加了感测所需的时间及感测电路的复杂程度。
因此，需要提供一种源极端感测电路，其可以解决在读取时因为源极电压变动所产生的问题，及操作此种电路的方法。
发明内容
本发明的目的是提供一种源极端感测的渗入(sink current)电流***。
为实现上述目的，本发明所描述的源极端感测技术根据自此存储单元源极终端所读取的电流与自该读取电流所导入的渗入电流之间的差值来决定储存于存储单元中的资料值。此渗入电流是响应由一例如是参考单元所提供的一参考电流源的参考电流的大小而导入。
使用读取电流与渗入电流之间的差值，而不是整个读取电流，会减少在感测操作时存储单元源极终端的电压变动。如此则会在此阵列中的存储单元之间进行源极端感测时减少读取电流的变动。其结果是，于此阵列间存储单元中的感测节点的电压或电流分布会变得较为紧缩。
此处所描述的存储装置包括一存储阵列可自该存储阵列中的一选取存储单元的一源极端点提供一读取电流至一资料线，一参考电流源可提供一参考电流，一与该资料线耦接的渗入电流源，该渗入电流源可响应该参考电流的一大小而自该资料线导入一渗入电流。此存储装置还包括感测放大电路包含一感测节点与该资料线耦接。该感测放大电路响应于该读取电流与该渗入电流之间的一差值，而产生一用来指示储存于该被选取存储单元中的一资料值的一输出信号。
此存储装置还包括电路用来设置该参考节点的一参考电压，该参考电压与该参考电流的该大小无关，其中该感测放大电路是响应于该参考节点与该感测节点的电压之间的一差值而产生该输出信号。在此情况下，到达参考电压所需的时间比使用参考电流来对参考节点充电来得快，允许较高的操作速度。
此处所描述的感测一存储单元的方法包含施加一偏压至该存储单元以自该存储单元的一源极终端诱发一读取电流，自一参考电流源提供一参考电流，响应该参考电流的一大小而自该读取电流导入一渗入电流，提供该读取电流与该渗入电流之间的一差值至一感测节点，以及根据该差值决定储存于该选取存储单元中的一资料值。
附图说明
本发明的目的、特征和实施例，在下列实施方式的章节中搭配附图被描述，其中：
图1显示使用源极端感测机制的传统存储装置的示意图。
图2为感测放大器的感测输入的电压改变与时间的关系图。
图3显示一集成电路的简要方块示意图，在其中包含本发明所描述的使用于一存储阵列中的存储单元的一源极端感测机制的渗入电流电路。
图4显示此存储阵列中的一选取存储单元进行源极端感测的一方法流程图。
图5显示渗入电流电路在此存储阵列中的一选取存储单元进行源极端感测时的一简要示意图。
图6显示操作图5中所示的结构的时序图。
图7显示渗入电流电路第一实施例的示意图。
图8显示图7实施例中的渗入电流电路与此存储阵列耦接的方块示意图。
图9显示渗入电流电路第二实施例的示意图。
图10显示渗入电流电路第三实施例的示意图。
图11显示渗入电流电路第四实施例的示意图。
图12显示渗入电流电路第五实施例的示意图。
图13显示渗入电流电路第六实施例的示意图。
图14显示渗入电流电路第七实施例的示意图。
具体实施方式
本发明实施例搭配以下图1到图14进行详细描述。
图1显示一传统存储装置100的示意图，在其中使用一源极端感测机制以自选取存储单元110中读取所储存的资料。此装置100包括一存储单元阵列105，显示于此图中为一虚拟接地组态。此阵列105包含多条字符线，其包含字符线120-1和120-2在一第一方向上延伸且与此阵列105中存储单元的栅极终端耦接。这些字符线120-1和120-2与列解码器/驱动器125电性沟通。
此阵列105也包含多条位线130-1和130-2在一第二方向上延伸且与此阵列105中存储单元的源极和漏极终端耦接。这些位线130-1和130-2与行解码器/驱动器135电性沟通。
存储单元110是此阵列105中存储单元的代表性存储单元。字符线120-2与此存储单元110中的栅极终端耦接。位线130-2和130-3分别与此存储单元110中的第一导电终端112和第二导电终端114耦接。此第一导电终端112和第二导电终端114，视流经此存储单元110上电流方向分别作为存储单元110的源极或漏极终端之一。
在读取或感测储存于存储单元110中的一资料时，列解码器/驱动器125是响应地址信号140而施加读取电压VWL至字符线120-2。行解码器/驱动器135是响应地址信号140而施加读取电压VBL至位线130-2，且将位线130-3耦接至感测电路160的一输入线150。施加在字符线120-2和位线130-2的读取电压自漏极终端112诱发一读取电流ICELL至源极终端114且至位线130-3。
此位线130-3上的读取电流ICELL经由输入线150提供至一感测放大器170的一感测输入172。此读取电流ICELL在感测放大器170的感测输入172对等效电容器CLOAD1进行充电，导致感测电压(CMI)在读取操作持续期间以和读取电流ICELL等比例方式改变。因此，在感测输入172的读取电压假如此被选取存储单元110是在一较低临界状态时会较此被选取存储单元110是在一较高临界状态时更快地改变。
图2为在存储单元110具有两个状态的一操作时感测输入172的电压改变与时间的关系简要示意图。曲线200显示假如存储单元110是在一较低临界状态时感测输入172的电压改变，而曲线210显示假如存储单元110是在一较高临界状态时感测输入172的电压改变。曲线200和210之间的差异会跟随着用以区分此存储单元是在一较低还是较高临界状态的感测边界的感测区间改变。为了可靠地区分不同的临界状态，必须维持一个相对大的感测边界。
重新参考图1，一参考电流源180提供一参考电流IREF至感测放大器170的一参考输入174。此参考电流IREF在感测放大器170的参考输入174对等效电容器CLOAD2进行充电，转变参考电流IREF至一参考电压(VTREF)。图2中的曲线220显示第二输入174的电压改变与时间的关系。
一个感测致能信号SEN施加至感测放大器170以定义此被选取存储单元110读取操作时的感测区间。此感测放大器170响应输入172和174之间的电压差而产生一输出用来指示储存于被选取存储单元110中的资料值。
因为感测输入172与存储单元110的源极终端114耦接，此源极终端114上的电压也会增加一个与读取电流ICELL相关的数量。此源极终端114上的电压增加减少了漏极至源极电压且增加了此存储单元110的本体效应，其因此会降低读取电流ICELL。
因为操作的环境变动的关系，也会因为材料及工艺条件变动的关系，此存储单元的临界电压会在阵列105之间变动。此变动会造成阵列105间储存相同资料时读取电流ICELL的变动，包括因为源极电压增加所导致的读取电流ICELL改变的差值。因此，具有源极电压增加的一数量与读取电流ICELL相关，结果会是感测输入172的电压或电流一个较广的分布，其增加了感测所需的时间及复杂程度。
图3显示一集成电路300的简要方块示意图，在其中包含本发明所描述的使用于一存储阵列320中的存储单元的一源极端感测机制的渗入电流电路310。
列解码器322与多条沿着此存储阵列320列方向上排列的字符线324耦接。行解码器326与多条沿着此存储阵列320行方向上排列的位线328耦接，以自此阵列320的存储单元中读取和程序化资料。在区块330中的感测放大器及资料输入结构在此范例中经由资料总线332与行解码器326耦接。此存储阵列320中的存储单元可以串连地、平行地或是虚拟接地的方式排列。
会于以下更详细地描述，渗入电流电路310与资料总线332耦接以在此阵列320中的存储单元进行源极端感测时响应一参考电流IREF而导入一渗入电流ISINK。此渗入电流电路310也会提供一参考电压VTREF至区块330中的感测放大器的参考输入在此阵列320中的存储单元进行源极端感测时。
在此例示实施例中，使用一参考阵列340中参考单元所产生的参考电流IREF经由行解码器342与总线346提供给渗入电流电路310。替代地也可以使用其它的技术来产生参考电流IREF。举例而言，参考电流IREF可以由根据超过一个以上的参考单元的参考电流。
列解码器344与沿着此参考阵列340列方向上排列的字符线345耦接。行解码器342与沿着此参考阵列340行方向上排列的位线343耦接。在此例示实施例中，参考阵列340与存储阵列320是分开的，且包括分别的列及行解码器344、342。替代地，参考阵列340可以是在存储阵列320中的一部分，且在阵列320、340中分享解码器。
于此阵列320中一选取存储单元进行源极端感测时，读取电流ICELL与渗入电流ISINK之间的电流差提供至一感测节点，因此于此感测节点上设置一电流或电压。方块330中的感测放大器具有一感测输入与此感测节点耦接，且会响应此感测节点上的电流或电压而产生用来指示储存于该选取存储单元中的资料的一输出信号。
因为感测放大器的感测输入的电压系根据读取电流ICELL与渗入电流ISINK之间的电流差，而不是整个读取电流ICELL，所选取存储单元中源极终端的电压变动会减少。如此则会在此阵列320中的存储单元进行源极端感测时减少读取电流ICELL的变动。其结果是，于此阵列间方块330中的感测放大器的感测输入的电压或电流分布会变得较为紧缩。
地址是通过总线350提供至行解码器326、342及列解码器322、344。资料是由集成电路300上的输入/输出端口通过资料输入线352传送至方块330的资料输入结构。在此例的实施例中，其它电路360也包括在此集成电路300内，例如通用目的处理器或特殊用途电路，或是由此存储阵列所支持的组合模块以提供单芯片***功能。资料是由方块330中的感测放大器，通过资料输出线354，传送至集成电路300上的输入/输出端口或其它集成电路300内或外的资料目的地。
此集成电路300包含控制器369以读取、程序化和抹除存储阵列320与参考阵列340中的存储单元。此控制器369，在此范例中为一偏压调整状态机构，控制由区块368中产生的偏压调整供应电压或提供至区块368中的读取、程序化或抹除电压。此控制器369的应用可以使用，业界所熟知的技术，如特殊目的逻辑电路来实施。在另一实施例中，该控制器369包含一通用目的处理器，其可以实施在相同集成电路上，其执行一计算机程序以控制该装置的操作。在另一实施例中，特殊目的逻辑电路和一通用目的处理器的组合可以被用来实施该控制器369。
图4显示此存储阵列320中的一选取存储单元进行源极端感测的一方法400流程图。可以理解的是图4中的某些方块可以被合并或是部份执行而不会影响了所欲达成的功效。
在方块410，施加一读取偏压至该被选取的存储单元以自该被选取的存储单元的一源极终端诱发一读取电流ICELL。
在方块420，自一参考电流源提供一参考电流IREF。在图3的例示实施例中，此参考电流IREF是来自参考阵列340中的参考单元。参考电流IREF因此由施加合适的偏压电压至此参考单元以诱发一参考电流IREF而提供。
在方块430，渗入电流电路310响应该参考电流IREF的一大小而自该读取电流ICELL导入一渗入电流ISINK。
在方块440，提供该读取电流ICELL与该渗入电流ISINK之间的一差值至一与方块330中的感测放大器的感测输入耦接的感测节点。
在方块450，根据读取电流ICELL与该渗入电流ISINK之间的该差值决定储存于该被选取存储单元中的一资料值。
图5显示渗入电流电路310在此存储阵列320中的一被选取存储单元510进行源极端感测时的一简要示意图。
如图5中所示，字符线324a与所选取存储单元510的栅极耦接。位线328a与漏极终端511耦接，而位线328b与源极终端512耦接。于源极端感测时，行解码器326将位线328b与资料线332a耦接。
在此例示中，渗入电流电路310接收资料线332a上由参考阵列340的参考单元560所提供的参考电流IREF。如之前所讨论过的，替代地也可以使用其它技术来提供参考电流IREF。位线343a与参考单元560的漏极终端561耦接，而位线343b与源极终端562耦接。于源极端感测时，行解码器342将位线343b与资料线346a耦接。
此渗入电流电路310包括渗入电流源520与资料线332a耦接。渗入电流源520自读取电流ICELL导入该渗入电流ISINK。此渗入电流ISINK具有一大小其为参考电流IREF大小的一函数关系。在此处所描述的实施例中，渗入电流源520是利用一电流镜，且因此具有一大小其直接正比于参考电流IREF的大小。举例而言，渗入电流ISINK的一大小可以大致与参考电流IREF大小相当。或是替代地使用其它的技术来实施渗入电流源520。举例而言，渗入电流ISINK的一大小可以与参考电流IREF大小成反比。
此渗入电流电路310也具有一输出522提供一参考电压VTREF以偏压参考节点595。此参考节点595与感测放大器570的参考电压TREF输入574耦接。
感测电流ISENSE，其为读取电流ICELL与该渗入电流ISINK之间的一差值，提供至一感测节点590。此感测节点590与感测放大器570的感测输入CMI572耦接。
此感测电流ISENSE是由将等效负载电容Cload1充电而转换成感测节点590的一电压。感测放大器570是响应感测节点590耦接至感测输入CMI572的电压，与参考节点595耦接至的参考输入574电压之间的差值，而产生用来指示储存于该选取存储单元510中的临界状态的一输出信号576。
因为感测放大器570的感测输入CMI 572的电压系与读取电流ICELL和该渗入电流ISINK之间的差值而不是整个渗入电流ISINK相关，所选取存储单元510中源极终端512的电压变动会减少。如此则会在此阵列320中的存储单元进行源极端感测时减少读取电流ICELL的变动。其结果是，于感测放大器的感测输入572的电压分布会变得较为紧缩。
此外，使用渗入电流电路310来偏压参考节点595，而不是使用参考电流IREF来将等效负载电容Cload2充电，允许较高的操作速度。
当使用参考电流IREF来对参考节点595充电时，到达一参考电压所需的时间与此参考单元的临界电压相关联。因此，感测操作必须在参考节点取得参考电压值的一段时间之后才进行。使用渗入电流电路310来偏压参考节点595，到达参考电压所需的时间比使用参考电流IREF来对参考节点595充电来得快。
图6显示操作图5中所示的结构以使用此处所描述的源极端感测技术来感测储存在此所选取存储单元510中的资料值的一时序图。可以理解的是，图6中的时序图是经过简化的且并未等比例绘示。
在时间T1，列解码器322响应地址信号而施加一读取偏压VWL-READ至与该被选取的存储单元510栅极耦接的字符线324a，行解码器326响应地址信号而施加一读取偏压VBL-READ至与该被选取的存储单元510漏极终端511耦接的位线328a，及将位线328b与资料线332a耦接。施加至字符线324a及位线328a的偏压诱发一读取电流ICELL自漏极终端511至源极终端512，且进入位线328b与资料线332a。
列解码器344响应地址信号而施加一读取偏压VWL-REF至与该被选取的参考单元560栅极耦接的字符线345a，行解码器342响应地址信号而施加一读取偏压VBL-REF至与该被选取的参考单元560漏极终端561耦接的位线343a，及将位线343b与资料线346a耦接。施加至字符线345a及位线343a的电压诱发一参考电流IREF自漏极终端561至源极终端562，至位线343b而进入字符线346a，及进入渗入电流电路310。
渗入电流电路310中的渗入电流源520与资料线332a耦接。渗入电流源520响应该参考电流IREF的一大小而自该读取电流ICELL导入一渗入电流ISINK。
感测电流ISENSE，其为该读取电流ICELL与该渗入电流ISINK之间的一差值，提供至感测节点590。感测节点590与感测放大器570的感测输入CMI572耦接。
此感测电流ISENSE是由将等效负载电容Cload1充电而转换成感测节点590的一电压。因此，感测节点590与感测输入CMI 572上的电压会较快改变假如此被选取存储单元510是在一较低临界状态时会较此被选取存储单元510是在一较高临界状态时。在图6中，感测输入CMI 572上的电压是沿着曲线600假如此被选取存储单元510是在一较低临界状态时，而会沿着曲线610假如此被选取存储单元510是在一较高临界状态时。虽然在图6中仅显示两条曲线，但是可以明了的是在多重位操作时会有超过两条以上的曲线。
在时间T2，感测放大器570为了响应与感测输入CMI 572耦接的感测节点590，及与参考输入574耦接的参考节点上的参考电压VTREF两者之间的电压差，会产生用来指示该选取存储单元510中的临界状态。在图6中，VOUT是一第一电压620假如此被选取存储单元510是在一较低临界状态时，而是一第二电压630假如此被选取存储单元510是在一较高临界状态时。
在此例示实施例中，此感测操作决定此存储单元510是在两种状态的一。更一般的说，此处所描述的感测操作可以用在多位存储单元被程序化至超过两种临界电压状态时。举例而言，在多重位的实施例中，可以使用多个参考电流或参考电压。
图7显示渗入电流电路310第一实施例的示意图。此渗入电流电路310包括一运算放大器700用来偏压参考电压VTREF的参考节点595。此运算放大器700具有一第一输入702与地耦接及具有一第二输入704与参考节点595耦接。其结果是，在参考节点595的参考电压VTREF由运算放大器700对地偏压，且参考电压VTREF与参考电流IREF无关。在此实施例中，参考电压VTREF是地。替代地，其它的偏压或技术也可以用来偏压参考节点595。
供应电压VDD和负升压电路(negative charge pump)703提供偏压电压至运算放大器700。
在此实施例中的渗入电流源520是利用连接成电流镜安排的晶体管710和720构成。晶体管710具有一第一导通终端与资料线346a及参考节点595连接以接收由参考单元560所提供的参考电流IREF。晶体管720具有一第一导通终端与感测节点590连接以响应该参考电流IRFF的一大小而自该读取电流ICELL导入一渗入电流ISINK。
晶体管710和720的第二导通终端共同连接至运算放大器700的输出。晶体管710和720的栅极共同连接至一设置晶体管730。于进行感测操作的前，设置信号732开启设置晶体管730以偏压晶体管710和720的栅极至一合适的偏压电压。在此例示实施例中，晶体管710和720的栅极被偏压至地。替代地，也可以使用其它的偏压。
在图7中也显示放电晶体管750和760与资料线346a及感测节点590耦接。放电晶体管750和760的栅极共同耦接至一放电信号755以将参考节点595及感测节点590在进行感测操作的前接地。
如图8所示的示意图中，晶体管710可以连接至渗入电流电路310中的一电流镜安排的中的每一个晶体管720-0到720-n。晶体管720-0到720-n是响应通过晶体管710的该参考电流IREF的一大小而自区块330中的n+1个感测放大器每一个的各自的感测输入CMI0到CMIn导入渗入电流ISINK1到ISINKn。图8中也显示，运算放大器700提供参考电压VTREF至区块330中的n+1个感测放大器每一个的参考输入。替代地，其它的组态也可以用来感测放大器的参考输入，以自感测输入导入渗入电流及提供参考电流。
图9显示渗入电流电路310第二实施例的示意图。在图9中省略了图7中的设置晶体管730，且晶体管710为二极管连接方式。
图10显示渗入电流电路310第三实施例的示意图。在图10中，与二极管连接的晶体管1010a和1010b安排成串连以导入参考电流IREF。晶体管1020a和1020b的栅极各自与二极管连接方式的晶体管1010a和1010b耦接，响应该参考电流IREF的一大小而自晶体管1020a和1020b导入渗入电流ISINK。
图11显示渗入电流电路310第四实施例的示意图。串连安排的晶体管1110a和1110b导入由参考单元提供的参考电流IREF。晶体管1110a的栅极与一合适的偏压电压VBias 1130耦接，且晶体管1110b的栅极与由运算放大器700提供参考电压VTREF耦接。晶体管1120a和1120b的栅极各自与晶体管1110a和1110b的栅极耦接。响应该参考电流IREF的一大小串连安排的晶体管1120a和1120b导入渗入电流ISINK。
图12显示渗入电流电路310第五实施例的示意图。在图12中，运算放大器700的第一输入702是使用放电晶体管1200选择性地与一偏压电压(在此例中为地)耦接。
图13显示渗入电流电路310第六实施例的示意图。在图13中，省略了图7中的设置晶体管730，且晶体管710的栅极直接与地耦接。
图14显示渗入电流电路310第七实施例的示意图。在图14中，晶体管710使用设置晶体管1400选择性地变成二极管连接方式。于执行感测操作的前，设置信号1402开启晶体管1400以偏压晶体管710和720的栅极至参考电压VTREF。于执行感测操作时，设置信号1402关闭晶体管1400，如此晶体管710和720的栅极在感测操作时是浮接的。
虽然本发明已参照实施例来加以描述，然而本发明并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人员所熟悉。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明申请的权利要求范围及其均等物所界定的范畴之中。

Claims (20)

1.一种存储装置，包含：
一存储阵列，可自该存储阵列中的一选取存储单元提供一读取电流至一资料线；
一参考电流源，用以提供一供选取存储单元中的资料值的参考电流；
一与该资料线耦接的渗入电流源，该渗入电流源可响应该参考电流的大小而自该资料线导入一渗入电流；以及
一感测放大电路，其包含一耦接至该资料线的感测节点，且该感测放大电路响应于该读取电流与该渗入电流之间的差值，而产生一用来指示储存于该被选取存储单元中的资料值的输出信号。
2.如权利要求1所述的存储装置，其中，该感测放大电路包含一参考节点，该感测放大电路响应于该参考节点的电流或电压与该感测节点的电流或电压之间的一差值,而产生该输出信号。
3.如权利要求2所述的存储装置，其中，包含电路用来设定该参考节点的一参考电压，该参考电压与该参考电流的大小无关。
4.如权利要求3所述的存储装置，其中，该用来设定该参考节点上的该参考电压的电路包含一运算放大器，该运算放大器具有一第一输入与该参考电压耦接且具有一第二输入与该参考节点耦接。
5.如权利要求1所述的存储装置，其中，该参考电流源包含一参考单元。
6.如权利要求1所述的存储装置，其中，该渗入电流源包括一电流镜，其与该资料线及该参考电流源耦接，该电流镜能接收该参考电流，且能响应于所接收的该参考电流大小而自该资料线导入该渗入电流。
7.如权利要求6所述的存储装置，其中，该电流镜包含：
一第一晶体管，与该参考电流源耦接，且安排为以接收该参考电流；以及
一第二晶体管，与该资料线及该第一晶体管耦接，该第二晶体管能响应于该第一晶体管所接收的该参考电流大小而自该资料线导入该渗入电流。
8.如权利要求7所述的存储装置，其中，各该第一晶体管及第二晶体管包含一控制终端及第一和第二导通终端，该第一晶体管的该控制终端与该第二晶体管的该控制终端耦接，该第一晶体管的该第一导通终端与该参考电流源耦接，且该第二晶体管的该第一导通终端与该资料线耦接。
9.如权利要求8所述的存储装置，其中，该第一晶体管及第二晶体管的该些控制终端与一偏压电压耦接。
10.如权利要求8所述的存储装置，其中，该第一晶体管的该第一导通终端与该第一晶体管及第二晶体管的该些控制终端耦接。
11.如权利要求8所述的存储装置，其中，该第一晶体管的该第二导通终端与该第二晶体管的该第二导通终端耦接。
12.如权利要求8所述的存储装置，其中，包含第三晶体管及第四晶体管，各包含一控制终端及第一和第二导通终端，该第三晶体管的该控制终端与该第四晶体管的该控制终端耦接，该第三晶体管的该第一导通终端与该第一晶体管的该第二导通终端耦接，且该第四晶体管的该第一导通终端与该第二晶体管的该第二导通终端耦接。
13.如权利要求12所述的存储装置，其中：
该第一晶体管及第二晶体管的该些控制终端与该第一晶体管的该第一导通终端耦接；以及
该第三晶体管及第四晶体管的该些控制终端与该第三晶体管的该第一导通终端耦接。
14.如权利要求12所述的存储装置，其中：
该第一晶体管及第二晶体管的该些控制终端与一参考电压耦接；以及
该第三晶体管及第四晶体管的该些控制终端与该第一晶体管的该第一导通终端耦接。
15.一种感测一存储单元的方法，该方法包含：
施加一偏压至该存储单元以自该存储单元诱发一读取电流；
自一参考电流源提供一供选取存储单元中的资料值的参考电流；
响应该参考电流的大小而自该读取电流导入一渗入电流；
提供该读取电流与该渗入电流之间的一差值至一感测节点；以及
根据该差值决定储存于该存储单元中的一数据值。
16.如权利要求15所述的方法，其中，包含：
一根据该读取电流与该渗入电流之间的该差值而设定该感测节点上电压的步骤，以及一偏压一参考节点至一参考电压的步骤，且其中该决定储存于该存储单元中的该数据值的步骤包含一根据该感测节点的该电压与该参考节点的该参考电压的一差值来决定所储存的该数据值的步骤。
17.如权利要求16所述的方法，其中，该决定储存于该存储单元中的该数据值的步骤包含：
耦接该感测节点至一感测放大器的一第一输入；
耦接该参考节点至该感测放大器的一第二输入；以及
根据该第一输入与该第二输入之间的一电压差值来产生该感测放大器的一输出信号，该输出信号指示储存于该存储单元中的该数据值。
18.如权利要求16所述的方法，其中，该参考电压与该参考电流的大小无关。
19.如权利要求15所述的方法，其中，该提供该参考电流的步骤包含施加一偏压至一参考单元以自该参考单元中诱发该参考电流。
20.如权利要求15所述的方法，其中，该响应该参考电流的大小而自该读取电流导入一渗入电流的步骤包含将一电流镜与该参考电流源耦接，且该电流镜可接收该参考电流，且可响应所接收的该参考电流大小而自该读取电流导入该渗入电流。
CN201010275080.3A 2009-10-09 2010-09-06 源极端感测的渗入电流*** Active CN102044286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/576,466 2009-10-09
US12/576,466 US8064263B2 (en) 2009-10-09 2009-10-09 Current sink system for source-side sensing

Publications (2)

Publication Number Publication Date
CN102044286A CN102044286A (zh) 2011-05-04
CN102044286B true CN102044286B (zh) 2014-09-17

Family

ID=43854733

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102473853A Active CN102044298B (zh) 2009-10-09 2010-08-05 存储装置及于该存储装置进行源极端感测的方法
CN201010275080.3A Active CN102044286B (zh) 2009-10-09 2010-09-06 源极端感测的渗入电流***

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010102473853A Active CN102044298B (zh) 2009-10-09 2010-08-05 存储装置及于该存储装置进行源极端感测的方法

Country Status (3)

Country Link
US (2) US8064263B2 (zh)
CN (2) CN102044298B (zh)
TW (1) TWI442409B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213234B2 (en) * 2009-10-09 2012-07-03 Macronix International Co., Ltd. Current sink system for source-side sensing
US8064263B2 (en) * 2009-10-09 2011-11-22 Macronix International Co., Ltd. Current sink system for source-side sensing
US8149627B2 (en) * 2010-03-02 2012-04-03 Macronix International Co., Ltd. Current sink system based on sample and hold for source side sensing
US9140747B2 (en) * 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
US9281078B2 (en) * 2014-06-12 2016-03-08 Micron Technology, Inc. Program operations with embedded leak checks
CN107958688B (zh) * 2016-10-17 2020-04-17 旺宏电子股份有限公司 非易失性存储装置的感测电路及方法
CN111755058A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种动态反馈读出放大电路
CN112242172A (zh) * 2019-07-19 2021-01-19 四川省豆萁科技股份有限公司 一种nor闪存及其参考电流比较电路
US20230009065A1 (en) * 2021-07-06 2023-01-12 Macronix International Co., Ltd. High density memory with reference cell and corresponding operations
US11710519B2 (en) 2021-07-06 2023-07-25 Macronix International Co., Ltd. High density memory with reference memory using grouped cells and corresponding operations

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226778A (zh) * 2007-01-16 2008-07-23 松下电器产业株式会社 具有判定半导体微电流功能的半导体存储器
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272043B1 (en) 2000-01-28 2001-08-07 Advanced Micro Devices, Inc. Apparatus and method of direct current sensing from source side in a virtual ground array
US6529412B1 (en) * 2002-01-16 2003-03-04 Advanced Micro Devices, Inc. Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US6771543B2 (en) 2002-08-22 2004-08-03 Advanced Micro Devices, Inc. Precharging scheme for reading a memory cell
US6826099B2 (en) * 2002-11-20 2004-11-30 Infineon Technologies Ag 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6791880B1 (en) * 2003-05-06 2004-09-14 Fasl, Llc Non-volatile memory read circuit with end of life simulation
US7295471B2 (en) 2004-11-12 2007-11-13 Macronix International Co., Ltd. Memory device having a virtual ground array and methods using program algorithm to improve read margin loss
US7339846B2 (en) 2006-07-14 2008-03-04 Macronix International Co., Ltd. Method and apparatus for reading data from nonvolatile memory
US7957206B2 (en) * 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8064263B2 (en) * 2009-10-09 2011-11-22 Macronix International Co., Ltd. Current sink system for source-side sensing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226778A (zh) * 2007-01-16 2008-07-23 松下电器产业株式会社 具有判定半导体微电流功能的半导体存储器
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices

Also Published As

Publication number Publication date
CN102044298A (zh) 2011-05-04
US20120033518A1 (en) 2012-02-09
CN102044298B (zh) 2013-09-11
US8325536B2 (en) 2012-12-04
TWI442409B (zh) 2014-06-21
US8064263B2 (en) 2011-11-22
US20110085383A1 (en) 2011-04-14
TW201113899A (en) 2011-04-16
CN102044286A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
CN102044286B (zh) 源极端感测的渗入电流***
CN101010750B (zh) 具有预充电电路的mram读出放大器及用于读出的方法
CN108399935B (zh) 存储器装置及操作存储器装置的方法
JP3397404B2 (ja) 半導体記憶装置
CN101667446B (zh) 存储器及其读取方法
JP4579493B2 (ja) 不揮発性半導体記憶装置及びデータ読出し方法
CN1647210A (zh) 可编程导体随机存取存储器以及用于检测它的方法
US20110085384A1 (en) Current sink system for source-side sensing
CN101461011A (zh) Nand架构存储器装置及操作
EP1446807A2 (en) Sense amplifier for multilevel non-volatile integrated memory devices
JPH11500855A (ja) Ｅｐｒｏｍメモリアレー用切換グラウンドリード
CN103730160B (zh) 一种存储器及其读取方法、读取电路
CN1637951A (zh) 半导体读出电路
CN101763887B (zh) 一种存储器单元读取装置及读取方法
WO2014125453A1 (en) Memory device with source-side sensing
CN101847432B (zh) 存储器的供电结构
JP3998908B2 (ja) 不揮発性メモリ装置
CN108615541B (zh) 一种位线预充电和放电电路以及存储器
CN102664040B (zh) 一种高速和低功耗快闪存储器架构及操作方法
CN101147201B (zh) 非易失性半导体存储器及其读出方法、以及微处理器
CN104979009B (zh) 存储器及其读取电路
CN1321375C (zh) 存储器读取装置及读取方法
CN102208207A (zh) 根据取样和保持的源极端感测的汲入电流***
JPS61184794A (ja) 半導体記憶装置
TWI442405B (zh) 具有用於源極端感測之汲入電流系統的記憶體裝置及其感測方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant