CN102025634A - 数据包缓存管理方法和设备 - Google Patents

数据包缓存管理方法和设备 Download PDF

Info

Publication number
CN102025634A
CN102025634A CN2010105917574A CN201010591757A CN102025634A CN 102025634 A CN102025634 A CN 102025634A CN 2010105917574 A CN2010105917574 A CN 2010105917574A CN 201010591757 A CN201010591757 A CN 201010591757A CN 102025634 A CN102025634 A CN 102025634A
Authority
CN
China
Prior art keywords
cache
packet
external cache
bag
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105917574A
Other languages
English (en)
Other versions
CN102025634B (zh
Inventor
陈敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010591757.4A priority Critical patent/CN102025634B/zh
Publication of CN102025634A publication Critical patent/CN102025634A/zh
Priority to PCT/CN2011/081171 priority patent/WO2012079423A1/zh
Application granted granted Critical
Publication of CN102025634B publication Critical patent/CN102025634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9021—Plurality of buffers per packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种数据包缓存管理方法和设备，该方法包括：通信设备接收写指令，获取数据包信息；所述通信设备根据所述数据包信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；所述通信设备根据确定的缓存方式，缓存所述数据包至外部缓存装置，或，外部缓存装置和内部缓存装置。本发明方法和设备可以提高缓存带宽利用率。

Description

数据包缓存管理方法和设备
技术领域
本发明涉及网络通信数据存储技术，是一种用来在高速网络通信中提高数据包缓存带宽的处理方法。
背景技术
随着网络通信带宽的急剧增长，作为网络通信核心设备的路由器，其接口速率已经逼近100Gbps，甚至是200Gbps。路由器为了实现流量管理功能，进行大量数目队列的管理和调度，需要将数据包进行缓冲存储。随着网络线速的急剧增长，能够满足大量数据高速缓冲存储要求的带宽也呈现出了极大的瓶颈。
数据包缓存一般采用芯片外挂存储器的方式来实现，存储量大时主要是使用外部的SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)来实现。当前主流的DDR3 SDRAM(Double Data Rate 3SDRAM，双倍速率同步动态随机存储器)的实际最大工作频率在667MHz，单片颗粒最大4Gbit，位宽8bit或4bit。综合单板的设计难度，以及芯片的封装难度，流量管理芯片外挂DDR3SDRAM的能力已经接近极限。由于DDR3SDRAM是按照burst(突发)来存取数据的，一次传输给SDRAM的数据必须为1个burst长度，32bit位宽的DDR3接口每个burst传输32字节的数据。在极端字节下，例如传输65字节需要3个burst，其中第3个burst中只有1字节的有效数据，造成了带宽的浪费。所以很难满足全字节下的线速要求。
在现有的技术中，65字节的问题主要是通过提高SDRAM的工作频率，以及增加SDRAM的组数来解决。实际上是提高了总线的总带宽，但仍旧在总线利用率不高的情况下工作，浪费了带宽。
另外一种解决65字节的方法，是将前后数据包首尾相接地拼接起来，使得通过DDR3SDRAM的burst数据都为有效数据，以提高带宽的利用率，这种方法实现起来很复杂。
在ASIC(Application Specific Integrated Circuit，专用集成电路)中，65nm和40nm工艺下，芯片中可以实现0.5Gb到1Gb的片内eDRAM(embeded DRAM，嵌入式DRAM)。虽然在片内使用eDRAM作为数据包缓存可以轻松地满足线速的要求，但是容量方面较外部存储器还是有较大差距。所以在片内使用eDRAM作为数据包缓存一般针对队列数比较少的情况，队列数量大时仍旧需要以外部存储器作为主要的数据存储器。
发明内容
本发明要解决的技术问题是提供一种数据包缓存管理方法和设备，以提高缓存带宽利用率。
为解决以上技术问题，本发明提供了一种数据包缓存管理方法，该方法包括：
通信设备接收写指令，获取数据包信息；
所述通信设备根据所述数据包信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
所述通信设备根据确定的缓存方式，缓存所述数据包至外部缓存装置，或，外部缓存装置和内部缓存装置。
进一步地，根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
数据包长大于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数大于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中已缓存数据，且适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点；
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
数据包长小于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数小于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中未缓存数据。
进一步地，所述通信设备根据所述数据包的信息及预置的缓存策略确定所述数据包的缓存方式的步骤包括：
(a)判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则执行步骤(b)；
(b)判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则执行步骤(c)；
(c)判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式；
所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点。
进一步地，所述包长阈值是根据以下公式确定的：
Figure BDA0000038638700000031
其中W为芯片带宽，Bs为外部缓存装置提供的带宽，B为突发的长度、L为待缓存包的包长，符合该公式的L值记为包长阈值；
K个外部缓存节点共享一个内部缓存节点，所述K值的计算公式为：
Figure BDA0000038638700000032
其中，在包长小于包长阈值的范围内，采用ceiling(L，B)×S对每个小于L_th的包长计算一次所需的外部缓存装置带宽，其中最大带宽所对应的包长值即为L_max；
余数阈值的确定方法为：确定好共享节点数目K之后，按照从大到小的原则，选取若干个小于burst长度B的数值R，每次取值R之后，采用共享节点方式分别对小于L_max的包长来计算所需的外部缓存装置带宽，若所有小于L_max的包所需的外部缓存装置带宽小于或等于外部缓存装置能提供的带宽，此时的R就为余数预置。
进一步地，缓存数据包时，若为外部缓存方式，则将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；缓存所述数据包后，该方法还包括：
所述通信设备接收读指令，获取其中的要读取的数据包的信息；
所述通信设备根据所述信息确定所述数据包的缓存方式，
确定为外部缓存方式时，所述通信设备从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述通信设备从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
进一步地，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址以及该内部缓存空间是否有效的数据有效指示；
所述读指令中的数据包信息包括所述数据包储存的外部缓存节点信息，所述通信设备执行读指令确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
进一步地，所述读指令中的数据包信息还包括包长信息，具体读取时，根据包长信息确定数据包所占的突发(burst)个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
为解决以上技术问题，本发明还提供了一种数据包缓存管理设备，该设备包括指令处理装置、外部缓存装置和内部缓存装置，其中：
所述指令处理装置包括指令接收单元、缓存方式确定单元和数据包处理单元，其中，所述指令接收单元，用于接收写指令，并获取所述写指令中的数据包的信息；
所述缓存方式确定单元，用于根据所述写指令中所述数据包的信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
所述数据包读写单元，用于根据确定的缓存方式，缓存所述数据包；
所述外部缓存装置和内部缓存装置用于缓存所述数据包。
进一步地，根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
数据包长大于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数大于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中已缓存数据，且适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点；
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
数据包长小于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数小于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中未缓存数据。
进一步地，所述缓存方式确定单元确定缓存方式时，先判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则再判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则进一步判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式；所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点。
进一步地，缓存数据包时，若为外部缓存方式，则数据包读写单元将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则数据包读写单元将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；
所述指令接收单元还用于接收读指令，获取其中的要读取的数据包的信息；
所述缓存方式确定单元，还用于根据所述读指令中的数据包信息确定所述数据包的缓存方式；
确定为外部缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
进一步地，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址、实时该内部缓存空间是否有效的数据有效指示；
所述读指令中的数据包信息包括所述数据包储存的外部缓存节点信息，所述缓存方式确定单元，执行读指令确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
进一步地，所述读指令中的数据包信息还包括包长信息，所述数据包读写单元根据包长信息确定数据包所占的burst个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
本发明数据包缓存管理方法和设备根据数据包的包长信息及预置的缓存策略确定所述数据包的缓存方式，本发明所说的缓存方式有两种，一种为外部缓存方式一种为外部缓存和内部缓存结合的内外结合缓存方式，通过预置一定的缓存策略，使得在利用外部缓存的情况下，有效提高外部缓存带宽的利用率。
附图说明
图1是本发明数据包缓存管理方法的写入方法示意图；
图2是本发明判断缓存方式的实施例示意图；
图3是本发明数据包缓存管理方法的读出方法示意图；
图4是本发明片内缓存与片外缓存进行地址映射的关系示意图；
图5是本发明确定余数阈值的曲线示意图。
具体实施方式
本发明数据包缓存管理方法和设备的主要思想是根据数据包的包长信息及预置的缓存策略确定所述数据包的缓存方式，本发明所说的缓存方式有两种，一种为外部缓存方式一种为外部缓存和内部缓存结合的内外结合缓存方式，通过预置一定的缓存策略，使得在利用外部缓存的情况下，有效提高外部缓存带宽的利用率。
如图1所示，本发明数据包缓存管理方法包括：
步骤101：通信设备接收写指令，获取数据包信息；
一般而言，写指令针对的数据可能为一个数据包，也可能是数据包的切片，为了便于理解和描述，本发明一致描述为数据包。
根据具体的实现，写指令中的数据包信息中可以包括缓存地址，也可以不包括缓存地址。写指令携带缓存地址，表明外部有缓存管理功能模块存在，当然缓存地址也可以有缓存装置根据连续存储的方式或根据一定的策略确定，本发明对此并不限定。
步骤102：所述通信设备根据所述数据包信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
本发明所述的缓存策略可以根据实际需要设置，根据该缓存策略判定的结果是，有的写指令指向的数据包使用外部缓存方式，有的写指令指向的数据包使用内外结合缓存方式。
也即，缓存策略确定了使用外部缓存方式的数据包应该满足的条件以及使用内外缓存方式的数据包应该满足的条件。
比如，根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
条件A、数据包长大于预设的包长阈值；
条件B、数据包长对突发(burst)长度求余的余数大于预设余数阈值；
条件C、与外部缓存节点对应的内部缓存节点中已缓存数据，适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，由于片内缓存节点和片外缓存(SDRAM)节点是一对多的映射关系，因此可以通过将SDRAM的包缓存节点的地址除于共享节点的数目K后得到的商来确定片内缓存节点的地址。
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
条件D、数据包长小于预设的包长阈值；
条件E、数据包长对突发(burst)长度求余的余数小于预设余数阈值；
条件F、与外部缓存地址对应的内部缓存中未缓存数据。
例如，在具体实现时，缓存策略可设置为：同时满足A和B的数据包，采用外部缓存方式，满足D或E，采用内外结合缓存方式。
又如，缓存策略设置为：满足条件C采用外部缓存方式，满足F采用内外结合缓存方式。
再如，缓存策略设置为：满足A或B或C的数据包采用外部缓存方式，同时满足D、E、F的数据包采用内外结合缓存方式，此为本发明优选的实现方式，这种情况下，如图2所示，确定所述数据包的缓存方式的步骤包括：
步骤201：判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则执行步骤202；
对包长进行判断，若其值大于包长阈值，则认为该包浪费的SDRAM带宽小，可采用外部缓存方式。
步骤202：判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则执行步骤203；
在余数判断操作中，若包长对外部缓存装置burst长度求余后的余数值大于余数阈值，则认为该包浪费的外部缓存装置带宽小，可采用外部缓存方式。
步骤203：判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式。
对内部缓存(也即片内缓存)的判断操作中，若与外部外部缓存节点相对应的片内缓存节点中已存有数据，表明已有该共享节点组的其他外部缓存节点将包尾存入该片内缓存，认为该共享存储地址空间范围内对应的外部缓存装置存储带宽已被节省下来，无需再使用片内缓存，该包采用外部缓存方式，否则代表片内缓存还能接收包尾，此时需要存储当前的包尾，以节省SDRAM的带宽，采用内外结合缓存方式。
所述包长阈值是根据以下公式确定的：
其中公式中的W为芯片带宽，Bs为外部缓存装置提供的带宽，B为突发的长度、L为待缓存包的包长。
为了更好的描述，以上引入ceiling(参数，基数)函数，意思是说将参数向上取一个最接近的整数，该整数值为基数的倍数。比如ceiling(65，32)的值为96，ceiling(64，32)的值为64。
通过上述公式来求解得到的L值即为包长阈值L_th。该公式的意思是采用L为包长时，在临界值的情况下，所需的外部缓存总带宽恰好等于外部缓存装置能够提供的带宽Bs。
K个外部缓存节点共享一个内部缓存节点，所述K值采用以下方法确定：
Figure BDA0000038638700000092
其中，在包长小于
L_th的范围内，采用ceiling(L，B)×S对每个小于L_th的包长计算一次所需的外部缓存装置带宽，其中最大带宽所对应的包长值即为L_max。S即包传输数量
余数阈值的确定方法为：确定好共享节点数目K之后，按照从大到小的原则，选取若干个小于burst长度B的数值R。每次取值R之后，采用共享节点方式分别对小于L_max的包长来计算所需的外部缓存装置带宽。若所有小于L_max的包所需的外部缓存装置带宽小于或等于外部缓存装置能提供的带宽，此时的R就为R_th。
步骤103：所述通信设备根据确定的缓存方式，缓存所述数据包至外部缓存装置，或，外部缓存装置和内部缓存装置。
可理解地，在本发明中外部缓存方式指，将所述数据包缓存至外部缓存装置；内外结合缓存方式指，用内部缓存装置和外部缓存装置来共同对包进行存储，也即，将所述数据包一部分存储在外部缓存装置，另一部分存储在内部缓存装置。优选地，可将数据包的包体存储在外部缓存装置，而将数据包的包尾存储在内部缓存装置。
以下对本发明提及的包长阈值(表示为L_th)、余数阈值(表示为R_th)及共享节点组的共享节点数目(表示为K)，分别给出最优的计算方式，当然这里并不排除采用其他方法确定或设置以上参数。
包长阈值的设置原则为：要保证包长大于在包长阈值之上的所有包长其所需的存储带宽都小于等于外部缓存装置能够提供的带宽。
包长大于包长阈值的数据包，称为长包，包长小于包长阈值的数据包，称为短包。对于特定的带宽来说，长包带宽的利用率较高，短包对带宽的利用率较底。
计算包长阈值的步骤为：
1、采用ceiling函数将待缓存的包长L向上取整为burst的长度B的倍数，即ceiling(L，B)；
2、用网络带宽W(即芯片带宽，也即设备带宽)除以待缓存的包长L，即W/L，得到总的包传输数量S；
采用该方法计算包长阈值适用于芯片带宽W大于外部存储装置(SDRAM)的带宽的情形。
3、在临界包长情况下，外部缓存装置提供的带宽Bs(恰好等于S个包长为L的包传输所需要的带宽，因此求解ceiling(L，B)×S＝Bs方程算出来的L值即为包长阈值L_th，包长阈值L_th的计算公式为：
其中公式中的W为芯片带宽，Bs为外部缓存装置提供的带宽，B为突发的长度、L为待缓存包的包长。
共享节点的数目和余数阈值的设置原则：要保证在K个SDRAM地址节点共享一个内部缓存时，在余数阈值之上的所有包长其所需的存储带宽都小于等于外部缓存装置能够提供的带宽。
为了减少片内缓存节点的数目，可以采用多个外部缓存装置的缓存节点共享一个片内缓存节点的方式。共享一个片内缓存节点的SDRAM缓存节点成为共享节点组，共享节点组内共享节点(即SDRAM缓存节点)的数目为K。共享节点数目K的优选的计算方法为：
在包长小于L_th的范围内，采用ceiling(L，B)×S对每个小于L_th的包长计算一次所需的外部缓存装置带宽，找出最大带宽所对应的包长值L_max。为了保证每个包长都能满足带宽的要求，即小于或等于Bs，在计算共享节点数目K时采用了L_max做为包长。根据以下公式计算K：
ceiling ( L _ max , B ) K - 1 K + floor ( L _ max , B ) 1 K = B S
该公式的意思包长为L_max的数据包将K-1个burst的数据存储到外部缓存中，1个burst存储在内部缓存中，在临界值的情况下，所需的外部缓存总带宽恰好等于Bs。
这里引入的函数floor(参数，基数)，至将参数向下取一个最接近的整数，该整数值为基数的倍数。比如ceiling(65，32)的值为64，ceiling(64，32)的值为64。
为方便操作，在实际使用时，K一般选取小于等于其值的2的整数次幂的数值。
为了进一步减少片内缓存节点的数目，此发明中采用余数阈值的方法来控制要进行内部缓存的包长。比较简单的，余数阈值也可以根据与位宽的比例关系来确定，如余数预置为位宽的4/5或5/6，以下另提供一种余数阈值R_th的计算方法：
确定好共享节点数目K之后，按照从大到小的原则，选取若干个小于burst长度B的数值R。每次取值R之后，采用共享节点方式分别对小于L_max的包长来计算所需的外部缓存装置带宽。若所有小于L_max的包所需的外部缓存装置带宽小于或等于外部缓存装置能提供的带宽，此时的R就为R_th。
其计算方法如下：
对包长范围为0-L_max之间的数值，采用如下方式来计算
for ( R = B , R > = 0 , R - - )
for ( L = 0 , L < = L _ max , L + + )
ceiling ( L , B ) K - 1 K + floor ( L , B ) 1 K = y
上述y为包长L所需的带宽。执行完上述程序后，用L，R为变量，绘制出y的图形，如图5所示。上述程序共可绘制出B条R值曲线，图中选取了有代表性的3条R值曲线R0，R1，R3，每个R值的曲线都包含了0-L_max范围内的带宽值。图中的横向虚线为SDRAM的带宽。
要想满足SDRAM带宽要求，所有的y值都必须在虚线之下。从图上可以看出，R0和R1这两条曲线都在虚线之下，但越往下的R值所消耗的内部缓存的容量就越大，因此选择R1是一个最优化的值，此值就是余数阈值R_th。
缓存数据包时，若为外部缓存方式，则将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；
缓存所述数据包后，如图3所示，该方法还包括：
步骤301：所述通信设备接收读指令，获取其中的要读取的数据包的信息；
步骤302：所述通信设备根据所述信息确定所述数据包的缓存方式，
步骤303：确定为外部缓存方式时，所述通信设备从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述通信设备从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
所述外部存储装置和内部存储装置包括均包括若干个缓存节点，内部缓存节点与外部缓存节点的映射关系如图4所示。内部缓存的节点总数n为外部缓存装置(SDRAM)的节点总数N除于一组共享节点的数目K。即K个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构，如图4所示，包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址、实时该内部缓存空间是否有效的数据有效指示。
内部缓存节点除了存储包尾外，还需要至少额外地存储该偏移地址(即包尾对应的包体在对应共享节点组的偏移地址，相当于指示对应包体的外部存储地址)和数据有效信息。在每个内部缓存节点中，存储包尾数据的容量为余数阈值大小R_th，保证小于或等于R_th的包尾都能被完整地存储。偏移地址的寻址范围为0～(K-1)，实现1个内部缓存地址与K个SDRAM地址相对应，因此偏移地址所需容量数为log2K bit。数据有效信息只需1个bit即可，用于在读出过程中指示该地址内存储的包尾是否有效，在完成读出之后，该有效信号置为表示无效。
执行读操作时，确定缓存方式所依据的数据包信息的具体内容可以有多种实现方式。
如通过判断读指令中的数据包信息是否有内部缓存节点信息来确定，如有内部缓存节点信息，则表示为内外结合缓存方式；否则为外部缓存方式。
或，根据数据包信息中的外部缓存节点信息确定，具体包括：所述通信设备确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
所述读指令中的数据包信息还包括包长信息，具体读取时，根据包长信息确定数据包所占的burst个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
采用共享节点和余数阈值方法之后，片内的缓存可以比较容易地集成到数据传输芯片(即本发明所说的通信设备)中。对于容量较大的片内缓存，适合选用eDRAM(嵌入式动态随机存储器)来实现，对于容量较小的片内缓存，适合选用SRAM(静态随机存储器)来实现。
为了实现以上方法，本发明还提供了一种数据包缓存管理设备，该设备包括指令处理装置、外部缓存装置和内部缓存装置，其中：
所述指令处理装置包括指令接收单元、缓存方式确定单元和数据包处理单元，其中，所述指令接收单元，用于接收写指令，并获取所述写指令中的数据包的信息；
所述缓存方式确定单元，用于根据所述写指令中所述数据包的信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
所述数据包读写单元，用于根据确定的缓存方式，缓存所述数据包；
所述外部缓存装置和内部缓存装置用于缓存所述数据包。
根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
数据包长大于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数大于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中已缓存数据，且适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点；
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
数据包长小于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数小于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中未缓存数据。
进一步地，所述缓存方式确定单元确定缓存方式时，先判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则再判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则进一步判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式；所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点。
依次判断时，所采用的包长阈值、余数阈值和共享节点K值，也可以采用前述方法和公式确定。
缓存数据包时，若为外部缓存方式，则数据包读写单元将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则数据包读写单元将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；
所述指令接收单元还用于接收读指令，获取其中的要读取的数据包的信息；
所述缓存方式确定单元，还用于根据所述读指令中的数据包信息确定所述数据包的缓存方式；
确定为外部缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
为了减少内部缓存节点的数目，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址、实时该内部缓存空间是否有效的数据有效指示；
所述读指令中的数据包信息包括所述数据包储存的外部缓存节点信息，所述缓存方式确定单元，执行读指令确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
所述读指令中的数据包信息还包括包长信息，所述数据包读写单元根据包长信息确定数据包所占的burst个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
本发明利用片内缓存来存储特定的包尾，能够在大队列、高带宽的情况下提高包的缓存带宽，解决SDRAM带宽不足的问题。在包尾的片内缓存方法上，通过共享缓存节点，设置余数阈值的方式来减少内部缓存的需求，提高内部缓存的利用率。在片内缓存结构上，通过合理的功能设置和空间分配，有效地实现片内缓存地址与片外SDRAM地址间的映射关系。

Claims (13)

1.一种数据包缓存管理方法，其特征在于，该方法包括：
通信设备接收写指令，获取数据包信息；
所述通信设备根据所述数据包信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
所述通信设备根据确定的缓存方式，缓存所述数据包至外部缓存装置，或，外部缓存装置和内部缓存装置。
2.如权利要求1所述的方法，其特征在于：根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
数据包长大于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数大于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中已缓存数据，且适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点；
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
数据包长小于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数小于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中未缓存数据。
3.如权利要求1所述的方法，其特征在于：所述通信设备根据所述数据包的信息及预置的缓存策略确定所述数据包的缓存方式的步骤包括：
(a)判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则执行步骤(b)；
(b)判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则执行步骤(c)；
(c)判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式；
所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点。
4.如权利要求2或3所述的方法，其特征在于：所述包长阈值是根据以下公式确定的：
Figure FDA0000038638690000021
其中W为芯片带宽，Bs为外部缓存装置提供的带宽，B为突发的长度、L为待缓存包的包长，符合该公式的L值记为包长阈值；
K个外部缓存节点共享一个内部缓存节点，所述K值的计算公式为：
Figure FDA0000038638690000022
其中，在包长小于包长阈值的范围内，采用ceiling(L，B)×S对每个小于L_th的包长计算一次所需的外部缓存装置带宽，其中最大带宽所对应的包长值即为L_max；
余数阈值的确定方法为：确定好共享节点数目K之后，按照从大到小的原则，选取若干个小于burst长度B的数值R，每次取值R之后，采用共享节点方式分别对小于L_max的包长来计算所需的外部缓存装置带宽，若所有小于L_max的包所需的外部缓存装置带宽小于或等于外部缓存装置能提供的带宽，此时的R就为余数预置。
5.如权利要求1所述的方法，其特征在于，缓存数据包时，若为外部缓存方式，则将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；缓存所述数据包后，该方法还包括：
所述通信设备接收读指令，获取其中的要读取的数据包的信息；
所述通信设备根据所述信息确定所述数据包的缓存方式，
确定为外部缓存方式时，所述通信设备从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述通信设备从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
6.如权利要求5所述的方法，其特征在于：所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址以及该内部缓存空间是否有效的数据有效指示；
所述读指令中的数据包信息包括所述数据包储存的外部缓存节点信息，所述通信设备执行读指令确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
7.如权利要求5所述的方法，其特征在于：所述读指令中的数据包信息还包括包长信息，具体读取时，根据包长信息确定数据包所占的突发(burst)个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
8.一种数据包缓存管理设备，其特征在于，该设备包括指令处理装置、外部缓存装置和内部缓存装置，其中：
所述指令处理装置包括指令接收单元、缓存方式确定单元和数据包处理单元，其中，所述指令接收单元，用于接收写指令，并获取所述写指令中的数据包的信息；
所述缓存方式确定单元，用于根据所述写指令中所述数据包的信息及预置的缓存策略确定所述数据包的缓存方式，所述缓存方式包括外部缓存方式以及外部缓存和内部缓存结合的内外结合缓存方式；
所述数据包读写单元，用于根据确定的缓存方式，缓存所述数据包；
所述外部缓存装置和内部缓存装置用于缓存所述数据包。
9.如权利要求8所述的设备，其特征在于：根据所述缓存策略确定采用外部缓存方式的数据包符合以下至少一个条件：
数据包长大于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数大于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中已缓存数据，且适用该条件时，所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点；
根据所述缓存策略确定采用内外结合缓存方式的数据包符合以下至少一个条件：
数据包长小于预设的包长阈值；
或，数据包长对突发(burst)长度求余的余数小于预设余数阈值；
或，与外部缓存节点对应的内部缓存节点中未缓存数据。
10.如权利要求8所述的设备，其特征在于：所述缓存方式确定单元确定缓存方式时，先判断所述数据包长是否大于预设的包长阈值，若是则确定采用外部缓存方式，否则再判断所述数据包长对突发(burst)长度求余的余数是否大于预设余数阈值，若是，则确定采用外部缓存方式，否则进一步判断与外部缓存地址对应的内部缓存中是否缓存数据，若是，则确定采用外部缓存方式，否则采用内外结合缓存方式；所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点。
11.如权利要求9所述的设备，其特征在于，缓存数据包时，若为外部缓存方式，则数据包读写单元将所述数据包直接缓存到外部缓存装置，若为内外结合缓存方式，则数据包读写单元将所述数据包划分为数据包体和数据包尾，将所述数据包体缓存到所述外部缓存装置，将所述数据包尾缓存到内部缓存装置；
所述指令接收单元还用于接收读指令，获取其中的要读取的数据包的信息；
所述缓存方式确定单元，还用于根据所述读指令中的数据包信息确定所述数据包的缓存方式；
确定为外部缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包并输出；确定为内外结合缓存方式时，所述数据包读写单元，从外部缓存装置读取数据包头，从所述内部缓存装置读取数据包尾，并将所述数据包尾拼接在所述数据包体后组成完整的数据包输出。
12.如权利要求11所述的设备，其特征在于：所述外部存储装置和内部存储装置包括均包括若干个缓存节点，且多个外部缓存节点共享一个内部缓存节点，所述内部缓存节点结构包括用于缓存数据的内部缓存空间，用于指示外部缓存节点在对应共享节点组中的偏移地址、实时该内部缓存空间是否有效的数据有效指示；
所述读指令中的数据包信息包括所述数据包储存的外部缓存节点信息，所述缓存方式确定单元，执行读指令确认缓存方式时，若所述外部缓存节点所在的共享节点组对应的内部缓存节点中的偏移地址指向所述外部缓存节点，且所述数据有效指示表明该内部缓存空间有效，确定缓存方式为内外结合缓存方式，否则确定为外部缓存方式。
13.如权利要求11所述的设备，其特征在于：所述读指令中的数据包信息还包括包长信息，所述数据包读写单元根据包长信息确定数据包所占的burst个数N，确定为外部缓存方式时，从外部缓存装置读取N个burst获取完整数据包；确定为内外结合缓存方式时，从外部缓存装置中读取N-1个burst作为包体，再将内部缓存装置中的对应包尾拼接在包体后面组成完整的包进行输出，完成读出过程。
CN201010591757.4A 2010-12-16 2010-12-16 数据包缓存管理方法和设备 Active CN102025634B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010591757.4A CN102025634B (zh) 2010-12-16 2010-12-16 数据包缓存管理方法和设备
PCT/CN2011/081171 WO2012079423A1 (zh) 2010-12-16 2011-10-24 数据包缓存管理方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010591757.4A CN102025634B (zh) 2010-12-16 2010-12-16 数据包缓存管理方法和设备

Publications (2)

Publication Number Publication Date
CN102025634A true CN102025634A (zh) 2011-04-20
CN102025634B CN102025634B (zh) 2015-06-03

Family

ID=43866507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010591757.4A Active CN102025634B (zh) 2010-12-16 2010-12-16 数据包缓存管理方法和设备

Country Status (2)

Country Link
CN (1) CN102025634B (zh)
WO (1) WO2012079423A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102204218A (zh) * 2011-05-31 2011-09-28 华为技术有限公司 数据处理方法、缓存节点、协作控制器及***
WO2012079423A1 (zh) * 2010-12-16 2012-06-21 中兴通讯股份有限公司 数据包缓存管理方法和设备
CN104394453A (zh) * 2014-11-21 2015-03-04 深圳市华宝电子科技有限公司 视频预录方法及装置
CN105095109A (zh) * 2014-05-21 2015-11-25 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机***
CN105519054A (zh) * 2013-05-23 2016-04-20 华为技术有限公司 缓存处理方法、装置及***
CN105843775A (zh) * 2016-04-06 2016-08-10 中国科学院计算技术研究所 片上数据划分读写方法、***及其装置
CN113576370A (zh) * 2020-04-30 2021-11-02 深圳硅基智控科技有限公司 接收胶囊内窥镜的数据的通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677958A (zh) * 2004-03-29 2005-10-05 卓联半导体股份有限公司 使用双数率同步动态ram的紧凑包交换节点存储体系结构
CN1925465A (zh) * 2006-09-22 2007-03-07 中国科学院计算技术研究所 基于共享内存实现的数据包捕获方法
CN101006437A (zh) * 2004-08-13 2007-07-25 ClearSpeed科技公司 处理器存储***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452761C (zh) * 2004-04-27 2009-01-14 华为技术有限公司 通信设备中数据包的存储方法
CN102025634B (zh) * 2010-12-16 2015-06-03 中兴通讯股份有限公司 数据包缓存管理方法和设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677958A (zh) * 2004-03-29 2005-10-05 卓联半导体股份有限公司 使用双数率同步动态ram的紧凑包交换节点存储体系结构
CN101006437A (zh) * 2004-08-13 2007-07-25 ClearSpeed科技公司 处理器存储***
CN1925465A (zh) * 2006-09-22 2007-03-07 中国科学院计算技术研究所 基于共享内存实现的数据包捕获方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012079423A1 (zh) * 2010-12-16 2012-06-21 中兴通讯股份有限公司 数据包缓存管理方法和设备
CN102204218A (zh) * 2011-05-31 2011-09-28 华为技术有限公司 数据处理方法、缓存节点、协作控制器及***
US9330004B2 (en) 2011-05-31 2016-05-03 Huawei Technologies Co., Ltd. Data processing method, cache node, collaboration controller, and system
CN105519054A (zh) * 2013-05-23 2016-04-20 华为技术有限公司 缓存处理方法、装置及***
CN105519054B (zh) * 2013-05-23 2019-03-26 华为技术有限公司 缓存处理方法、装置及***
CN105095109A (zh) * 2014-05-21 2015-11-25 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机***
CN105095109B (zh) * 2014-05-21 2018-07-20 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机***
CN104394453A (zh) * 2014-11-21 2015-03-04 深圳市华宝电子科技有限公司 视频预录方法及装置
CN105843775A (zh) * 2016-04-06 2016-08-10 中国科学院计算技术研究所 片上数据划分读写方法、***及其装置
WO2017173755A1 (zh) * 2016-04-06 2017-10-12 中国科学院计算技术研究所 片上数据划分读写方法、***及其装置
US10496597B2 (en) 2016-04-06 2019-12-03 Institute Of Computing Technology, Chinese Academy Of Sciences On-chip data partitioning read-write method, system, and device
CN113576370A (zh) * 2020-04-30 2021-11-02 深圳硅基智控科技有限公司 接收胶囊内窥镜的数据的通信装置

Also Published As

Publication number Publication date
CN102025634B (zh) 2015-06-03
WO2012079423A1 (zh) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102025634B (zh) 数据包缓存管理方法和设备
US8225026B2 (en) Data packet access control apparatus and method thereof
TWI634430B (zh) 資料儲存裝置與資料傳輸速率控制方法
US10579561B2 (en) Communication interface for interfacing a transmission circuit with an interconnection network, and corresponding system and integrated circuit
CN101848135B (zh) 芯片的统计数据的管理方法和装置
US10452122B2 (en) Methods for controlling data transfer speed of a data storage device and a host device utilizing the same
US11500541B2 (en) Memory system and controlling method
CN102314400B (zh) 一种分散聚合式dma方法及装置
Zhang et al. Collaborative hierarchical caching over 5G edge computing mobile wireless networks
CN107819853B (zh) 一种数据传输方法及装置
CN104572498A (zh) 报文的缓存管理方法和装置
CN106911740A (zh) 一种缓存管理的方法和装置
US20080225858A1 (en) Data transferring apparatus and information processing system
US20030147410A1 (en) Ethernet switching architecture and dynamic memory allocation method for the same
KR102523418B1 (ko) 프로세서 및 프로세서에서 데이터를 처리하는 방법
CN102566959A (zh) 一种基于sgdma的图像分割处理方法及装置
CN102541769A (zh) 一种存储器接口访问控制方法及装置
CN102629914A (zh) 一种以太网数据包缓存方法和装置
CN101894450B (zh) 用于星载微波辐射计的数据传输装置及其数据传输方法
CN102013984A (zh) 二维网状片上网络***
US20100262754A1 (en) Cpu data bus pld/fpga interface using dual port ram structure built in pld
CN102215097A (zh) 一种管理混合自动重传请求缓存的方法及装置
CN108664211A (zh) 一种实现数据读写的方法及装置
CN102932265A (zh) 数据缓存管理装置和方法
Sikder et al. Exploring wireless technology for off-chip memory access

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: OuYang Fan

Inventor after: Chen Min

Inventor after: Wu Bian

Inventor after: Liu Hengqi

Inventor before: Chen Min

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: CHEN MIN TO: OUYANG FAN CHEN MIN WU BIAN LIU HENGQI

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20110420

Assignee: SANECHIPS TECHNOLOGY Co.,Ltd.

Assignor: ZTE Corp.

Contract record no.: 2015440020319

Denomination of invention: Management method and equipment of data packet cache

Granted publication date: 20150603

License type: Common License

Record date: 20151123

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221114

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong

Patentee before: ZTE Corp.