CN102013984A - 二维网状片上网络*** - Google Patents

二维网状片上网络*** Download PDF

Info

Publication number
CN102013984A
CN102013984A CN2010105072008A CN201010507200A CN102013984A CN 102013984 A CN102013984 A CN 102013984A CN 2010105072008 A CN2010105072008 A CN 2010105072008A CN 201010507200 A CN201010507200 A CN 201010507200A CN 102013984 A CN102013984 A CN 102013984A
Authority
CN
China
Prior art keywords
processing unit
mux
cache device
kernel
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105072008A
Other languages
English (en)
Other versions
CN102013984B (zh
Inventor
蔡觉平
魏洁
李赞
姚磊
王韶力
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN2010105072008A priority Critical patent/CN102013984B/zh
Publication of CN102013984A publication Critical patent/CN102013984A/zh
Application granted granted Critical
Publication of CN102013984B publication Critical patent/CN102013984B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种二维网状片上网络***，用于解决多内核片上***处理大量数据时的传输延时和功耗大的问题。其方案是：将二级缓存器L2设置在内核外，并采用具有内存接入端口的新型交换开关，使二级缓存器L2通过交换开关中的内存接入端口与处理单元PE交换数据，实现所有处理单元PE对二级缓存器L2的共享，并把传统二维网状片上网络***中处理单元PE之间的写/读操作分为先从处理单元PE到共享的二级缓存器L2，再从共享的二级缓存器L2到处理单元PE两步。本发明缓解了处理单元PE之间读/写请求过于集中造成的拥塞，降低了片上网络***的传输延时和功耗，可用于处理大规模数据。

Description

二维网状片上网络***
技术领域
本发明属于集成电路技术领域，涉及多内核处理器芯片片上网络的结构，可用于处理多媒体技术或无线应用等产生的大规模数据。
背景技术
片上网络NoC是把互连网络用于片上***设计，解决片上组件之间的通信问题。与传统结构如总线结构、交叉开关结构相比，具有可靠性高、扩展性强，功耗低的优点。
传统的二维网状片上网络结构规则、简单易于实现，并具有良好的复用性，因此二维网状网络是目前研究中最常用的片上网络结构，其结构如图1所示。它的每一个路由节点与四个相邻的路由节点和一个内核相连；每个路由节点为一个交换开关S；每一个内核中，二级缓存器L2与处理单元PE、一级缓存器L1、网络适配器NI集成在一起。
交换开关S，其结构如图2所示，该交换开关S由North、South、East、West四个I/O端口，处理单元接入端口PE port，五个多路选择器MUX，五个选择单元，五个先进先出队列Queue和一个交叉开关阵列组成。North、South、East、West四个I/O端口，处理单元接入端口PE port均由输入端口和输出端口两部分组成。输入端口与该输入端口的先进先出队列Queue相连；输出端口与该输出端口方向的多路选择器MUX相连；多路选择器MUX同时和该多路选择器MUX方向上的选择单元相连；多路选择器MUX又通过交叉开关阵列和其他所有多路选择器方向的多路选择器MUX、先进先出队列Queue相连。
该交换开关S把数据从一个输入端口传输到一个或多个输出端口，实现片上网络的数据传输。数据传输过程为：数据从某个输入端口输入，先进先出队列Queue对输入数据进行缓存；然后由交叉开关阵列确定传输路径；接着多路选择器MUX在选择单元的控制下选择传输来的数据；最后被选择的数据经输出端口输出。
根据Pande’s性能模型，建立处理单元PE之间写/读操作的片上网络传输延时模型：
写操作：如图3(a)所示，当第i个处理单元PEi向第j个处理单元PEj写数据时，PEi首先向PEj发送写请求，然后PEj响应该请求，接着PEi开始向PEj写数据。因此PEi写操作的片上网络的传输延时T noc write可以用如下公式表示：
Tnoc write＝Th+TS+TC+TW＝Htr+L/b+TC+TW
式中，Th，Ts，Tc，TW分别是头部延迟，序列延迟，通信延迟和响应时间，H是跳数，tr是路由延迟，L是包长，b是带宽。
读操作：如图3(b)所示，当第i个处理单元PEi从第j个处理单元PEj读数据时，PEi首先向PEj发送读请求，然后PEj响应该请求，接着PEj开始向PEi发送数据。因此PEi读操作的片上网络的传输延时T noc read可以用如下公式表示：
Tnoc read＝2Th+TS+2TC+TW＝2Htr+L/b+2TC+TW
式中，Th，Ts，Tc，TW分别是头部延迟，序列延迟，通信延迟和响应时间，H是跳数，tr是路由延迟，L是包长，b是带宽。
传统的二维网状片上网络***中，由于处理单元PE请求过于集中造成拥塞，并且***需要等待处理单元PE对写/读请求进行响应，通信延迟Tc和响应时间TW大，造成片上网络的传输延时和功耗大，特别是在处理大规模数据时，延时和功耗大的问题尤为明显，无法满足***在短时间内及时处理大量数据的要求。
发明内容
本发明的目的在于克服上述已有技术的不足，提供一种新型二维网状片上网络***，以减少传输延时和功耗，满足***在短时间内及时处理大量数据的要求。
实现本发明目的的技术思路是，将二级缓存器L2设置在内核外并采用具有一个内存接入端口的新型交换开关，实现二级缓存器L2的共享，并把处理单元PE之间的数据传输模式转变为以二级缓存器L2为中介的数据传输模式，进而实现低传输延时、低功耗。整个片上网络***包括：N个内核、N个路由节点(N≥2)和一个二级缓存器L2，每个路由节点与四个相邻的路由节点和一个内核相连，每个内核由处理单元PE，一级缓存器L1和网络适配器NI组成；每个路由节点为一个交换开关S，该交换开关由North、South、East、West四个I/O端口、内存接入端口L2port、处理单元接入端口PE port、交叉开关阵列、六个多路选择器MUX、六个选择单元和六个先进先出队列Queue组成；二级缓存器L2设置在内核的外部，实现二级缓存器L2的共享，该二级缓存器L2与所有的路由节点连接，通过交换开关S中的内存接入端口与内核中的处理单元PE交换数据，实现低传输延时。
所述内核中的处理单元PE、一级缓存器L1通过交换开关S中的四个I/O端口与其它的路由节点相连，通过交换开关S中的内存接入端口与内核外的二级缓存器L2连接，实现先从第i个处理单元PEi到共享的二级缓存器L2，再从共享的二级缓存器L2到第j个处理单元PEj的两步写/读操作。
所述的North、South、East、West四个I/O端口，内存接入端口L2port和处理单元接入端口PE port均由输入端口和输出端口两部分组成；输入端口与该输入端口方向的先进先出队列Queue相连；输出端口与该输出端口方向的多路选择器MUX相连；多路选择器MUX通过交叉开关阵列与其他所有多路选择器方向的多路选择器MUX、先进先出队列Queue相连，并同时与自身方向的选择单元相连。
本发明与现有技术相比具有以下优点：
(1)本发明由于交换开关中设有内存接入端口实现内核中的处理单元PE、一级缓存器L1与内核外共享的二级缓存器L2的连接，设有四个I/O端口实现内核、二级缓存器L2与其它路由节点的连接，把传统二维网状片上网络***中处理单元PE之间的写/读操作分为先从处理单元PE到二级缓存器L2，再从二级缓存器L2到处理单元PE两步，缓解了由于处理单元PE读/写请求过于集中造成的拥塞，降低了处理单元PE之间的通信延时，从而降低了片上网络***的传输延时，功耗也随之降低；
(2)本发明由于将二级缓存器L2设置在内核的外部，共享二级缓存器L2，该共享的二级缓存器L2通过交换开关中的内存接入端口与处理单元PE交换数据，不存在响应时间TW，从而进一步降低了片上网络***传输延时和功耗，满足了***在短时间内及时处理大量数据的要求。
附图说明
图1是传统二维网状片上网络***结构示意图；
图2是传统二维网状片上网络***中交换开关结构示意图；
图3是传统二维网状片上网络***中处理单元PE的读/写操作延时模型示意图；
图4是本发明二维网状片上网络***结构示意图；
图5是本发明二维网状片上网络***中交换开关结构示意图；
图6是本发明二维网状片上网络***中处理单元PE的读/写操作延时模型示意图。
具体实施方式
参照图4，本发明的二维网状片上网络***由N个内核、N个路由节点(N≥2)和一个二级缓存器L2组成。每个路由节点与四个相邻的路由节点和一个内核相连，每个内核由处理单元PE、一级缓存器L1和网络适配器NI组成，并将传统结构中集成在内核中的二级缓存器L2设置在内核外，该二级缓存器L2与所有的路由节点连接，实现二级缓存器L2的共享。共享的二级缓存器L2通过交换开关S中的内存接入端口L2port与内核中的处理单元PE、一级缓存器L1相连，实现先从第i个处理单元PEi到共享的二级缓存器L2，再从共享的二级缓存器L2到第j个处理单元PEj的两步写/读操作。每个路由节点为一个交换开关S，其结构如图5所示。
参照图5，本发明的交换开关S包括：North、South、East、West四个I/O端口，内存接入端口L2port，处理单元接入端口PE port，六个多路选择器MUX，六个选择单元，六个先进先出队列Queue和一个交叉开关阵列。其中，North、South、East、West四个I/O端口，内存接入端口L2port和处理单元接入端口PE port均由输入端口和输出端口两部分组成。输入端口与该输入端口方向的先进先出队列Queue相连；输出端口与该输出端口方向的多路选择器MUX相连；多路选择器MUX同时与该多路选择器方向的选择单元相连；多路选择器MUX通过交叉开关阵列还与其他所有多路选择器方向的多路选择器MUX、先进先出队列Queue相连。
该交换开关S实现数据从一个输入端口到一个或多个输出端口的传输。传输过程为：数据从输入端口输入，该输入端口方向上的先进先出队列Queue对输入数据进行缓存；然后由交叉开关阵列确定数据的传输路径，接着多路选择器MUX在选择单元的控制下对传输来的数据进行选择；最后将被选择的数据经输出端口输出。当数据在处理单元接入端口PE port和内存接入端口L2port之间传输时，片上网络***实现了处理单元PE和共享的二级缓存器L2之间的数据交换。
本发明的效果通过以下理论分析和仿真结果进一步说明：
1.理论分析
本发明中处理单元PE之间的写/读操作过程分为从处理单元PE到二级缓存器L2的片上网络传输过程和从二级缓存器L2到处理单元PE的数据接收过程。传统结构中影响片上网络传输时间的处理单元PE的响应时间TW会影响新结构中的数据接收时间而不会影响片上网络传输时间。本发明只考虑片上网络传输时间。
参照图6，建立本发明的片上网络***中第i个处理单元PEi向第j个处理单元PEj写/读操作的延时模型。其中：
写操作：如图6(a)所示，当第i个处理单元PEi向第j个处理单元PEj写数据时，PEi首先向分配给PEj的二级缓存器L2j发送写请求，然后PEi向L2j写数据。PEi写操作的片上网络传输延时TSM noc write的表达式为：
TSM noc write＝Th+TS+TC＝Htr+L/b+TC        (1)
式中，Th，Ts，Tc分别是头部延迟，序列延迟和通信延迟，H是跳数，tr是路由延迟，L是包长，b是带宽。
读操作：如图6(b)所示，当第i个处理单元PEi从第j个处理单元PEj读数据时，PEi首先向分配给PEj的二级缓存器L2j发送读请求。然后PEi直接从L2j中读取数据。PEi读操作的片上网络传输延时TSM noc read的表示式为：
TSM noc read＝2Th+TS+2TC＝2Htr+L/b+2TC     (2)
式中，Th，Ts，Tc分别是头部延迟，序列延迟和通信延迟，H是跳数，tr是路由延迟，L是包长，b是带宽。
根据背景技术所述，传统的片上网络***的写/读操作的片上网络传输延时T noc write和T noc read分别表示为：
Tnoc write＝Th+TS+TC+TW＝Htr+L/b+TC+TW     (3)
Tnoc read＝2Th+TS+2TC+TW＝2Htr+L/b+2TC+TW  (4)
式中，Th，Ts，Tc分别是头部延迟，序列延迟和通信延迟，H是跳数，tr是路由延迟，L是包长，b是带宽。
对比公式(1)和(3)、(2)和(4)，由于本发明片上网络的传输过程是实现第i个处理单元PEi与共享的二级缓存器L2之间的数据交换，该过程不需要等待第j个处理单元PEj响应写/读请求，所以不存在响应时间TW，从而降低了片上网络的传输延时。本发明的片上网络实现的是先从处理单元PE到共享的二级缓存器L2，再从二级缓存器L2到处理单元PE的数据传输模式，与传统的片上网络的处理单元PE之间的数据传输模式相比，缓解了处理单元PE之间读/写请求过于集中造成的拥塞，使片上网络的通信延时Tc变小，从而进一步降低了片上网络的传输延时。
2.仿真实验
本仿真实验采用SIMC 0.13um方法和1.1V的电源电压，应用基于OPNET的MPSOCS仿真***软件分别在传统的二维网状片上网络***和本发明的二维网状片上网络***上对H.264、M-JPEG、MP3三种解码算法的传输延时和功耗进行仿真。仿真结果如表1所示。
表1仿真结果对比
由表1可见，本发明的二维网状片上网络***与传统的二维网状片上网络***相比，平均使传输延时降低37.6％，功耗降低33.7％。

Claims (3)

1.一种二维网状片上网络***，包括N个内核、N个路由节点(N≥2)和一个二级缓存器L2，每个路由节点与四个相邻的路由节点和一个内核相连，其特征在于：每个内核由处理单元PE，一级缓存器L1和网络适配器NI组成；每个路由节点为一个交换开关S，该交换开关S由North、South、East、West四个I/O端口、处理单元接入端口PE port、内存接入端口L2port、六个多路选择器MUX、六个选择单元、交叉开关阵列和六个先进先出队列Queue组成；二级缓存器L2设置在内核的外部，实现二级缓存器L2的共享，该二级缓存器L2与所有的路由节点连接，通过内存接入端口L2port与内核中的处理单元PE交换数据，实现低传输延时。
2.根据权利要求1所述的二维网状片上网络***，其特征在于内核中的处理单元PE、一级缓存器L1通过交换开关S中的North、South、East、West四个I/O端口与其它的路由节点相连，通过交换开关S中的内存接入端口L2port与内核外的共享的二级缓存器L2连接，实现先从第i个处理单元PEi到共享的二级缓存器L2，再从共享的二级缓存器L2到第j个处理单元PEj的两步写/读操作。
3.根据权利要求1所述的二维网状片上网络***，其特征在于所述的North、South、East、West四个I/O端口，内存接入端口L2port和处理单元接入端口PE port均由输入端口和输出端口两部分组成；输入端口与该输入端口方向的先进先出队列Queue相连；输出端口与该输出端口方向的多路选择器MUX相连；多路选择器MUX通过交叉开关阵列与其他所有多路选择器方向的多路选择器MUX、先进先出队列Queue相连，并同时与自身方向的选择单元相连。
CN2010105072008A 2010-10-14 2010-10-14 二维网状片上网络*** Expired - Fee Related CN102013984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105072008A CN102013984B (zh) 2010-10-14 2010-10-14 二维网状片上网络***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105072008A CN102013984B (zh) 2010-10-14 2010-10-14 二维网状片上网络***

Publications (2)

Publication Number Publication Date
CN102013984A true CN102013984A (zh) 2011-04-13
CN102013984B CN102013984B (zh) 2012-05-09

Family

ID=43844014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105072008A Expired - Fee Related CN102013984B (zh) 2010-10-14 2010-10-14 二维网状片上网络***

Country Status (1)

Country Link
CN (1) CN102013984B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868604A (zh) * 2012-09-28 2013-01-09 中国航空无线电电子研究所 一种应用于片上网络的二维Mesh双缓冲容错路由单元
CN103188158A (zh) * 2011-12-28 2013-07-03 清华大学 一种片上网络路由器及路由方法
CN105812063A (zh) * 2016-03-22 2016-07-27 西安电子科技大学 基于统计复用的光片上网络***及通信方法
CN108897701A (zh) * 2018-06-20 2018-11-27 珠海市杰理科技股份有限公司 cache存储架构
CN113162906A (zh) * 2021-02-26 2021-07-23 西安微电子技术研究所 一种NoC传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025822A (zh) * 2006-06-05 2007-08-29 威盛电子股份有限公司 具有独立输出的交换开关***及其方法
CN101232456A (zh) * 2008-01-25 2008-07-30 浙江大学 一种分布式可测试片上网络路由器
CN101383712A (zh) * 2008-10-16 2009-03-11 电子科技大学 一种片上网络的路由节点微结构
CN101582854A (zh) * 2009-06-12 2009-11-18 华为技术有限公司 一种数据交换方法、装置和***
US20100091787A1 (en) * 2008-10-15 2010-04-15 International Business Machines Corporation Direct inter-thread communication buffer that supports software controlled arbitrary vector operand selection in a densely threaded network on a chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025822A (zh) * 2006-06-05 2007-08-29 威盛电子股份有限公司 具有独立输出的交换开关***及其方法
CN101232456A (zh) * 2008-01-25 2008-07-30 浙江大学 一种分布式可测试片上网络路由器
US20100091787A1 (en) * 2008-10-15 2010-04-15 International Business Machines Corporation Direct inter-thread communication buffer that supports software controlled arbitrary vector operand selection in a densely threaded network on a chip
CN101383712A (zh) * 2008-10-16 2009-03-11 电子科技大学 一种片上网络的路由节点微结构
CN101582854A (zh) * 2009-06-12 2009-11-18 华为技术有限公司 一种数据交换方法、装置和***

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188158A (zh) * 2011-12-28 2013-07-03 清华大学 一种片上网络路由器及路由方法
CN103188158B (zh) * 2011-12-28 2016-07-20 清华大学 一种片上网络路由器及路由方法
CN102868604A (zh) * 2012-09-28 2013-01-09 中国航空无线电电子研究所 一种应用于片上网络的二维Mesh双缓冲容错路由单元
CN102868604B (zh) * 2012-09-28 2015-05-06 中国航空无线电电子研究所 一种应用于片上网络的二维Mesh双缓冲容错路由单元
CN105812063A (zh) * 2016-03-22 2016-07-27 西安电子科技大学 基于统计复用的光片上网络***及通信方法
CN105812063B (zh) * 2016-03-22 2018-08-03 西安电子科技大学 基于统计复用的光片上网络***及通信方法
CN108897701A (zh) * 2018-06-20 2018-11-27 珠海市杰理科技股份有限公司 cache存储架构
CN108897701B (zh) * 2018-06-20 2020-07-14 珠海市杰理科技股份有限公司 cache存储装置
CN113162906A (zh) * 2021-02-26 2021-07-23 西安微电子技术研究所 一种NoC传输方法
CN113162906B (zh) * 2021-02-26 2023-04-07 西安微电子技术研究所 一种NoC传输方法

Also Published As

Publication number Publication date
CN102013984B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
CN104158738B (zh) 一种低缓冲区片上网络路由器及路由方法
CN107454003B (zh) 一种可动态切换工作模式的片上网络路由器及方法
CN101841420B (zh) 面向片上网络的低延迟路由器结构
CN108400880B (zh) 片上网络、数据传输方法和第一交换节点
CN102013984B (zh) 二维网状片上网络***
CN102685017A (zh) 一种基于fpga的片上网络路由器
US7277975B2 (en) Methods and apparatuses for decoupling a request from one or more solicited responses
CN101739241A (zh) 一种片上多核dsp簇和应用扩展方法
CN110347635A (zh) 一种基于多层总线的异构多核微处理器
CN105207957B (zh) 一种基于片上网络多核架构的***
Xin et al. A low-latency NoC router with lookahead bypass
CN102946529A (zh) 基于fpga和多核dsp的图像传输及处理***
CN103106173A (zh) 多核处理器核间互联的方法
CN103532807A (zh) 一种用于pcie数据服务质量管理的技术
CN109992543A (zh) 一种基于zyzq-7000的pci-e数据高效传输方法
CN104320341A (zh) 路由自适应异步2D-Torus片上网络及其设计方法
CN106792832A (zh) 一种无线片上网络中无线节点的拥塞判别模块及其方法
Sikder et al. Exploring wireless technology for off-chip memory access
Sinha et al. Data-flow aware CNN accelerator with hybrid wireless interconnection
KR20150028520A (ko) 메모리 중심 시스템 인터커넥트 구조
CN110096456A (zh) 一种高速率大容量缓存方法与装置
CN103166863A (zh) 集总式8x8低延迟高带宽交叉点缓存队列片上路由器
CN103744817B (zh) 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
CN102158380B (zh) 一种基于统计时分复用技术的多簇片上网络架构
CN113778937A (zh) 用于执行片上网络(NoC)中的事务聚合的***和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20151014

EXPY Termination of patent right or utility model