CN101996684B - 移位寄存器及触控装置 - Google Patents

Abstract

本发明涉及一种触控装置，包括多个栅极线、多个像素、多个感测控制线及多个感测单元，每一像素电性耦接至栅极线之一以根据此栅极线的电位而决定是否接收数据，每一感测单元电性耦接至感测控制线之一以根据此感测控制线的电位而决定是否进行触碰感测操作。其中，触控装置更包括移位寄存器串，而移位寄存器串包括串接的多个移位寄存器，每一移位寄存器具备第一输出端与第二输出端，第一输出端提供第一时钟脉冲信号至栅极线之一以控制栅极线的电位，第二输出端提供第二时钟脉冲信号至感测控制线之一以控制感测控制线的电位，且第一时钟脉冲信号与第二时钟脉冲信号不同。本发明亦公开一种移位寄存器。

Description

移位寄存器及触控装置

技术领域

本发明涉及一种显示触控技术领域，且特别是有关于一种显示触控面板的触碰点扫描次数决定方法。

背景技术

随着科技的发展，平面显示器(例如，液晶显示器)因具有高画质、体积小、重量轻及应用范围广等优点，而被广泛地应用于移动电话、笔记型电脑、桌上型显示装置以及电视等各种消费性电子产品中，并已经逐渐地取代传统的阴极射线管显示器而成为显示器的主流。

触控面板提供了一种新的人机互动的界面，其在使用上更直觉、更符合人性。而将触控面板与平面显示器整合在一起以组合成为显示触控面板，使平面显示器具有触控功能，是平面显示器发展的一种应用趋势。

为使显示器产品更加薄型化以及其成本更加具竞争力，显示器会趋向于采用阵列上栅极(Gate-On-Array，GOA)型栅极驱动电路来产生栅极驱动信号，而GOA型栅极驱动电路通常包括串接的多个移位寄存器以依序输出多个栅极驱动信号，同时每一移位寄存器的输出还可作为下一级移位寄存器的启始脉冲信号(Start Pulse Signal)。

然而，对于现有技术中整合有电容式触控面板的显示器，由于电容式触控面板通常接受连续的时钟脉冲信号，再利用多路复用器将此时钟脉冲信号分配至各个感测控制线上作为驱动信号(driving signal)来驱动与各个感测控制线电性耦接的感测单元以决定这些感测单元是否进行触碰感测操作，从而致使多路复用器的输出通道(channel)数必需随触控面板的解析度提高而增加；因此，当触控面板的解析度提高时，多路复用器的成本将大幅度提高。

发明内容

本发明的目的之一是提供一种移位寄存器，当其应用于触控装置时可降低触控装置的成本。

本发明的再一目的是提供一种触控装置，以降低成本。

本发明实施例提出的一种移位寄存器，包括：上拉模块、输出模块以及稳定模块。其中，上拉模块接收输入信号并将输入信号提供至上拉模块的输出端。输出模块具备第一输出端与第二输出端，输出模块接收相异的第一时钟脉冲信号与第二时钟脉冲信号，且输出模块电性耦接至上拉模块的输出端，以根据上拉模块的输出端上的电位决定是否将第一时钟脉冲信号与第二时钟脉冲信号分别提供至第一输出端与第二输出端。稳定模块电性耦接至上拉模块的输出端、第一输出端与第二输出端，以在预定时段中将上拉模块的输出端、第一输出端与第二输出端稳定至特定电位。

在本发明的实施例中，在第一时钟脉冲信号的致能周期内，第二时钟脉冲信号具有多个脉冲。

在本发明的实施例中，上述的上拉模块可包括晶体管，且晶体管具有栅极、第一源/漏极与第二源/漏极；晶体管的栅极与第一源/漏极同时接收上述的输入信号，晶体管的第二源/漏极为上拉模块的输出端。

在本发明的实施例中，上述的输出模块可包括第一晶体管与第二晶体管；其中，第一晶体管具有栅极、第一源/漏极与第二源/漏极，第一晶体管的栅极电性耦接至上拉模块的输出端，第一晶体管的第一源/漏极接收第一时钟脉冲信号，第一晶体管的第二源/漏极作为第一输出端；第二晶体管具有栅极、第一源/漏极与第二源/漏极，第二晶体管的栅极电性耦接至上拉模块的输出端，第二晶体管的第一源/漏极接收第二时钟脉冲信号，第二晶体管的第二源/漏极作为第二输出端。

在本发明的实施例中，上述的稳定模块可包括第一晶体管、第二晶体管与第三晶体管；其中，第一晶体管具有栅极、第一源/漏极与第二源/漏极，第一晶体管的栅极接收稳定控制信号以在预定时段中开启第一晶体管，第一晶体管的第一源/漏极电性耦接至上拉模块的输出端，第一晶体管的第二源/漏极电性耦接至上述的特定电位；第二晶体管具有栅极、第一源/漏极与第二源/漏极，第二晶体管的栅极接收稳定控制信号以在预定时段中开启第二晶体管，第二晶体管的第一源/漏极电性耦接至第一输出端，第二晶体管的第二源/漏极电性耦接至特定电位；第三晶体管具有栅极、第一源/漏极与第二源/漏极，第三晶体管的栅极接收稳定控制信号以在预定时段中开启第三晶体管，第三晶体管的第一源/漏极电性耦接至第二输出端，第三晶体管的第二源/漏极电性耦接至特定电位。

本发明实施例提出的一种触控装置，包括多个栅极线、多个像素、多个感测控制线及多个感测单元；每一像素电性耦接至栅极线之一以根据所电性耦接的栅极线的电位而决定是否接收数据，每一感测单元电性耦接至感测控制线之一以根据所电性耦接的感测控制线的电位而决定是否进行触碰感测操作。再者，触控装置更包括移位寄存器串，其中移位寄存器串包括串接的多个移位寄存器，每一移位寄存器具有第一输出端与第二输出端，第一输出端提供第一时钟脉冲信号至栅极线之一以控制此栅极线的电位，第二输出端提供第二时钟脉冲信号至感测控制线之一以控制此感测控制线的电位，且第一时钟脉冲信号与第二时钟脉冲信号不同(例如，在第一时钟脉冲信号的致能周期，第二时钟脉冲信号具有多个脉冲)。

本发明实施例通过对移位寄存器进行特定的电路设计(例如，采用二个晶体管来同时输出栅极驱动信号与触控驱动信号)并搭配复合式控制时序(例如，采用多个不同频率的时钟脉冲信号)，能大幅减少因触控面板解析度提高而产生的成本支出。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1绘示出本发明实施例的触控装置的结构示意图；

图2绘示出图1所示触控装置中的移位寄存器的内部电路结构示意图；

图3绘示出相关于图1所示触控装置的多个信号的时序图。

其中，附图标记

10：触控装置               11：显示部

110：栅极线                112：数据线

114：像素                  13：触控部

130：感测控制线            132：读取线

134：感测单元                          15：移位寄存器串

SR(n)、SR(n+1)、SR(n+2)：移位寄存器    151：上拉模块

153：输出模块                          155：稳定模块

ST：启始脉冲信号                       Vss：接地电位

STN(n-1)、STN(n)、STN(n+1)、STN(n+2)、STN(n+3)：栅极驱动信号

N(n)、N(n+1)、N(n+2)：触控驱动信号

CK1、CK2、XCK1、XCK2：时钟脉冲信号     T1～T6：晶体管

Q(n)：致能信号                         DT1、DT2：致能周期

具体实施方式

请参阅图1，其绘示出本发明实施例的触控装置的结构示意图。如图1所示，触控装置10在此兼具显示及触控功能，其包括显示部11、触控部13与移位寄存器串15。其中，显示部11包括多个栅极线110、多个数据线112以及多个像素114；栅极线110与数据线112分别沿两个相异的方向延伸，且每一像素114电性耦接至栅极线110之一与数据线112之一，以根据所电性耦接的栅极线111上的电位而决定是否从数据线112接收显示数据。触控部13包括多个感测控制线130、多个读取线132以及多个感测单元134；感测控制线130与读取线132沿两个相异的方向延伸，且每一感测单元134电性耦接至感测控制线130之一与读取线132之一，以根据所电性耦接的感测控制线130上的电位而进行触碰感测操作。当某一感测单元134进行触碰感测操作时，可从此感测单元134所电性耦接的读取线132上将触碰结果读取出来。在此需要说明的是，图1中示出的栅极线110、数据线112、像素114、感测控制线130、读取线132以及感测单元134的数量仅为举例说明，并非用来限制本发明。

承上述，移位寄存器串15接收外部电路例如时序控制器(Timing Controller)提供的时钟脉冲信号CK1、XCK1、CK2、XCK2以及启始脉冲信号ST，且包括串接的多个移位寄存器例如SR(n)、SR(n+1)及SR(n+2)。每一移位寄存器SR(n)、SR(n+1)及SR(n+2)依据二时钟脉冲信号(例如CK1与CK2，或者XCK1与XCK2)而在其二输出端分别输出栅极驱动信号STN(n)、STN(n+1)及STN(n+2)中的一相应者与触控驱动信号N(n)、N(n+1)及N(n+2)中的一相应者；在此，各个移位寄存器SR(n)、SR(n+1)及SR(n+2)的输出栅极驱动信号STN(n)、STN(n+1)及STN(n+2)的输出端电性耦接至显示部11的栅极线110，且其输出触控驱动信号N(n)、N(n+1)及N(n+2)的输出端则电性耦接至触控部13的感测控制线130。

更具体地，移位寄存器SR(n)接收时钟脉冲信号CK1及CK2与接地电位Vss，并接受栅极驱动信号STN(n-1)与STN(n+1)的控制，以依据时钟脉冲信号CK1及CK2分别输出栅极驱动信号STN(n)及触控驱动信号N(n)至显示部11的栅极线110与触控部13的感测控制线130。类似地，移位寄存器SR(n+1)接收时钟脉冲信号XCK1及XCK2与接地电位Vss，并接受栅极驱动信号STN(n)与STN(n+2)的控制，以依据时钟脉冲信号XCK1及XCK2分别输出栅极驱动信号STN(n+1)及触控驱动信号N(n+1)至显示部11的栅极线110与触控部13的感测控制线130；移位寄存器SR(n+2)接收时钟脉冲信号CK1及CK2与接地电位Vss，并接受栅极驱动信号STN(n+1)与STN(n+3)的控制，以依据时钟脉冲信号CK1及CK2分别输出栅极驱动信号STN(n+2)及触控驱动信号N(n+2)至显示部11的栅极线110与触控部13的感测控制线130。

请参阅图2，其绘示出相关于图1所示触控装置10的时钟脉冲信号CK1、XCK1、CK2及XCK2，栅极驱动信号STN(n)、STN(n+1)及STN(n+2)与触控驱动信号N(n)、N(n+1)及N(n+2)的时序图。从图2中可以得知，时钟脉冲信号CK2相较于CK1具有较高的频率，在时钟脉冲信号CK1的致能周期DT1内，时钟脉冲信号CK2具有多个脉冲；而在时钟脉冲信号CK1的禁能周期(图3中未标示)内，时钟脉冲信号CK2无脉冲。类似地，时钟脉冲信号XCK2相较于XCK1具有较高的频率，在时钟脉冲信号XCK1的致能周期DT2内，时钟脉冲信号XCK2具有多个脉冲；而在时钟脉冲信号XCK1的禁能周期内，时钟脉冲信号XCK2无脉冲。再者，栅极驱动信号STN(n)、STN(n+1)及STN(n+2)依序输出，且触控驱动信号N(n)、N(n+1)及N(n+2)也依序输出；并且同一移位寄存器例如SR(n)输出的栅极驱动信号例如STN(n)与触控驱动信号例如N(n)同步输出。

下面将详细描述图1所示触控装置10中的各个移位寄存器SR(n)、SR(n+1)及SR(n+2)的内部电路结构，以借此说明各个移位寄存器SR(n)、SR(n+1)及SR(n+2)依据二不同频率的时钟脉冲信号来同时产生栅极驱动信号与触控驱动信号的工作原理。本发明实施例中，由于各个SR(n)、SR(n+1)及SR(n+2)可具有相同的内部电路结构，因此以下仅以移位寄存器SR(n)作为代表进行举例说明。如图3所示，移位寄存器SR(n)包括上拉模块151、输出模块153与稳定模块155。

其中，上拉模块151包括晶体管T1，晶体管T1具有栅极、漏/源极以及源/漏极，晶体管T1的栅极与漏/源极同时接收上一级移位寄存器输出的栅极驱动信号STN(n-1)作为输入信号，晶体管T1的源/漏极作为上拉模块151的输出端以输出致能信号Q(n)。

输出模块153包括晶体管T2及T3，晶体管T2及T3皆具有栅极、漏/源极以及源/漏极，晶体管T2及T3的栅极皆电性耦接至上拉模块151的输出端以根据致能信号Q(n)的电位决定是否开启晶体管T2及T3，晶体管T2的漏/源极接收时钟脉冲信号CK1，晶体管T2的源/漏极作为栅极驱动信号STN(n)的输出端，晶体管T3的漏/源极接收时钟脉冲信号CK2，晶体管T3的源/漏极作为触控驱动信号N(n)的输出端。本实施例中，当致能信号Q(n)为高电位期间，晶体管T2及T3皆开启，时钟脉冲信号CK1及CK2分别通过开启的晶体管T2及T3传递至输出模块153的二输出端；而当致能信号Q(n)跳变为低电位后，晶体管T2及T3皆截止，时钟脉冲信号CK1及CK2则停止传递至输出模块153的二输出端。

承上述，稳定模块155包括晶体管T4、T5及T6；其中，晶体管T4、T5及T6皆具有栅极、漏/源极以及源/漏极，晶体管T4、T5及T6的栅极皆接收下一级移位寄存器输出的栅极驱动信号STN(n+1)作为稳定控制信号，晶体管T4的漏/源极电性耦接至上拉模块的输出端，晶体管T5及T6的漏/源极分别电性耦接至输出模块153的二输出端，晶体管T4、T5及T6的源/漏极皆电性耦接至特定电位例如接地电位Vss。本实施例中，当稳定控制信号STN(n+1)为高电位期间，晶体管T2及T3截止，晶体管T4、T5及T6皆开启，从而将上拉模块151的输出端以及输出模块153的二输出端上的电位拉至接地电位Vss。

在此需要说明的是，移位寄存器SR(n)并不限于采用STN(n-1)作为上述的输入信号，也不限于采用STN(n+1)作为上述的稳定控制信号，具体采用何种信号作为上述的输入信号及稳定控制信号可由设计人员弹性设定；此外，移位寄存器SR(n)中的上拉模块151、输出模块153及稳定模块155并不限于图3所示的电路结构，只要能实现依据多个时钟脉冲信号同时输出具有不同频率的栅极驱动信号与触控驱动信号均可。

综上所述，本发明实施例通过对移位寄存器进行特定的电路设计(例如采用二晶体管来同时输出栅极驱动信号与触控驱动信号)并搭配复合式控制时序(例如采用多个不同频率的时钟脉冲信号)，能大幅减少因触控面板解析度提高而产生的成本支出。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (5)

1.一种触控装置，包括多个栅极线、多个像素、多个感测控制线及多个感测单元，每一这些像素分别电性耦接至这些栅极线之一以根据所电性耦接的该栅极线的电位而决定是否接收数据，每一这些感测单元电性耦接至这些感测控制线之一以根据所电性耦接的该感测控制线的电位而进行触碰感测操作，其特征在于：

该触控装置更包括一移位寄存器串，该移位寄存器串包括串接的多个移位寄存器，每一这些移位寄存器具有一第一输出端与一第二输出端，该第一输出端提供一第一时钟脉冲信号至这些栅极线之一以控制该栅极线的电位，该第二输出端提供一第二时钟脉冲信号至这些感测控制线之一以控制该感测控制线的电位，且该第一时钟脉冲信号与该第二时钟脉冲信号不同；

其中每一这些移位寄存器包括：一上拉模块，接收一输入信号，并将该输入信号提供至该上拉模块的输出端；一输出模块，具备该第一输出端与该第二输出端，该输出模块接收该第一时钟脉冲信号与该第二时钟脉冲信号，且该输出模块电性耦接至该上拉模块的输出端，以根据该上拉模块的输出端上的电位决定是否将该第一时钟脉冲信号与该第二时钟脉冲信号分别提供至该第一输出端与该第二输出端；以及一稳定模块，电性耦接至该上拉模块的输出端、该第一输出端与该第二输出端以在一预定时段中将该上拉模块的输出端、该第一输出端与该第二输出端稳定至一特定电位。

2.根据权利要求1所述的触控装置，其特征在于，在该第一时钟脉冲信号的一致能周期内，该第二时钟脉冲信号具有多个脉冲。

3.根据权利要求1所述的触控装置，其特征在于，该上拉模块包括一晶体管，该晶体管具有栅极、第一源/漏极与第二源/漏极，该晶体管的栅极与第一源/漏极同时接收该输入信号，该晶体管的第二源/漏极为该上拉模块的输出端。

4.根据权利要求1所述的触控装置，其特征在于，该输出模块包括：

一第一晶体管，具有栅极、第一源/漏极与第二源/漏极，该第一晶体管的栅极电性耦接至该上拉模块的输出端，该第一晶体管的第一源/漏极接收该第一时钟脉冲信号，该第一晶体管的第二源/漏极作为该第一输出端；以及

一第二晶体管，具有栅极、第一源/漏极与第二源/漏极，该第二晶体管的栅极电性耦接至该上拉模块的输出端，该第二晶体管的第一源/漏极接收该第二时钟脉冲信号，该第一晶体管的第二源/漏极作为该第二输出端。

5.根据权利要求1所述的触控装置，其特征在于，该稳定模块包括：

一第一晶体管，具有栅极、第一源/漏极与第二源/漏极，该第一晶体管的栅极接收一稳定控制信号以在该预定时段中开启该第一晶体管，该第一晶体管的第一源/漏极电性耦接至该上拉模块的输出端，该第一晶体管的第二源/漏极电性耦接至该特定电位；

一第二晶体管，具有栅极、第一源/漏极与第二源/漏极，该第二晶体管的栅极接收该稳定控制信号以在该预定时段中开启该第二晶体管，该第二晶体管的第一源/漏极电性耦接至该第一输出端，该第二晶体管的第二源/漏极电性耦接至该特定电位；以及

一第三晶体管，具有栅极、第一源/漏极与第二源/漏极，该第三晶体管的栅极接收该稳定控制信号以在该预定时段中开启该第三晶体管，该第三晶体管的第一源/漏极电性耦接至该第二输出端，该第三晶体管的第二源/漏极电性耦接至该特定电位。

Images