CN101993031B - 接触垫的保护结构与半导体结构 - Google Patents

接触垫的保护结构与半导体结构 Download PDF

Info

Publication number
CN101993031B
CN101993031B CN200910165776.8A CN200910165776A CN101993031B CN 101993031 B CN101993031 B CN 101993031B CN 200910165776 A CN200910165776 A CN 200910165776A CN 101993031 B CN101993031 B CN 101993031B
Authority
CN
China
Prior art keywords
contact pad
insulating barrier
protection structure
region
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910165776.8A
Other languages
English (en)
Other versions
CN101993031A (zh
Inventor
蓝邦强
王铭义
吴惠敏
陈敏
黄建欣
苏宗一
苏昭安
谭宗涵
陈立哲
林梦嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN200910165776.8A priority Critical patent/CN101993031B/zh
Publication of CN101993031A publication Critical patent/CN101993031A/zh
Application granted granted Critical
Publication of CN101993031B publication Critical patent/CN101993031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Abstract

本发明提出一种接触垫的保护装置。接触垫设置于半导体基底上的介电层中，接触垫包含连接区域与环绕于连接区域的周边区域。此保护结构包含至少一挡墙、绝缘层以及掩模层。挡墙设置于周边区域上的介电层中，并包围连接区域。绝缘层设置于介电层上。掩模层则设置于介电层上并覆盖绝缘层，并具有开口以暴露接触垫的连接区域。

Description

接触垫的保护结构与半导体结构
技术领域
本发明披露了一种保护装置，特别是一种应用在微机电***以及接触垫上的保护装置。
背景技术
随着科技的发展以及半导体技术的发展，电子元件已成功地应用于各种生活层面。微机电***（Micro-electro-mechanical system,MEMS）技术，是利用已知的半导体的工艺来制造微小的机械元件，通过半导体技术例如电镀、蚀刻等方式，可完成具有微米尺寸的机械元件。常见的应用有在喷墨印表机内使用的电压控制元件，在汽车中作为侦测汽车倾斜的陀螺仪，或者是麦克风中用来感测声音的震膜等。微机电***技术由于可将机械结构和电子线路整合，因此可批量制造(batch fabrication)，而具有低成本、高品质且高集成度等优点。
目前，微机电***是以***芯片(system on chip,SOC)的概念整合在单一芯片上，特别是以标准互补式金属氧化物半导体(CMOS)工艺所制备的芯片，例如在同一片管芯(die)上同时形成微机电***区域以及CMOS区域。而在整合现有的CMOS与微机电***的工艺上，可能会产生许多问题，例如进行工艺以形成CMOS区域元件或者形成微机电***时，各区域之间如何避免工艺上的相互影响以及后续产品使用上彼此的干扰，是目前必须研究与解决的问题。
发明内容
本发明于是提出一种保护结构，特别是一种应用在微机电区域与非微机电区域的交界，或应用于非微机电区域中接触垫的保护装置，以确保半导体工艺中，微机电区域以及非微机电区域不会彼此干扰。
一方面，本发明提供一种接触垫的保护装置。接触垫设置于半导体基底上的介电层中，接触垫包含连接区域与环绕于连接区域的周边区域。此保护结构包含至少一挡墙、绝缘层以及掩模层。挡墙设置于周边区域上的介电层中，并包围连接区域。绝缘层设置于介电层上。掩模层则设置于介电层上并覆盖绝缘层，并具有开口以暴露接触垫的连接区域。
另一方面，本发明另提供一种半导体结构，其包含了半导体基底、介电层、保护结构以及掩模层。半导体基底包含微机电区域以及非微机电区域，介电层则设置半导体基底上。保护结构设于微机电区域区与非微机电区域之间，其包含有设置于介电层的顶金属层、至少一设置于顶金属层上的介电层中的第一挡墙，以及设置于介电层上的绝缘层。掩模层则设置于介电层上并覆盖绝缘层。
本发明提出的保护结构，适用在接触垫或者微机电***与非微机电***的交界，其封闭的保护结构可有效避免蚀刻气体例如氢氟酸的侵蚀，可保护非微机电区域内的元件不会被破坏，并提高产品良率以及信赖度。
附图说明
图1为本发明中微机电区域与非微机电区域的平面示意图。
图2为本发明中接触垫保护结构的剖面示意图。
图3为本发明挡墙的平面布局示意图。
图4至图6为本发明中接触垫保护结构的实施例示意图。
图7为本发明中微机电区域与非微机电区域之间的保护结构的剖面示意图。
图8为本发明保护结构的另一实施例示意图。
附图标记说明
50：管芯                     118：绝缘层
100：微机电区域              120：掩模层
101：保护结构区域            122：蚀刻剂
102：非微机电区域            123：开口
104：接触垫                  124：底层
106：半导体基底              126：粘着层
108：连接区域                128：金属层
110：周边区域                130：顶金属层
112：介电层          132：第二挡墙
116：挡墙            134：第一挡墙
具体实施方式
请参考图1，图1为本发明的优选实施例的微机电区域与非微机电区域的平面示意图，此处以管芯(die)为例来说明，本发明应用在微机电***以及接触垫的保护装置，实际工艺仍是实施于包含有多个管芯的晶片。如图1所示，在管芯50上具有微机电区域100以及非微机电区域102。微机电区域100内设置有各种微机电元件（未显示），例如振膜、马达等，而非微机电区域102则可为逻辑区域、存储区域或周边电路区域等，其内设置有各种半导体元件（未显示），例如各种有源元件或无源元件。非微机电区域102的表面具有多个接触垫104，使外界的信号得以通过相对应的接触垫104来驱动非微机电区域102内的元件，并执行各信号的输入/输出。
通常在制备微机电元件时，会在完成所有的微机电元件、半导体元件以及金属内连线等各式半导体工艺后，将此***芯片经过至少一次的蚀刻工艺，以蚀刻气体（例如氢氟酸(HF)）或蚀刻溶液等蚀刻剂，去除微机电区域100内的金属层间介电层(IMD)，以在微机电区域100中形成各种可动式或具有空间微结构的机械元件。而为了确保蚀刻进行时，蚀刻剂不会经由各接触垫104的边缘或者经由微机电区域100与非微机电区域102的交界处渗入非微机电区域102，而破坏非微机电区域102内的元件，本发明提出一种保护装置，其可应用在微机电区域100与非微机电区域102的交界，或应用于非微机电区域102中接触垫104。
首先，以非微机电区域102中各接触垫104的保护装置为例做说明，请参考图2，图2为本发明的优选实施例的接触垫保护结构的剖面示意图，其沿着图1中AA’切线所绘制。如图2所示，管芯50的半导体基底106上设置有介电层112以及接触垫104。介电层112的材料可以为氧化硅(SiO2)、四乙氧基硅烷(TEOS)、等离子体增强式四乙氧基硅烷(PETEOS)或各种层间介电层材料。而设置于介电层112中的接触垫104则可包含各种导电材料，例如金属钨、铝或铜等。此外，接触垫104包含连接区域108以及周边区域110，连接区域108定义为接触垫104所被暴露的区域，故位于此处的接触垫104会暴露出来，以利后续各式封装工艺接线、焊点的所需，而周边区域110则包围连接区域108，请一并参考图1的例示。
如前所述，为了确保蚀刻时，蚀刻剂122不会侵蚀周边区域110的介电层112，进而渗入并破坏非微机电区域102内部的元件，本优选实施例在各接触垫104上均设计有保护结构。此保护结构包含至少一挡墙116、绝缘层118以及掩模层120。如图2所示，在完成接触垫104的工艺之后，例如可利用通路插塞(via plug)等工艺来制作所需的挡墙116，使挡墙116设置于周边区域110上的介电层112中，并包围连接区域108；绝缘层118则设置于介电层112以及挡墙116上。
挡墙116为连续的环状结构，其材料可包含金属钨、金属铝、非晶硅(amorphous silicon)或氮化硅(silicon nitride)或其他可抗氢氟酸(HF)等的蚀刻剂122蚀刻的材料。挡墙116就图1的平面布局结构而言，包围了连接区域108，并暴露了接触垫104的连接区域108；而就图2例示的垂直结构而言，挡墙116向上实质接触绝缘层118，向下则实质接触接触垫104，如此一来，即可形成完整而封闭的保护结构，由此有效防止蚀刻剂122自接触垫104周边渗入非微机电区域102中。本实施例的保护结构其可以具有单一挡墙116，或者视情况而具有多个挡墙116，彼此平行设置于绝缘层118与接触垫104之间并共同围绕连接区域108。挡墙116的平面布局可以是各种多边形、圆形等封闭结构，请参考图3，图3为本发明挡墙的平面布局的实施例示意图。如图3所示，挡墙116为多边形，优选者，此多边形具有约为130度的内角α。
绝缘层118的材料包含非晶硅或氮化硅，视产品需求，绝缘层118和挡墙116的材料可以相同，例如同样为非晶硅，但也可以不同，例如绝缘层118为非晶硅，而挡墙116为金属钨。绝缘层118覆盖于挡墙116上并接触挡墙116，其可以具有图案化的形状，例如为与挡墙116布局图案相对应的环状结构，而和挡墙116共同围绕连接区域108。在本发明另一实施例中，绝缘层118亦可以为全面覆盖非微机电区域102的层状结构，如图4所示，其与掩模层120具有相同布局图案并可以同一图案化工艺蚀刻而得，故绝缘层118不仅覆盖于周边区域110，还可覆盖周边区域110以外的其他区域，但以暴露出连接区域108为原则。
请再参考图2、图4，掩模层120具有开口123以暴露接触垫104的连接区域108，其为全面覆盖非微机电区域102的层状结构，其覆盖于介电层112以及绝缘层118上，并对蚀刻剂122具有高抗蚀能力，以确保整个非微机电区域102的表面不会被蚀刻剂122所侵蚀。例如蚀刻剂122为氢氟酸(HF)时，掩模层120的材料可包含铝等的金属。由于在掩模层120下方具有绝缘层118，因此可避免掩模层120直接与接触垫104电性连接而产生短路现象。
请参考图5图，图5为本发明接触垫保护结构的另一优选实施例示意图。如图5所示，为了增强绝缘效果，绝缘层118下方还可增设底层124，其位于绝缘层118的底端，同时接触介电层112以及挡墙116，如图5所示；或者，底层124位于绝缘层118的顶端，并接触掩模层120。底层124的材料包含氮化硅(SiN)、氮氧硅化物(silicon oxynitride)、氮氧化硅铪(HfSiON)、二氧化锆(ZrO2)或是二氧化铪(HfO2)或其他高介电系数(high-k dielectric)材料。亦或是绝缘层118为非晶硅时，可在其形成时逐渐加入氧等反应气体，以形成渐变层的绝缘层118，其底部抗蚀刻能力较强，而顶部绝缘效果优选。
请参考图6，图6为本发明接触垫保护结构的又一优选实施例示意图。如图6所示，本发明的接触垫保护结构，还可选择性包含粘着层126，设置于绝缘层118和介电层112之间，或设置于绝缘层118与掩模层120之间，或者绝缘层118、介电层112与掩模层120之间都设置。粘着层126的材料可包含金属钛或氮化钛(Ti/TiN)。值得注意的是，由于粘着层126的材料可导电，因此若设置于绝缘层118与挡墙116之间时，需避免粘着层126同时接触到掩模层120以及挡墙116而产生短路的现象。
如前所述，本发明除了可应用在各接触垫上形成保护结构外，还可以在微机电区域以及非微机电区域之间形成保护结构。请参考图7，图7为本发明中微机电区域与非微机电区域之间的保护结构的剖面示意图，其沿着图1的切线BB’所绘制。如图7所示，半导体基底106上具有微机电区域100以及非微机电区域102，保护结构区域101设置于微机电区域100以及非微机电区域102之间。介电层112设置在半导体基底106上，特别来说，介电层112会设置在保护结构区域101以及非微机电区域102中，而微机电区域100中的介电层112会被蚀刻剂122移除，以形成各种可动式或具有空间微结构的机械元件(未显示)。
为了避免蚀刻剂122渗入非微机电区域102中，本发明在保护结构区域101则设置有保护结构。此保护结构包含绝缘层118、至少一第一挡墙134、顶金属层130、多层金属层128以及多个第二挡墙132。多层金属层128与多个第二挡墙132设置于介电层112中，各金属层128与各第二挡墙132上下相连，其顶端接触顶金属层130，而底端则接触半导体基底106。在多层金属层128与多个第二挡墙132上则相对设置有顶金属层130。多层金属层130、多个第二挡墙132以及顶金属层130的材料包含金属铝、金属钨、金属铜或各种可抗氢氟酸蚀刻的金属，并伴随金属内连线工艺形成于保护结构区域101中。顶金属层130上方则设置有第一挡墙134以及绝缘层118。第一挡墙134的材料包含金属钨、金属铝、非晶硅或氮化硅或其他可抗蚀刻剂122蚀刻的材料。本发明的保护结构其可以具有单一层的第一挡墙134，或者视情况而具有多个第一挡墙134，彼此之间平行设置。绝缘层118的材料包含非晶硅或氮化硅，视各种工艺或产品上的需求，绝缘层118和第一挡墙134的材料可同样为非晶硅，但也可以不同，例如绝缘层118为非晶硅，而第一挡墙134为金属钨。另外，掩模层120为全面覆盖于非微机电区域102以及保护结构区域101的层状结构，其覆盖于介电层112以及绝缘层118之上，以确保整个非微机电区域102的表面不会被蚀刻剂122所蚀刻。
同样的，本发明的保护结构还可以包含粘着层126；或者，还可包含底层124，其实施态样如前文所述，在此不多做重复描述。
如图7所示，本发明的保护结构位于微机电区域100与非微机电区域102之间，其多层金属层128、多个第二挡墙132、顶金属层130、第一挡墙134以及绝缘层118由上自下形成了完整的抗蚀刻结构，因此可以有效防止蚀刻气体122自微机电区域100渗入非微机电区域102。另外，本发明的保护结构位于微机电区域100与非微机电区域102之间，其实施方式可以如图1的保护结构区域101为直线结构，其横跨于微机电区域100与非微机电区域102之间。或者如图8所示，围绕整个微机电区域100，而形成封闭的保护结构，或反之，围绕在整个非微机电区域102。在此实施例中，第一挡墙134可以为形成封闭多边形，优选者，此多边形具有约为130度的内角α，如图4所示。
综上所述，本发明提出了一种保护结构，适用在一般半导体的接触垫或者微机电***，其封闭的保护结构可有效避免蚀刻剂例如氢氟酸的侵蚀，可保护非微机电区域内的元件不会被破坏，可提高产品良率以及信赖度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种接触垫的保护结构，其特征在于：
该接触垫设置于半导体基底上的介电层中且该接触垫包含连接区域与环绕于该连接区域的周边区域，该保护结构包含：
至少一挡墙，设置于该周边区域上的该介电层中，其中该挡墙包围该连接区域；
绝缘层，设置于该介电层上，且该挡墙上下接触该绝缘层以及该接触垫；以及
掩模层，设置于该介电层上并覆盖该绝缘层，且该掩模层具有开口以暴露该接触垫的该连接区域。
2.如权利要求1的接触垫的保护结构，其中该挡墙包含钨、铝、非晶硅或氮化硅。
3.如权利要求1的接触垫的保护结构，其中该绝缘层包含非晶硅或氮化硅。
4.如权利要求1的接触垫的保护结构，另包含底层，设于该绝缘层底部。
5.如权利要求4的接触垫的保护结构，其中该底层包含氮化硅、碳化硅、四乙氧基硅烷、非掺杂硅玻璃、磷硅玻璃或硼磷硅玻璃。
6.如权利要求1的接触垫的保护结构，其中该掩模层包含金属。
7.如权利要求1的接触垫的保护结构，还包含粘着层，设置于该绝缘层与该掩模层之间。
8.如权利要求7的接触垫的保护结构，其中该粘着层包含金属钛或氮化钛。
9.如权利要求1的接触垫的保护结构，还包含粘着层，设置于该绝缘层与该介电层之间。
10.如权利要求9的接触垫的保护结构，其中该粘着层包含金属钛或氮化钛。
11.一种半导体结构，其特征在于：
包含：
半导体基底，包含微机电区域以及非微机电区域；
介电层，设置该半导体基底上；
保护结构，设于该微机电区域与该非微机电区域之间，且该保护结构包含：
顶金属层，设置于该介电层中；
至少一第一挡墙，设置于该顶金属层上的该介电层中；以及
绝缘层，设置于该介电层上，且该第一挡墙上下接触该绝缘层以及该顶金属层；以及
掩模层，设置于该介电层上并覆盖该绝缘层。
12.如权利要求11的半导体结构，其中该保护结构还包含多层金属层以及多个第二挡墙，上下相连，设置于该顶金属层与该半导体基底之间。
13.如权利要求11项半导体结构，其中该第一挡墙包含钨、铝、非晶硅或氮化硅。
14.如权利要求11的半导体结构，其中该绝缘层包含非晶硅或氮化硅。
15.如权利要求11的半导体结构，另包含底层，设于该绝缘层底部。
16.如权利要求11的半导体结构，其中该掩模层包含金属。
17.如权利要求11的半导体结构，还包含粘着层，设置于该绝缘层与该掩模层之间。
18.如权利要求17的半导体结构，其中该粘着层包含金属钛或氮化钛。
19.如权利要求11的半导体结构，还包含粘着层，设置于该绝缘层与该介电层之间。
20.如权利要求19的半导体结构，其中该粘着层包含金属钛或氮化钛。
CN200910165776.8A 2009-08-13 2009-08-13 接触垫的保护结构与半导体结构 Active CN101993031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910165776.8A CN101993031B (zh) 2009-08-13 2009-08-13 接触垫的保护结构与半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910165776.8A CN101993031B (zh) 2009-08-13 2009-08-13 接触垫的保护结构与半导体结构

Publications (2)

Publication Number Publication Date
CN101993031A CN101993031A (zh) 2011-03-30
CN101993031B true CN101993031B (zh) 2014-04-09

Family

ID=43783875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910165776.8A Active CN101993031B (zh) 2009-08-13 2009-08-13 接触垫的保护结构与半导体结构

Country Status (1)

Country Link
CN (1) CN101993031B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105987687B (zh) * 2015-02-15 2019-06-28 水木智芯科技（北京）有限公司 新的氮化硅阻隔三轴陀螺仪工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1405821A2 (en) * 2002-10-04 2004-04-07 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
CN1494106A (zh) * 2002-08-09 2004-05-05 Pts公司 用于保护布线和集成电路器件的方法和装置
CN1893070A (zh) * 2005-07-01 2007-01-10 株式会社东芝 有利于提高抗水性和抗氧化性的半导体器件
CN1941366A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 密封环拐角设计
CN101132004A (zh) * 2006-08-22 2008-02-27 恩益禧电子股份有限公司 半导体器件及其制造方法
US20080105951A1 (en) * 2006-11-08 2008-05-08 Seiko Epson Corporation Electronic Device and Method for Manufacturing Thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494106A (zh) * 2002-08-09 2004-05-05 Pts公司 用于保护布线和集成电路器件的方法和装置
EP1405821A2 (en) * 2002-10-04 2004-04-07 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
CN1893070A (zh) * 2005-07-01 2007-01-10 株式会社东芝 有利于提高抗水性和抗氧化性的半导体器件
CN1941366A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 密封环拐角设计
CN101132004A (zh) * 2006-08-22 2008-02-27 恩益禧电子股份有限公司 半导体器件及其制造方法
US20080105951A1 (en) * 2006-11-08 2008-05-08 Seiko Epson Corporation Electronic Device and Method for Manufacturing Thereof

Also Published As

Publication number Publication date
CN101993031A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
TWI536531B (zh) 基板、紅外線感測器、及貫通電極形成方法
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
TWI629460B (zh) MEMS pressure sensor and method of forming same
TWI523171B (zh) 晶片封裝體及其製造方法
US8513041B2 (en) MEMS integrated chip and method for making same
KR101773029B1 (ko) 지문감지장치용 연결패드
JP4766143B2 (ja) 半導体装置およびその製造方法
CN104201115A (zh) 晶圆级指纹识别芯片封装结构及封装方法
JP4688600B2 (ja) 半導体センサの製造方法
CN102379038B (zh) 电子器件安装构造及电子器件安装方法
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
US8502382B2 (en) MEMS and protection structure thereof
CN103779351B (zh) 三维封装结构及其制造方法
JP5721742B2 (ja) ウェハ構造の電気的結合
JP5417851B2 (ja) Ｍｅｍｓデバイス及びその製造方法
TW200848738A (en) Acceleration sensor and fabrication method thereof
EP2565635B1 (en) Sensor chip and method for manufacturing a sensor chip
CN103098197A (zh) 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件
EP2697155B1 (en) Mems package or sensor package with intra-cap electrical via and method thereof
CN101993031B (zh) 接触垫的保护结构与半导体结构
EP3460835B1 (en) Method for manufacturing a semiconductor device and semiconductor device
CN106664794A (zh) 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
TWI449135B (zh) 微機電系統與其保護裝置
JP2015182187A (ja) Ｍｅｍｓデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant