CN101989739B - 保护电路 - Google Patents

保护电路 Download PDF

Info

Publication number
CN101989739B
CN101989739B CN2009101624800A CN200910162480A CN101989739B CN 101989739 B CN101989739 B CN 101989739B CN 2009101624800 A CN2009101624800 A CN 2009101624800A CN 200910162480 A CN200910162480 A CN 200910162480A CN 101989739 B CN101989739 B CN 101989739B
Authority
CN
China
Prior art keywords
chipset
input signal
protective
protective device
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101624800A
Other languages
English (en)
Other versions
CN101989739A (zh
Inventor
吴惠谋
岑国纶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to CN2009101624800A priority Critical patent/CN101989739B/zh
Priority to EP09010862.2A priority patent/EP2293403B1/en
Priority to US12/555,020 priority patent/US8259425B2/en
Publication of CN101989739A publication Critical patent/CN101989739A/zh
Application granted granted Critical
Publication of CN101989739B publication Critical patent/CN101989739B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H03K19/0075—Fail-safe circuits by using two redundant chains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/05—Details with means for increasing reliability, e.g. redundancy arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种保护电路，耦接在芯片组与输出入端口之间，此保护电路包括至少二个保护装置以及一控制装置。该些保护装置彼此并联，且耦接在输出入埠与芯片组之间。该些保护装置接收来自输出入端口的输入信号。当输出入埠具有突波电流时，该些保护装置对该突波电流执行放电操作。控制装置选择该些保护装置的一者以传送输入信号至芯片组。

Description

保护电路
技术领域
本发明是有关一种保护电路，特别是有关一种静电放电保护电路。
背景技术
随着半导体制程的发展，集成电路的组件尺寸已缩小至次微米阶段来增进集成电路的性能以及运算速度。但组件尺寸的缩减，却出现了一些可靠度的问题，尤以集成电路对静电放电(e1ectrostaticdischarge，ESD)或雷击(1ightning surge)的防护能力影响最大，换句话说，组件对于ESD的耐受力大幅降低。
图1表示一公知技术ESD保护装置。参阅图1，单一ESD保护装置10耦接在输出入埠11与芯片组12之间。当输出入端口11遭受到突波电压时，则会引起过量的电流，称为突波电流。此时，为了保护芯片组12不受到突波电流所击损，保护装置10则会排放部分电荷，即由保护电流12来将部分电流I10导入接地端GND。剩下的残余电流I2则进入至芯片组12。但是残余电流I11的电荷仍会造成芯片组12遭受到过渡的电性应力(electrical overstress，EOS)，使得芯片组12内的组件损坏，而整体***无法正常地运作。
图2表示另一公知技术ESD保护装置。图2与第图1的不同的地方在，具有两个ESD保护装置。参阅图2，两个ESD保护装置20a及20b耦接在输出入埠21与芯片组22之间。同样地，当输出入埠21遭受到突波电压时，保护装置20b应会排放部分电荷。但是如此将形成π型电路，可能无法达到20b的箝位电压。此外，虽然保护装置20a与20b则将部分电流I20a与I20b导入接地端GND，剩下的残余电流I21之电荷会造成芯片组22内的组件损坏，而整体***无法正常地运作。
因此，期望提供一种保护电路，其能执行静电放电操作，并能更降低静电放电操作后进入至芯片组的残余电流。
发明内容
本发明提供一种保护电路，耦接在芯片组与输出入端口之间，此保护电路包括至少二个保护装置以及一控制装置。该些保护装置彼此并联，且耦接在输出入埠与芯片组之间。该些保护装置接收来自输出入端口的输入信号。当输出入埠具有突波电流时，该些保护装置对该突波电流执行放电操作。控制装置选择该些保护装置之一者以传送输入信号至芯片组。
在一些实施例中，控制装置侦测芯片组是否接收输入信号，并根据侦测结果来选择该些保护装置之一者以传送输入信号至芯片组。
在另一些实施例中，当控制装置选择该些保护装置之一者且侦测到芯片组没有接收输入信号时，控制装置选择另一保护装置以传送输入信号至芯片组。
附图说明
图1表示一公知技术ESD保护装置。
图2表示另一公知技术ESD保护装置。
图3a-3b表示根据本发明实施例的一ESD保护电路。
图4a-4b表示根据本发明实施例的另一ESD保护装置。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下。
图3a是表示根据本发明实施例的保护电路。参阅图3a，保护电路30耦接在输出入埠31与芯片组32。输出入端口31用来接收输入信号IN30。保护电路30包括至少二个保护装置310以及一个控制装置311。在此实施例中，是以三个保护装置310a-310c为例来说明。在实际应用上，保护装置310的数量根据***需求而定。保护装置310a-310c彼此并联且耦接在输出入埠31与芯片组32之间。每一保护装置310a-310c都接收来自输出入端口31的输入信号IN30。当输出入端口31遭受到突波电压而引起突波电流时，保护装置310a-310c则执行放电操作以排放部分电荷至接地端GND。控制装置311则产生控制信号Sa、Sb、及Sc分别给保护装置310a-310c，以选择保护装置310a-310c之一者使其传送输入信号IN30至芯片组32。因此，当输出入埠31遭受到突波电压而引起突波电流时，藉由并联之保护装置310a-310c来将此突波电流分散成三个较小的电流，从而降低透过保护装置310a-310c之一者而被传送至芯片组32的残余电流。详细电路与说明将由下文来叙述。
参阅图3a，每一保护装置310a-310c都包括保护组件PE3与开关组件SE3：保护装置310a包括保护组件PE3_a与开关组件SW3_a；保护装置310b包括保护组件PE3_b与开关组件SW3_b；以及保护装置310c包括保护组件PE3_c与开关组件SW3_c。在此实施例中，保护组件PE3_a-PE3_c是以电容器、二极管、或晶体管来实现。以下将用保护装置310a为例来说明，而保护装置310b及310c具有与保护装置310a相同的电路架构。如图3a所示，保护组件PE3_a耦接在输出入埠31与接地端GND之间。开关组件SW3_a耦接在输出入埠31与芯片组32之间，且受控在控制信号Sa。
假设控制装置311选择保护装置310a使其传送输入信号IN30至芯片组32。此时，保护装置310a的开关组件SW3_a则根据来自控制装置311的控制信号Sa而导通，保护装置310b及310c的开关组件SW3_b及SW3_c则根据控制信号Sb与Sc而关闭。因此，来自输出入端口31的输入信号IN30透过保护装置310a而传送至芯片组32。当输出入端口31遭受到突波电压而引起突波电流Ispi时，突波电流Ispi分散成三个较小的电流Ia、Ib、及Ic而分别流入保护装置310a-310c。保护装置310a-310c的保护组件PE3_a-PE3_c分别执行放电操作以排放电流Ia、Ib、及Ic的电荷。由于突波电流Ispi已藉由并联的保护装置310a-310c而分散成三个较小的电流Ia、Ib、及Ic，因此，即使保护装置310a的保护组件PE3_a无法完全排放电流Ia的电荷而产生残余电流Ire_a，此残余电流Ire_a也相应地减小，降低了芯片组32被击损的机率。
同时地，控制装置311会侦测芯片组32是否接收来自保护装置310a的输入信号IN30。若控制装置311侦测到芯片组32没有接收输入信号IN30，则表示保护装置310a的开关组件SW3_a被残余电流Ire_a所击损。控制装置311根据侦测结果来选择另一保护装置使其传送输入信号IN30至芯片组32，例如选择保护装置310b。参阅第图3b，此时，保护装置310b的开关组件SW3_b则根据来自控制装置311的控制信号Sb而导通，保护装置310a及310c的开关组件SW3_a及SW3_c则根据控制信号Sa与Sc而关闭。
在上述实施例中，保护装置310a-310b的开关组件SW3_a、SW3_b、及SW3_c具有相同的规格。
在其它实施例中，可将其一开关组件设计为具有较低的规格，例如开关组件SW3_b。控制装置311可预设选择保护装置310b使其传送输入信号IN30至芯片组32。当输出入端口31遭受到突波电压而引起突波电流Ispi时，保护装置310b的开关组件SW3_b则被其残余电流击损，得以保护芯片组32而不受到突波电流Ispi侵袭。此时，控制装置311侦测到芯片组32没有接收输入信号IN30，并选择具有较高的规格的开关单元的保护电路SW3_a及SW3_c来传送输入信号IN30至芯片组32。
图4a是表示根据本发明实施例的另一保护电路。参阅图4a，保护电路40耦接在输出入埠41与芯片组42。输出入端口41用来接收输入信号IN40。保护电路40包括至少二个保护装置410、控制装置411、以及开关装置412。在此实施例中，是用三个保护装置410a-410c为例来说明。在实际应用上，保护装置410的数量根据***需求而定。保护装置410a-410c彼此并联且耦接在输出入端口41与开关装置412之间。每一保护装置410a-410c都接收来自输出入端口41的输入信号IN40。当输出入端口41遭受到突波电压而引起突波电流时，保护装置410a-410c则执行放电操作以排放部分电荷至接地端GND。控制装置411则产生控制信号Sa、Sb、及Sc分别给保护装置410a-410c，以选择保护装置410a-410c之一者使其透过开关装置412传送输入信号IN40至芯片组42。因此，当输出入埠41遭受到突波电压而引起突波电流时，藉由并联的保护装置410a-410c来将此突波电流分散成三个较小的电流，从而降低透过保护装置410a-410c之一者而被传送至芯片组42的残余电流。详细电路与说明将由下文来叙述。
参阅图4a，每一保护装置410a-410c都包括保护组件PE4与开关组件SE4：保护装置410a包括保护组件PE4_a与开关组件SW4_a；保护装置410b包括保护组件PE4_b与开关组件SW4_b；以及保护装置410c包括保护组件PE4_c与开关组件SW4_c。在此实施例中，保护组件PE4_a-PE4_c是用电容器、二极管、或晶体管来实现。以下将以保护装置410a为例来说明，而保护装置410b及410c具有与保护装置410a相同的电路架构。如图4a所示，保护组件PE4_a耦接在输出入埠41与接地端GND之间。开关组件SW4_a耦接在输出入端口31与开关装置412之间，且受控在控制信号Sa。
参阅图4a，开关装置412包括多任务器组件MUX。多任务器组件MUX具有三个输入端ITa、ITb、及ITc，分别耦接保护装置410a-410c的开关组件SW4_a-SW4_c。多任务器组件MUX具有一输出端OT，耦接芯片组42。
假设控制装置411选择保护装置410a使其传送输入信号IN40至芯片组42。此时，保护装置410a的开关组件SW4_a则根据来自控制装置411的控制信号Sa而导通，保护装置410b及410c的开关组件SW4_b及SW4_c则根据控制信号Sb与Sc而关闭。此时，开关装置412的多任务器组件MUX则根据来自控制装置411的控制信号Smux而透过对应的输入端ITa接收来自保护装置410a的输入信号IN40。因此，来自输出入端口41的输入信号IN40透过保护装置410a与多任务器组件MUX而传送至芯片组42。当输出入端口41遭受到突波电压而引起突波电流Ispi时，突波电流Ispi分散成三个较小的电流Ia、Ib、及Ic而分别流入保护装置410a-410c。保护装置410a-410c的保护组件PE4_a-PE4_c分别执行放电操作以排放电流Ia、Ib、及Ic的电荷。由于突波电流Ispi已藉由并联的保护装置410a-410c而分散成三个较小的电流Ia、Ib、及Ic，因此，即使保护装置410a的保护组件PE4_a无法完全排放电流Ia的电荷而产生残余电流Ire_a，此残余电流Ire_a也相应地减小，降低了芯片组42被击损的机率。
同时地，控制装置411会侦测芯片组42是否接收来自保护装置410a的输入信号IN40。若控制装置411侦测到芯片组42没有接收输入信号IN30，则表示保护装置410a的开关组件SW4_a被残余电流Ire_a所击损。控制装置411根据侦测结果来选择另一保护装置使其传送输入信号IN40至芯片组42，例如选择保护装置410b。此时，保护装置410b的开关组件SW4_b则根据来自控制装置311的控制信号Sb而导通，保护装置410a及410c的开关组件SW4_a及SW4_c则根据控制信号Sa与Sc而关闭。开关装置412的多任务器组件MUX则根据来自控制装置411的控制信号Smux而透过对应的输入端ITb接收来自保护装置410b的输入信号IN40。因此，自输出入端口41的输入信号IN40是透过保护装置410b与多任务器组件MUX而传送至芯片组42。
根据本发明之上述实施例，当输出入埠遭遇到突波电流时，突波电流藉由并联的复数保护装置而分散成数个较小的电流。因此可减少残余电流量，以降低芯片组被击损的机率。此外，保护装置可作为防护闸。当其中之一的保护装置被残余电流击损而无法传送输入信号时，控制装置可选择先未损坏的保护装置来传送输入信号至芯片组，以使***能恢复正常运作。
本发明虽以较佳实施例揭露如上，然其并非用来限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求范围所界定为准。

Claims (11)

1.一种保护电路，耦接在一芯片组与一输出入埠之间，其特征在于包括：
至少二个彼此并联的保护装置，耦接在所述输出入埠与所述芯片组之间，其中，所述保护装置接收来自所述输出入埠的一输入信号，且当所述输出入埠具有一突波电流时，用以对所述突波电流执行一放电操作；
一控制装置，用以选择所述保护装置之一者以传送所述输入信号至所述芯片组；以及
一开关装置，耦接在所述保护装置与所述芯片组之间，其中，每一所述保护装置包括：一保护组件以及一开关组件，所述保护组件耦接在所述输出入埠与一接地端之间，所述开关组件耦接在所述输出入埠与所述开关装置之间，且受控于一控制信号，当所述控制装置选择所述保护装置之一者时，所述控制装置控制所述开关装置接收来自被选择的所述保护装置的所述输入信号以传送至所述芯片组，所述开关装置包括一多任务器组件，具有分别耦接所述开关组件的至少两输入端以及耦接所述芯片组的一输出端，当所述控制装置选择所述保护装置之一者时，所述控制装置控制所述多任务器组件透过对应的所述输入端接收来自被选择的所述保护装置的所述输入信号。
2.按照权利要求1所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否接收所述输入信号，并根据一侦测结果来选择所述保护装置之一者以传送所述输入信号至所述芯片组。
3.按照权利要求2所述的保护电路，其特征在于，当所述控制装置选择所述保护装置之一者且侦测到所述芯片组没有接收所述输入信号时，所述控制装置选择另一所述保护装置以传送所述输入信号至所述芯片组。
4.按照权利要求1所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否接收所述输入信号，并根据一侦测结果来产生所述控制信号以选择性地导通所述开关组件之一者。
5.按照权利要求1所述的保护电路，其特征在于，所述保护组件是以一电容器、一二极管、或一晶体管来实现。
6.按照权利要求1所述的保护电路，其特征在于，所述保护装置之一者的所述开关组件的规格低于其它的所述保护装置的所述开关组件的规格。
7.按照权利要求6所述的保护电路，其特征在于，所述控制装置预设选择具有低规格的所述开关组件的所述保护装置以传送所述输入信号至所述芯片组。
8.按照权利要求7所述的保护电路，其特征在于，当所述控制装置选择具有低规格的所述开关组件的所述保护装置且侦测到所述芯片组没有接收所述输入信号时，所述控制装置选择另一所述保护装置以传送所述输入信号至所述芯片组。
9.按照权利要求1所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否接收所述输入信号，并根据一侦测结果来选择所述保护装置之一者以透过所述开关装置传送所述输入信号至所述芯片组。
10.按照权利要求9所述的保护电路，其特征在于，当所述控制装置选择所述保护装置之一者且侦测到所述芯片组没有接收所述输入信号时，所述控制装置选择另一所述保护装置以透过所述开关装置传送所述输入信号至所述芯片组。
11.按照权利要求1所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否接收所述输入信号，并根据一侦测结果来产生所述控制信号以选择性地导通所述开关组件之一者，以透过所述开关装置传送所述输入信号至所述芯片组。
CN2009101624800A 2009-08-06 2009-08-06 保护电路 Expired - Fee Related CN101989739B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009101624800A CN101989739B (zh) 2009-08-06 2009-08-06 保护电路
EP09010862.2A EP2293403B1 (en) 2009-08-06 2009-08-25 Protection circuit
US12/555,020 US8259425B2 (en) 2009-08-06 2009-09-08 Protection circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2009101624800A CN101989739B (zh) 2009-08-06 2009-08-06 保护电路
EP09010862.2A EP2293403B1 (en) 2009-08-06 2009-08-25 Protection circuit
US12/555,020 US8259425B2 (en) 2009-08-06 2009-09-08 Protection circuit

Publications (2)

Publication Number Publication Date
CN101989739A CN101989739A (zh) 2011-03-23
CN101989739B true CN101989739B (zh) 2013-12-04

Family

ID=50158297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101624800A Expired - Fee Related CN101989739B (zh) 2009-08-06 2009-08-06 保护电路

Country Status (3)

Country Link
US (1) US8259425B2 (zh)
EP (1) EP2293403B1 (zh)
CN (1) CN101989739B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872714B2 (ja) * 2012-02-15 2016-03-01 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 差動入力／出力インタフェースのためのサージ保護
AT514791B1 (de) * 2013-08-22 2017-05-15 Gerhard Dr Ing Rimpler Schaltungsanordnung zum Überspannungsschutz
TWI635507B (zh) * 2017-01-13 2018-09-11 群聯電子股份有限公司 切換器模組、記憶體儲存裝置及多工器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577836A (zh) * 2003-07-28 2005-02-09 恩益禧电子股份有限公司 多指型静电放电保护元件
CN1614778A (zh) * 2003-11-07 2005-05-11 株式会社东芝 具有保护电路的半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130649A (ja) * 1990-09-20 1992-05-01 Fujitsu Ltd 集積回路、その製造方法及び試験方法
JPH0575031A (ja) * 1991-09-12 1993-03-26 Matsushita Electron Corp 半導体装置
US5886862A (en) * 1997-11-26 1999-03-23 Digital Equipment Corporation Cross-referenced electrostatic discharge protection systems and methods for power supplies
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
US6728084B2 (en) * 2002-03-08 2004-04-27 Kevin W. Ziemer System and method for overvoltage protection of an integrated circuit
US7639462B2 (en) * 2005-10-25 2009-12-29 Honeywell International Inc. Method and system for reducing transient event effects within an electrostatic discharge power clamp
US7518846B1 (en) * 2006-02-23 2009-04-14 Maxim Integrated Products, Inc. ESD protection method for low-breakdown integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577836A (zh) * 2003-07-28 2005-02-09 恩益禧电子股份有限公司 多指型静电放电保护元件
CN1614778A (zh) * 2003-11-07 2005-05-11 株式会社东芝 具有保护电路的半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平4-130649A 1992.05.01
JP特开平5-75031A 1993.03.26

Also Published As

Publication number Publication date
US20110058294A1 (en) 2011-03-10
EP2293403B1 (en) 2016-04-13
CN101989739A (zh) 2011-03-23
US8259425B2 (en) 2012-09-04
EP2293403A1 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
CN101436592B (zh) 半导体集成电路
CN102047560B (zh) 具有过压保护的输出驱动器
CN108352704B (zh) 一种静电保护电路
US8179654B2 (en) Surge preventing circuit, local area network connector, and network module
KR102015295B1 (ko) 로드 스위치 집적 회로 및 전자 디바이스
US20100246075A1 (en) Interface circuit and portable electronic device employing the same
CN105826894A (zh) 电源设备的充电短路保护装置和电源设备
CN111949592B (zh) 一种适用于lvds的热插拔电路装置
CN112367127A (zh) 天线检测电路、电子设备和天线控制方法
CN104917165B (zh) 浪涌电压保护电路和方法
CN101989739B (zh) 保护电路
CN101378056A (zh) 半导体集成电路
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
CN111130084A (zh) 放电保护电路和用于操作放电保护电路的方法
CN103309247A (zh) 电源控制电路及电子设备
CN103178510A (zh) 用于超高压晶片的静电放电保护电路
CN107240913B (zh) 静电放电保护
US6377434B1 (en) Individual secondary protection device
CN102567271B (zh) 通用串行总线保护电路
JP5143096B2 (ja) 保護回路
CN104779598B (zh) 瞬态电压抑制器
CN105739663B (zh) Usb电源控制电路
CN117060344B (zh) 电源控制电路
CN101752853B (zh) 突波保护电路、局域网络连接器以及网络模块
CN100530649C (zh) 晶体管的保护电路及为晶体管防御静电放电电流的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

CF01 Termination of patent right due to non-payment of annual fee