CN101976677B - 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 - Google Patents
基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 Download PDFInfo
- Publication number
- CN101976677B CN101976677B CN2010102923037A CN201010292303A CN101976677B CN 101976677 B CN101976677 B CN 101976677B CN 2010102923037 A CN2010102923037 A CN 2010102923037A CN 201010292303 A CN201010292303 A CN 201010292303A CN 101976677 B CN101976677 B CN 101976677B
- Authority
- CN
- China
- Prior art keywords
- zno
- phase
- layer
- random access
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 230000015654 memory Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 239000012782 phase change material Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 claims description 9
- 238000003491 array Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- 230000002000 scavenging effect Effects 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 238000003860 storage Methods 0.000 abstract description 9
- 230000002860 competitive effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 210000002615 epidermis Anatomy 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- LGRLWUINFJPLSH-UHFFFAOYSA-N methanide Chemical compound [CH3-] LGRLWUINFJPLSH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于ZnO肖特基二极管的相变随机存储器阵列及其制作方法。其结构包括:半导体衬底;位于半导体衬底上的绝缘缓冲层;位于绝缘缓冲层上的多条字线;电连接于字线的多个ZnO肖特基二极管,分别位于每个ZnO肖特基二极管之上的第二导体层;分别位于每个第二导体层之上的相变存储层;电连接于相变存储层的多条位线,其中的ZnO肖特基二极管由第一导体层和n型ZnO多晶态薄膜组成。本发明采用由n型ZnO多晶态薄膜和金属层形成的ZnO肖特基二极管作为选通元件,使相变存储器具有更高的密度,更低的功耗和更高的性能,其制备方法采用原子层沉积n型ZnO多晶态薄膜的低温工艺,在成本上具有竞争力,更有望在三维堆栈相变存储器中得到广泛应用。
Description
技术领域
本发明属于半导体技术领域,涉及一种相变随机存储器(PCRAM)及其制造方法,尤其是一种基于低温下形成的ZnO肖特基二极管选通的高密度相变随机存储器阵列及其制造方法。
背景技术
相变随机存储技术是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.,21,1450~1453,1968)和70年代初(Appl.Phys.Lett.,18,254~257,1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的,是一种成本低、速度快、存储密度高、制造工艺简单和性能稳定的电存储器件,并且它的制备与现有的标准CMOS工艺相兼容,因此受到全世界的广泛关注。
相变随机存储器(简称PCRAM)的基本原理是利用电脉冲信号作用于器件单元电极上,使相变材料在非晶态与多晶态之间发生可逆相变,通过分辨非晶态高电阻值与多晶态低电阻值,实现“0”和“1”状态的存储,从而完成信息的写入、擦除和读出操作。相变随机存储器由于具有高速读取、高循环次数、非易失性、器件尺寸小、功耗低、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品,尤其在国防和航天航空领域有重大的应用前景。
在对相变随机存储器存储单元实施电操作过程中,一般认为在SET(设定)过程中(对应于结晶化),施加一个低而宽的电脉冲对相变材料进行加热,当材料的温度高于结晶温度(650K)而又低于熔化温度(893K)时,相变材料就会结晶,从而形成具有较低电阻值的多晶态;而在RESET(重新设定)过程中(对应于非晶化),则需要施加一个高而窄的电脉冲进行加热,使材料的温度高于相变材料的熔化温度以打断多晶材料中原有的化学键,随后经过一个骤冷的淬火过程(降温速度达到1011K/s)使材料中的原子来不及重新成键排列,形成了短程有序长程无序的非晶态,而这种非晶态相对于多晶态具有很高的电阻率,电阻值很高。相变随机存储器就是利用能够可逆转变的非晶态和多晶态的高、低电阻值的差异来实现数据“0”和“1”的存储。在读取(READ)过程中,电脉冲很弱,时间很短,不足以引起相变材料中的发生任何相变,故不会破坏其中存储的信息。
目前世界上从事相变随机存储器研发工作的机构大多数是半导体行业的大公司(Ovonyx,Intel,Samsung,IBM和AMD等),他们关注的焦点都集中在如何尽快实现相变随机存储器的商业化上。其中,实现高密度,高速的海量存储阵列是研究的方向。相比以往的MOSFET(互补型金属氧化物场效应晶体管)驱动相变存储单元的1T1R结构而言,采用二极管驱动相变单元的1D1R结构,具有面积小,功耗低,电路速度快等优势。鉴于此,本发明将针对实现高速,高密度,低功耗海量存储阵列而提出一种低温下制作的基于ZnO肖特基二极管选通相变随机存储器阵列。
发明内容
本发明主要解决的技术问题在于提供一种基于ZnO肖特基二极管的相变随机存储器阵列及其制作方法。
为了解决上述技术问题,本发明采用如下技术方案:
一种基于ZnO肖特基二极管的相变随机存储器阵列,包括:
第一导电类型的半导体衬底;
位于所述半导体衬底之上的绝缘缓冲层;
位于所述绝缘缓冲层之上的多条相互平行的第二导电类型的字线;
位于所述字线之上,电连接于所述字线的多个ZnO肖特基二极管,所述ZnO肖特基二极管由第一导体层和与之相连的n型ZnO多晶态薄膜组成;
分别位于每个所述ZnO肖特基二极管之上的第二导体层;
分别位于每个第二导体层之上的相变存储层;
位于所述相变存储层之上,电连接于所述相变存储层的多条位线,所述位线空间垂直于所述字线。
其中,所述第一导电类型为p型,第二导电类型为n型。
多条所述字线之间填充有绝缘隔离层,优选为TEOS(正硅酸乙酯)材料。
所述ZnO肖特基二极管中的第一导体层采用较大的金属公函数材料,如铜、铂或银;所述ZnO肖特基二极管之上的第二导体层采用铝或铝铜合金材料。
在所述ZnO肖特基二极管及其上的第二导体层周围设有第一介电隔离结构,所述第一介电隔离结构与所述ZnO肖特基二极管及其上的第二导体层之间设有第一介质障壁层;所述相变存储层周围设有第二介电隔离结构,所述第二介电隔离结构与所述相变存储层之间设有第二介质障壁层。所述第一介电隔离结构和第二介电隔离结构采用SiO2或SiON等介电材料。所述第一介质障壁层和第二介质障壁层采用氮化硅或SiON等材料。
优选地,所述字线和位线的上下表面分别设有阻挡层,所述阻挡层采用TaN,TiN或者Ti/TiN等材料,以确保金属导体的可靠性。
此外,本发明还提供一种基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,包括如下步骤:
(1)在半导体衬底上形成绝缘缓冲层;
(2)利用沉积和光刻刻蚀工艺在所述绝缘缓冲层上形成多条相互平行的字线,并在多条所述字线之间填充绝缘隔离层,然后进行化学机械抛光使表面平坦化;
(3)在所述字线上形成第一导体层,然后利用原子层沉积(ALD)技术将ZnO以单原子形式一层一层的镀在第一导体层表面形成n型ZnO多晶态薄膜,沉积温度不高于200℃;再在n型ZnO多晶态薄膜之上形成第二导体层,通过刻蚀工艺从而形成多个包括第一导体层、n型ZnO多晶态薄膜和第二导体层的柱状单元,多个所述柱状单元组成柱状阵列;
(4)在该柱状阵列的间隙内壁表面先制备第一介质障壁层,然后利用介电材料将间隙填满以形成第一介电隔离结构,之后进行化学机械抛光使表面平坦化;
(5)在所述第一介电隔离结构上制备一层介电材料,然后利用光刻刻蚀工艺开设多个通孔,分别使其下柱状单元的第二导体层露出,并在通孔内壁表面制备第二介质障壁层,之后在通孔内填充相变材料形成相变存储层,相变存储层及第二介质障壁层周围的介电材料成为第二介电隔离结构;
(6)利用化学机械抛光平坦化相变存储层表面,然后在其上制作位线,所述位线空间垂直于所述字线。
其中,步骤(3)利用原子层沉积技术形成n型ZnO多晶态薄膜时,衬底温度为60~200℃,腔体真空度为4x10-9~6x10-9Torr,气体流量为0.06~0.08L/s;前驱体为二乙基锌和H2O,化学反应式为:
Zn(C2H5)2+H2O→ZnO+2C2H6
优选地,沉积速率为0.12~0.16nm/周期,沉积循环周期包括:引入前驱体H2O的脉冲时间14~16ms,对于H2O的清洗时间8~20s,引入前驱体二乙基锌的脉冲时间20~90ms,对于二乙基锌的清洗时间7~9s。
优选地,制作字线和位线时,分别在其上下表面制备阻挡层。
作为本发明的优选方案,在每条字线上制作导电插塞将字线引出,实现位线与字线位于衬底之上。
相较于现有技术,本发明的有益效果在于:
在众多种类的二极管当中,ZnO肖特基二极管常被用于光电器件领域,属于多数载流子器件,具有开启电压低、响应速度快等特点。研究发现,由于未掺杂的ZnO半导体材料本身就具有n型导电性,将ZnO半导体薄膜沉积在金属导体上可以直接形成肖特基二极管,从而避免了扩散或者离子注入的掺杂和退火等高温工艺过程。因此,利用ZnO半导体与金属形成的肖特基二极管与选择性外延工艺形成的二极管相比,工艺温度更低。而且采用ZnO半导体形成的二极管,其特征尺寸可以达到2F2,明显小于外延工艺形成的二极管,其开启电压也比pn结二极管的开启电压低。
本发明的相变随机存储器阵列采用一种直接由ZnO半导体和金属层形成的ZnO肖特基二极管作为选通元件,实现二极管驱动相变单元的1D1R结构,具有面积小,功耗低,电路速度快等优势。此外,由于ZnO半导体薄膜可以在金属字线上直接沉积形成二极管,在该相变存储器阵列形成期间,处理温度不超过350℃,这种低温工艺有利于将多个存储阵列堆叠起来,实现三维的堆叠结构,从而进一步提高器件密度。因此,本发明可以使相变随机存储器具有更高的密度,更低的功耗和更高的性能。
本发明还提供了这种基于ZnO肖特基二极管的相变随机存储器阵列的低温制作工艺,研究发现只有采用原子层沉积(ALD)的特定工艺条件,在较低的生长温度(200℃)下才能得到n型低电导率的ZnO半导体材料,进而与特定金属形成肖特基势垒。本发明通过低温条件下原子层沉积n型ZnO多晶态薄膜的工艺制造肖特基二极管,在成本上具有竞争力,更有望在三维的立体相变存储器电路中得到广泛应用,对相变随机存储器的发展具有重要意义。
附图说明
图1为ZnO肖特基二极管选通的第一相变随机存储单元(1D1R)结构示意图。
图2为1D1R的三维结构示意图。
图3为相变存储阵列的三维结构示意图。
图4为1D1R 4x4存储单元阵列电路原理图。
图5为实施例中ZnO肖特基二极管特性曲线(电流密度和电压的关系曲线)。
图6为实施例中相变随机存储器阵列的剖视图。
图7为沿图6中AA’方向的相变随机存储器阵列的剖视图。
图8为实施例中相变随机存储器三维结构示意图。
具体实施方式
在下文中结合附图在参考实施例中更完全地描述本发明。在此附图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状,而是包括得到的形状,比如制造引起的偏差,例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例图示中,均以矩形或者立方体表示,图中的表示是示意性的,但这不应该被认为限制本发明的范围。图中相似的参考标号可以表示相似的结构部分。
本发明采用一种ZnO肖特基二极管构成二极管驱动相变单元的1D1R结构,如图1所示,ZnO肖特基二极管选通相变材料,第二导体主要起连接二极管和相变存储层的作用。在本发明的实施方式中,1D1R结构的三维示意图如图2所示,平行于位线的延伸方向为x方向,平行于字线的延伸方向为y方向,向上的堆叠方向为z方向。图3为相变存储阵列的三维结构示意图,在x方向多条平行的位线与在y方向上多条平行的字线相互垂直,连接位线和字线的为ZnO肖特基二极管和相变存储层构成的柱状结构。图4是对应于图3的4x4的1D1R结构等效电路图。
图5是一种ZnO肖特基二极管的电流密度和电压的测试曲线,其中该ZnO肖特基二极管由n型ZnO多晶态薄膜和第一导体层组成,第一导体层采用Ag,在Ag和ZnO的界面上形成肖特基势垒,第二导体层为Al。在1伏的电压下,通过二极管的电流密度达到了100A/cm2。电流密度随上下电极之间加的电压呈指数性增加,可实现驱动相变存储单元的作用。
本发明实施方式中的这种基于ZnO肖特基二极管的相变随机存储器阵列的具体结构如图6所示,其为xz方向上的剖视图,该结构包括:
第一导电类型(本实施例优选为p型)的Si衬底100;
位于Si衬底100之上的绝缘缓冲层102;
位于绝缘缓冲层102之上的多条互相平行的第二导电类型(本实施例为n型)的字线208;
位于字线208之上,电连接于字线208的多个ZnO肖特基二极管,所述ZnO肖特基二极管由第一导体层113和与之相连的n型ZnO多晶态薄膜114组成;
分别位于每个所述ZnO肖特基二极管之上的第二导体层112;
分别位于每个第二导体层112之上的相变存储层218;
位于相变存储层218之上,电连接于所述相变存储层218的多条位线209,所述位线209空间垂直于所述字线208。
其中,多条字线208之间填充有绝缘隔离层202,优选为TEOS材料。所述ZnO肖特基二极管中的第一导体层113采用较大的金属公函数材料,如铜、铂或银;所述ZnO肖特基二极管之上的第二导体层114采用铝或铝铜合金材料。在第一导体层113、n型ZnO多晶态薄膜114及其上的第二导体层112周围设有由介电材料108形成的第一介电隔离结构,在第一介电隔离结构与该ZnO肖特基二极管及其上的第二导体层112之间设有第一介质障壁层212。在相变存储层218周围设有由介电材料108形成的第二介电隔离结构,所述第二介电隔离结构与相变存储层218之间设有第二介质障壁层210。所述第一介电隔离结构和第二介电隔离结构采用SiO2或SiON等介电材料。所述第一介质障壁层212和第二介质障壁层210采用氮化硅或SiON等材料。在字线208和位线209的上下表面分别设有阻挡层204,所述阻挡层204采用TaN,TiN或者Ti/TiN等材料,以确保金属导体的可靠性。
图7是根据本发明实施方式,沿AA’方向看进去,包括金属ZnO肖特基二极管和相变存储层的存储单元的yz方向剖视图。
上述相变随机存储器阵列的制作方法,包括如下步骤:
(1)在p型的Si衬底100上沉积一层绝缘缓冲层102。
(2)在绝缘缓冲层102的上表层沉积第一刻蚀停留层201,该第一刻蚀停留层201可以是SiN或者SiON等材料,通过物理气相沉积(PVD)等方法形成字线层,并在字线层上下表面制备阻挡层204;其中字线层可以为铜或者铝铜合金,工艺温度不超过350℃。利用光刻等工艺形成多条互相平行的字线208,并在多条所述字线208之间填充绝缘隔离层202,可以为TEOS,然后进行化学机械抛光(CMP)使表面平坦化。
(3)在所述字线208上形成一层第一导体材料,然后利用原子层沉积(ALD)技术将ZnO以单原子形式一层一层的镀在第一导体材料表面形成n型ZnO多晶态薄膜,沉积温度不高于200℃;在n型ZnO多晶态薄膜之上形成一层第二导体材料;然后对所述第一导体材料、n型ZnO多晶态薄膜和第二导体材料进行通过光刻工艺和干法刻蚀工艺,例如可以采用电子束曝光工艺形成图形,以形成柱状阵列,该柱状阵列的每个单元包括第一导体层113、n型ZnO多晶态薄膜114和第二导体层112。其中,也可以采用电镀等方式形成高密度,小尺寸的第一导体层113。第一导体层113需要与字线208对准,以形成电连接。
(4)在该柱状阵列的间隙内壁表面先制备第一介质障壁层212,例如可利用PVD技术制备;然后利用介电材料108将间隙填满以形成第一介电隔离结构,之后利用CMP技术将间隙以外的介质去除,暴露出第二导体层112;
(5)在步骤(4)所得结构表面制作第二刻蚀停留层213,材料可为Si3N4,再制备一层介电材料108,然后利用光刻刻蚀工艺开设多个通孔,分别使其下柱状单元的第二导体层112露出,并在通孔内壁表面制备第二介质障壁层210,之后采用磁控溅射的方法在通孔内填充相变材料108形成相变存储层218,相变存储层218及第二介质障壁层210周围的介电材料成为第二介电隔离结构。第二介质障壁层210可以是Si3N4或者SiON材料,该结构有利于相变材料形状固定,同时防止磁控溅射沉积相变材料时Te向介电材料108的渗透。介电材料108可以是SiO2或者SiON。
(6)利用化学机械抛光平坦化相变存储层表面,通孔以外的相变材料需要CMP方法去除。然后在其上制作位线209,所述位线209空间垂直于所述字线208。位线109的上下表层分别沉积Ti/TiN阻挡层204,以确保位线209金属导体的可靠性。
其中,步骤(3)利用原子层沉积技术形成ZnO多晶态薄膜,膜厚不超过100nm,且沉积参数(膜厚,成分,结构)易控制,平整的薄膜界面与第二导体可以形成良好接触。
利用原子层沉积技术形成ZnO多晶态薄膜时,衬底温度为60~200℃,腔体真空度为4x10-9~6x10-9Torr,气体流量为0.06~0.08L/s;前驱体为二乙基锌(化学式Zn(C2H5)2,亦作DEZn)和H2O,化学反应式为:
Zn(C2H5)2+H2O→ZnO+2C2H6
优选地,沉积速率为0.12~0.16nm/周期,沉积循环周期包括引入前驱体H2O的脉冲时间14~16ms,对于H2O的清洗时间为8~20s,引入前驱体二乙基锌的脉冲时间20~90ms,对于二乙基锌的清洗时间为7~9s。该工艺条件中较长的清洗时间使得所沉积的ZnO薄膜自由电子浓度小,具有高迁移率的适于做肖特基二极管的n型半导体材料。此外选择二甲基锌(DMZn)作为锌前驱体源时,ZnO薄膜的生长温度为室温。这样在特定金属和ZnO半导体薄膜的界面上形成肖特基势垒,其正向偏压下的整流特性如图5所示。
在一具体实施例中,采用ALD沉积n型ZnO多晶态薄膜优选的工艺温度为100℃,衬底温度为60到200℃,腔体真空度为5x10-9Torr,气体流量为0.07L/s。沉积速率约为0.14nm/周期,沉积循环周期包括引入前驱体H2O的脉冲时间为15ms,对于H2O的清洗时间为8~20s,引入前驱体DEZn的脉冲时间为20~90ms以及对于DEZn的清洗时间为8s。
图8是本发明的一种优选方案的相变随机存储器三维结构示意图,在每条字线上制作导电插塞将字线引出,与位线在硅衬底的同侧。所引出的字线和位线与***驱动电路相连接。
上文已在ZnO肖特基二极管选通相变随机存储器阵列的背景下阐述了本发明的非易失性相变存储单元,其在低制造温度的背景下有利于三维堆叠结构的应用。
本文已阐述了详细的制造方法,可使用其他相似结构和不同材料实现的相变随机存储器阵列均属于本发明范围内。
本发明中涉及的其他工艺条件为常规工艺条件,属于本领域技术人员熟悉的范畴,在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (5)
1.一种基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,其特征在于,包括如下步骤:
(1)在半导体衬底上形成绝缘缓冲层;
(2)利用沉积和光刻刻蚀工艺在所述绝缘缓冲层上形成多条相互平行的字线,并在多条所述字线之间填充绝缘隔离层,然后进行化学机械抛光使表面平坦化;
(3)在所述字线上形成第一导体层,然后利用原子层沉积技术将ZnO以单原子形式一层一层的镀在第一导体层表面形成n型ZnO多晶态薄膜,沉积温度不高于200℃;再在n型ZnO多晶态薄膜之上形成第二导体层,通过刻蚀工艺从而形成多个包括第一导体层、n型ZnO多晶态薄膜和第二导体层的柱状单元,多个所述柱状单元组成柱状阵列;
(4)在该柱状阵列的间隙内壁表面先制备第一介质障壁层,然后利用介电材料将间隙填满以形成第一介电隔离结构,之后进行化学机械抛光使表面平坦化;
(5)在所述第一介电隔离结构上制备一层介电材料,然后利用光刻刻蚀工艺开设多个通孔,分别使其下柱状单元的第二导体层露出,并在通孔内壁表面制备第二介质障壁层,之后在通孔内填充相变材料形成相变存储层,相变存储层及第二介质障壁层周围的介电材料成为第二介电隔离结构;
(6)利用化学机械抛光平坦化相变存储层表面,然后在其上制作位线,所述位线空间垂直于所述字线。
2.根据权利要求1所述基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,其特征在于:步骤(3)利用原子层沉积技术形成n型ZnO多晶态薄膜时,衬底温度为60~200℃,腔体真空度为4x10-9~6x10-9Torr,气体流量为0.06~0.08L/s;前驱体为二乙基锌和H2O,化学反应式为:Zn(C2H5)2+H2O→ZnO+2C2H6。
3.根据权利要求2所述基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,其特征在于:步骤(3)利用原子层沉积技术形成n型ZnO多晶态薄膜时,沉积速率为0.12~0.16nm/周期,沉积循环周期包括:引入前驱体H2O的脉冲时间14~16ms,对于H2O的清洗时间8~20s,引入前驱体二乙基锌的脉冲时间20~90ms,对于二乙基锌的清洗时间7~9s。
4.根据权利要求1所述基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,其特征在于:制作字线和位线时,分别在其上下表面制备阻挡层。
5.根据权利要求1所述基于ZnO肖特基二极管的相变随机存储器阵列的制作方法,其特征在于:在每条字线上制作导电插塞将字线引出,实现位线与字线位于衬底之上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102923037A CN101976677B (zh) | 2010-09-26 | 2010-09-26 | 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102923037A CN101976677B (zh) | 2010-09-26 | 2010-09-26 | 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101976677A CN101976677A (zh) | 2011-02-16 |
CN101976677B true CN101976677B (zh) | 2012-04-18 |
Family
ID=43576545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102923037A Expired - Fee Related CN101976677B (zh) | 2010-09-26 | 2010-09-26 | 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101976677B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103560205B (zh) * | 2013-11-04 | 2015-10-14 | 中国科学院上海微***与信息技术研究所 | 相变存储结构及制作方法 |
CN112309440B (zh) * | 2020-10-21 | 2022-04-26 | 西北工业大学 | 基于铂-二维硒化铟-少层石墨肖特基二极管的光存储器件及存储方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667460A (zh) * | 2009-10-12 | 2010-03-10 | 中国科学院微电子研究所 | 一种基于阻变存储器的一次编程存储器及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790882B1 (ko) * | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
KR101019707B1 (ko) * | 2009-02-16 | 2011-03-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
-
2010
- 2010-09-26 CN CN2010102923037A patent/CN101976677B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667460A (zh) * | 2009-10-12 | 2010-03-10 | 中国科学院微电子研究所 | 一种基于阻变存储器的一次编程存储器及其制备方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2008-22007A 2008.01.31 |
Also Published As
Publication number | Publication date |
---|---|
CN101976677A (zh) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513636B2 (en) | Vertical diodes for non-volatile memory device | |
TWI415220B (zh) | 埋藏矽化物結構及其製造方法 | |
CN106098721B (zh) | 三维1d1r相变存储器单元及其制备方法 | |
US20090201715A1 (en) | Carbon Diode Array for Resistivity Changing Memories | |
WO2022021014A1 (en) | New cell structure with reduced programming current and thermal cross talk for 3d x-point memory | |
TW201042759A (en) | Phase change memory cell having vertical channel access transistor | |
CN112582536B (zh) | 一种半导体器件及其制备方法 | |
WO2013032983A1 (en) | Addressable siox memory array with incorporated diodes | |
CN110581218A (zh) | 一种相变存储单元及其制备方法 | |
US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
CN101976677B (zh) | 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法 | |
KR20100137627A (ko) | 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법 | |
CN105428528A (zh) | 三维相变存储器存储单元的制备方法 | |
US8822973B2 (en) | Memory cells and methods of forming memory cells | |
CN101826596B (zh) | 一种相变存储器的制作方法 | |
CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
WO2022115986A1 (en) | New liner electrode cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory | |
CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
WO2022115985A1 (en) | A novel liner confined cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory | |
CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
CN101414481B (zh) | 基于SiSb复合材料的相变存储器单元 | |
TW201027818A (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
CN203871380U (zh) | 加热电极以及相变存储结构 | |
WO2024007381A1 (zh) | 半导体结构及其形成方法、存储器 | |
CN101826463B (zh) | 共用金属层的肖特基二极管和相变存储器的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 |
|
CF01 | Termination of patent right due to non-payment of annual fee |