CN101964635A

CN101964635A - 数字信号的自动增益控制方法

Info

Publication number: CN101964635A
Application number: CN2010105218565A
Authority: CN
Inventors: 赖龙伟; 冷用斌; 韩扣兄; 张宁
Original assignee: Shanghai Institute of Applied Physics of CAS
Current assignee: Shanghai Institute of Applied Physics of CAS
Priority date: 2010-10-27
Filing date: 2010-10-27
Publication date: 2011-02-02
Anticipated expiration: 2030-10-27
Also published as: CN101964635B

Abstract

本发明公开了一种以二进制补码表示的多通道有符号N位数字信号的自动增益控制方法，包括以下步骤：将各所述有符号N位数字信号转换成对应的绝对值信号；对所述绝对值信号按位作或运算，得到或信号；为所述或信号的指定位生成对应的锁定指示信号；以所述锁定指示信号控制多个级联的多路复用器；获取最后的多路复用器的输出端的信号S；根据信号S将各所述有符号N位数字信号向左移位并输出。本发明的方法可用于束流位置测量，具有束流位置分辨率高、自动增益控制快等优点。

Description

数字信号的自动增益控制方法

技术领域

本发明涉及数字信号的自动增益控制方法，特别涉及用于加速器数字束流位置监测***(DBPM)的数字信号自动增益控制方法。

背景技术

束流位置测量(BPM)***是加速器束流诊断***的重要组成部分。通过该***，除了直接测量束流位置外，还可以间接计算出工作点、阻尼时间、相图等重要参数。同时该***也是加速器轨道反馈***的重要组成部分。

加速器上电子束在束流真空管道中的位置如图1所示，其方向垂直于纸面向内，另外有A、B、C、D四个钮扣型BPM探头。通过四个探头检测到的信号采用差比和信号处理方法，计算水平和垂直方向的位置X、Y，计算公式如下：

X＝k_X((V_A+V_D)-(V_B+V_C))/∑

Y＝k_Y((V_A+V_B)-(V_C+V_D))/∑

其中：

V_A、V_B、V_C、V_D分别表示A、B、C、D四个探头处的电极信号强度；

∑＝V_A+V_B+V_C+V_D；

k_X和k_Y为探头标定系数，仅与探头的几何形状有关，具有长度量纲，当X、Y较小时，

其中a为探头半径。

为了获得更高的分辨率，BPM都有增益调节功能。通常，数字BPM(DBPM)的自动增益调节是通过经采样、处理后的数字信号反馈控制射频模拟前端的放大电路调节输入的射频信号。这种方式首先需要有射频增益调整电路，结构复杂，在一些商用的数字信号处理板卡中无法实现。同时因为是基于反馈原理，有一定的滞后。

目前常规使用的DBPM***都集成了具有增益调节功能的射频前端模块和数字信号处理模块。其中，射频前端部分有放大和衰减器件，完成对射频信号的增益调节，确保其幅度在后续ADC的动态范围之内。而市场上的许多基于FPGA的通用的商业数字信号处理板并没有如此复杂的射频前端，不具备调节射频信号的功能。因此，数字信号处理模块在输入射频信号幅度变化的情况下，无法保证输出的信号能获取最多的有效位，位置分辨率比较低，使通用的商业数字信号处理板在加速器束流位置检测上的应用受到了很大的限制。

发明内容

本发明所要解决的技术问题是提供一种以二进制补码表示的多通道有符号N位数字信号的自动增益控制方法，使得经过处理之后的数字信号在高位仍具有足够的有效位，并克服射频增益调整电路的复杂性和由反馈引起的滞后。

为解决上述技术问题，本发明的技术方案如下：

一种数字信号的自动增益控制方法，所述数字信号是以二进制补码表示的多通道有符号N位数字信号，且该有符号N位数字信号是周期为T的周期信号，其中N＝8×2ⁿ，n为非负整数，T＞0，该方法包括以下步骤：将各所述有符号N位数字信号转换成对应的绝对值信号；对所述绝对值信号按位作或运算，得到或信号；为所述或信号的第i至j位生成对应的锁定指示信号，使得所述锁定指示信号具有为“0”的初始值，且当所述或信号的第k位为“1”时，在下个时钟周期将与该位对应的锁定指示信号置“1”并保持，其中i、j为整数，且0≤i≤j-1，j≤N-2，k为整数，且i≤k≤j，时钟周期为t，t＞0；以与所述或信号的第i至j位对应的锁定指示信号分别控制j-i+1个多路复用器，所述多路复用器分别具有第一输入端、第二输入端以及输出端，且与所述或信号的第m位对应的锁定指示信号控制的多路复用器的输出端连接与所述或信号的第m+1位对应的锁定指示信号控制的多路复用器的第一输入端，其中m为整数，且i≤m≤j-1，与所述或信号的第k位对应的锁定指示信号控制的多路复用器的第二输入端具有预先设定的值为j-k的第二输入端信号，与所述或信号的第i位对应的锁定指示信号控制的多路复用器的第一输入端还具有预先设定的第一输入端信号j-i+1，当锁定指示信号为“1”时，该锁定指示信号控制的多路复用器在下个时钟周期输出第二输入端的信号，否则，输出第一输入端的信号；在第g个时钟周期，获取与所述或信号的第j位对应的锁定指示信号控制的多路复用器的输出端的信号S，g＝T/t，且g为整数；将各所述有符号N位数字信号向左移位并输出，移位的位数为信号S所表示的十进制数。

所述步骤可在FPGA中实现。

本发明可用于束流位置测量，在不使用具有增益调节功能的射频前端模块的情况下，利用商业数字信号处理板对储存环上的窄带信号进行处理，使之能随束流信号的强弱自动进行数字域的增益放大，经过一系列处理之后的信号在高位仍具有足够的有效位，提高束流位置分辨率，有效解决了通用的商业数字信号处理板因缺少专用的射频前端带来的在束流位置测量上的应用局限性。另外，由于直接利用ADC采样信号，而不是基于反馈原理，因此能进行快速的自动增益控制。对于上海光源，储存环信号的采样率为169倍回旋频率，在信号处理的短时间内束流的流强可以认为恒定，因此在部分填充模式下最长需要169个时钟周期可以得到稳定的移位位数。最后，本发明基于FPGA的数字逻辑实现，并行、高速且稳定。

附图说明

图1为加速器中束流示意图；

图2为数字加法示意图；

图3为数字加法、乘法示意图；

图4为对输入信号移位后的数字加法、乘法示意图；

图5为四通道采样后信号示意图；

图6为自动增益控制的实现示意图；

图7为四通道数字信号与其绝对值信号截图；

图8为四通道绝对值信号相或之后截图；

图9为或信号与锁定指示信号截图；

图10为移位链上各环的输出截图；

图11为经过移位后各通道输出；

图12为四通道数据移位后示意图。

具体实施方式

下面根据附图，给出本发明的较佳实施例，并予以详细描述，使能更好地理解本发明的功能、特点。

为进行束流位置测量，通用商业数字信号处理板需要有分别对应于四个通道的四片ADC芯片，分别采样四个探头检测到的电极信号强度。

为获得加速器储存环上逐圈、快获取、满获取等不同速率的位置信号，需要对ADC采样后的数字信号进行进一步的处理，这是在FPGA中进行的。

FPGA因其用户可编程性、高速并行与低功耗等多种特性，广泛应用于数字信号处理的各种领域。在数字信号处理中不可避免的是因为位扩展而导致的位截断问题。以加法为例，设两个有符号的四位数据x＝7，y＝7，则x+y＝14。在FPGA中的运算过程如图2。可见，经过加法运算之后数据扩展了一位。如果是乘法运算，则数据位扩展一倍。而信号的处理过程往往是一系列的乘加运算等的组合，如果每级运算的有效位都保留的话，最后运算结果位数是相当可观的。但在通讯等领域，主要关心的是信号频域部分，对信号进行固定位数的移位导致的幅度增减并不会影响其频域特性。

与通讯等领域类似，在加速器的束流位置信号处理中，为减少输出结果位数，往往会在每级运算后对结果进行低位截断，保留高位作为下级运算的输入。

但若输入信号强度比较低，AD采样后的有效位比较少，经过多级运算后保留的高位数据可能已经没有有效信号，或很少。以图3为例，四位的有符号数据x＝3，y＝3，经过加运算后结果为6，再进行乘法运算6×6＝36，则扩展为10位数据0000100100，高4位已经没有有效位。若需要在高四位获得有效数据，必须要对输入信号进行移位增益调节，使运算结果的高位有更多有效位。

如图4所示，经过移位后，运算结果在高四位也有有效信号位。

以16位ADC为例，四通道射频信号经过采样后的数据假设如图5所示。电子束在轨道中以接近光速运行，以上海光源为例，一秒钟大概运行70万圈。在一秒钟内，可以认为信号强度不变，因此ADC的信号有效位基本固定。同时因束流位置的偏移，各探头感应到的信号强度各不相同，经过ADC采样之后他们16位数据的信号有效位可能也有差异。

本实施例具有四通道输入，各通道有一片16位ADC芯片，另有一片高性能FPGA的商业数字信号处理板采集加速器储存环上信号作为输入信号。在ModelSim下进行仿真，为便于观察，只有A、C两路接了信号，B、D两路悬空。

如图6所示，首先对ADC采样之后的以二进制补码表示的各通道有符号数字信号取绝对值，得到对应的绝对值信号。该有符号数字信号是周期为T的周期信号，T＞0。为方便描述起见，假设数字信号为N位，从高位到低位依次为第N-1位，第N-2位，……，第0位，N＝8×2ⁿ，n为非负整数。如图7所示，rx_a_16b、rx_b_16b、rx_c_16b、rx_d_16b分别为ADC采样之后的以二进制补码表示的A、B、C、D四个通道的有符号16位整数，其对应的绝对值信号分别为rx_a_16b_abs、rx_b_16b_abs、rx_c_16b_abs、rx_d_16b_abs。rx_a_16b_abs、rx_b_16b_abs、rx_c_16b_abs、rx_d_16b_abs的高位都有一定的零，其中公共无效位就是我们需要左移的位数。

其次，对各绝对值信号按位作或运算，得到或信号，结果如图8所示。从图8可以看到，或运算之后信号高4位一直没有数据。直观上我们可以判断应该要对输入信号左移三位(第四位则作为符号位应保留)。

再次，为或信号的第i至j位生成对应的锁定指示信号，i、j为整数，且0≤i≤j-1，j≤N-2。由于在本实施例中N＝16(即n＝1)，最高位第15位作为符号位，在取绝对值时肯定是0，因此不必检测。另外，在没有接入信号的情况下，噪声信号水平也能达到几十的水平，因此，低位也不必检测。本实施例中的检测范围为第14到4位，即i＝4，j＝14。如图9所示，inp_mod_check(14:4)是或信号的第14到4位，inp_lock(10:0)是其对应的锁定指示信号，rx_clk是时钟信号，时钟周期为t，t＞0。其中与inp_mod_check(k)对应的锁定指示信号是inp_lock(j-k)，k是整数，且i≤k≤j。如图9所示，所述锁定指示信号具有为“0”的初始值，且一旦inp_mod_check(14:4)中的某位出现“1”，在下个时钟周期将与该位对应的锁定指示信号置“1”并保持。由图9可知，在第二个时钟周期，或信号inp_mod_check(11)、inp_mod_check(6)、inp_mod_check(5)、inp_mod_check(4)为“1”，因此在第三个时钟周期，inp_lock(3)、inp_lock(8)、inp_lock(9)、inp_lock(10)置“1”并保持。同样地，在第四个时钟周期，inp_lock(4:7)置“1”并保持。但inp_lock(2:0)始终没有置“1”。

然后，利用锁定指示信号确定移位位数。如图6所示，以与或信号的第i至j位对应的锁定指示信号分别控制j-i+1个多路复用器，各多路复用器分别具有第一输入端、第二输入端以及输出端，且与或信号的第m位对应的锁定指示信号inp_lock(j-m)控制的多路复用器inp_mov_r(m-i)的输出端连接与或信号的第m+1位对应的锁定指示信号inp_lock(j-m-1)控制的多路复用器inp_mov_r(m-i+1)的第一输入端，其中m是整数，且i≤m≤j-1，与或信号的第k位对应的锁定指示信号inp_lock(j-k)控制的多路复用器inp_mov_r(k-i)的第二输入端具有预先设定的值为j-k的第二输入端信号，与或信号的第i位对应的锁定指示信号inp_lock(j-i)控制的多路复用器inp_mov_r(0)的第一输入端还具有预先设定的第一输入端信号j-i+1，当锁定指示信号为“1”时，该锁定指示信号控制的多路复用器在下个时钟周期输出第二输入端的信号，否则，输出第一输入端的信号。在第g个时钟周期，获取与或信号的第j位对应的锁定指示信号inp_lock(0)控制的多路复用器inp_mov_r(j-i)的输出端的信号S，该信号S所表示的十进制数就是移位位数，g＝T/t，且g为整数。由于inp_lock(0)＝0，因此其控制的多路复用器inp_mov_r(10)的输出为其第一输入端的信号，即inp_mov_r(9)的输出信号。按此分析，由于inp_lock(1)与inp_lock(2)都等于0，则inp_mov_r(10)的输出最终由inp_mov_r(7)的输出决定。由于在第三个时钟周期inp_lock(3)＝1，因此在第四个时钟周期inp_mov_r(7)输出第二输入端的信号，即“0011”。在传递三个时钟周期后，也即在第7个时钟周期，inp_mov_r(10)的输出信号S为“0011”。inp_lock(3)＝1说明inp_mod_check(14-3)＝1，即inp_mod_check(11)＝1，也就是说原信号在第11位开始有信号。从图10中可看到整个输出移位链的级联过程。最终输出inp_mov_r(10)＝“0011”(即应左移3位)并保持，结果与我们直观判断的移位位数一致。

根据移位位数对取绝对值之前的数字信号向左移位并输出。从图11可见，移位后的低三位都为0，移位目的实现。图12为四通道数据移位后示意图。

对于束流位置运算来说，因为是对四通道信号进行差比和，四通道进行统一的移位运算造成的数值增大2^s(s为左移的位数)对结果没有影响。

显然，在上述教导下，可能对本发明进行多种修正和变型。例如，ADC采样后的数字信号可以是8位、32位、64位等，用来生成锁定指示信号的或信号的指定位也可以根据应用而调整。在所附权利要求的范围内，本发明可以以不同于具体描述的方式实施。

Claims

1.一种数字信号的自动增益控制方法，所述数字信号是以二进制补码表示的多通道有符号N位数字信号，且该有符号N位数字信号是周期为T的周期信号，其中N＝8×2ⁿ，n为非负整数，T＞0，该方法包括以下步骤：

将各所述有符号N位数字信号转换成对应的绝对值信号；

对所述绝对值信号按位作或运算，得到或信号；

为所述或信号的第i至j位生成对应的锁定指示信号，使得所述锁定指示信号具有为“0”的初始值，且当所述或信号的第k位为“1”时，在下个时钟周期将与该位对应的锁定指示信号置“1”并保持，其中i、j为整数，且0≤i≤j-1，j≤N-2，k为整数，且i≤k≤j，时钟周期为t，t＞0；

以与所述或信号的第i至j位对应的锁定指示信号分别控制j-i+1个多路复用器，所述多路复用器分别具有第一输入端、第二输入端以及输出端，且与所述或信号的第m位对应的锁定指示信号控制的多路复用器的输出端连接与所述或信号的第m+1位对应的锁定指示信号控制的多路复用器的第一输入端，其中m为整数，且i≤m≤j-1，与所述或信号的第k位对应的锁定指示信号控制的多路复用器的第二输入端具有预先设定的值为j-k的第二输入端信号，与所述或信号的第i位对应的锁定指示信号控制的多路复用器的第一输入端还具有预先设定的第一输入端信号j-i+1，当锁定指示信号为“1”时，该锁定指示信号控制的多路复用器在下个时钟周期输出第二输入端的信号，否则，输出第一输入端的信号；

在第g个时钟周期，获取与所述或信号的第j位对应的锁定指示信号控制的多路复用器的输出端的信号S，g＝T/t，且g为整数；

将各所述有符号N位数字信号向左移位并输出，移位的位数为信号S所表示的十进制数。

2.如权利要求1所述的多通道数字信号自动增益控制方法，其特征在于，n＝1。

3.如权利要求2所述的多通道数字信号自动增益控制方法，其特征在于，i＝4，j＝14。

4.如权利要求1至3中任一项所述的多通道数字信号自动增益控制方法，其特征在于，所述步骤是在FPGA中实现的。