CN101964499A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101964499A
CN101964499A CN2010102328417A CN201010232841A CN101964499A CN 101964499 A CN101964499 A CN 101964499A CN 2010102328417 A CN2010102328417 A CN 2010102328417A CN 201010232841 A CN201010232841 A CN 201010232841A CN 101964499 A CN101964499 A CN 101964499A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
cutting zone
electrode
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102328417A
Other languages
English (en)
Other versions
CN101964499B (zh
Inventor
增井勇志
荒木田孝博
城岸直辉
幸田伦太郎
近藤幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101964499A publication Critical patent/CN101964499A/zh
Application granted granted Critical
Publication of CN101964499B publication Critical patent/CN101964499B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。该半导体装置包括：基板，具有上面、下面和侧面；光学功能单元形成在上面上；多个电极焊垫，形成在下面上；以及配线，至少形成在侧面上，并且电连接光学功能单元和多个电极焊垫中的至少一个。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，该半导体装置在基板的表面和背面上具有电极焊垫和功能部件(发光层、受光层和集成电路)，并且在基板的侧面还具有将它们电连接的配线。
背景技术
在垂直腔面发射激光二极管(VCSEL)中，在基板上形成柱状台(post-shaped mesa)。多层反射器形成在该台的上部和下部中，并且作为发光区域的有源层形成在多层反射器之间。此外，环形上电极形成在台的上面，并且下电极形成在基板的背面上。在激光二极管中，电流从上电极和下电极注入到有源层，由此通过电子和空穴的复合而产生光。光被成对的多层反射器反射，在预定波长处发生激光振荡，并且光作为激光束从台的上面发射到外部。
在激光二极管中，在电极焊垫仅形成在基板表面(台侧的面)和背面之一上的情况下，可以采用利用Au块的倒装芯片接合。因为倒装芯片接合不需要配线，所以降低了安装成本，并且高频特性很好。在980nm波长带的激光二极管中，GaAs基板透射所产生的光。因此，通过采用基板侧作为光出射面且在台侧上形成电极焊垫，可以进行倒装芯片接合。然而，在780nm波长带和850nm波长带的激光二极管中，GaAs基板吸收所产生的光。因此，必须采用台侧作为出光面，在基板中形成贯通电极，并且在基板的背面上通过贯通电极形成电极焊垫(见日本特开第No.2003-142775号)。
发明内容
为了形成贯通电极，必须通过蚀刻在基板中形成通孔，并且必须在通孔的侧面上形成金属膜。然而，在基板的厚度为约100μm的情况下，通孔的直径也变为约100μm，从而芯片尺寸必须设定到其中能形成通孔的尺寸。结果，造成每个晶片的芯片产率劣化的缺点。
这样的缺点不仅发生在VCSEL中，而且也发生在所有的带有贯通电极的半导体装置中。
所希望的是提供实现提高的产率的半导体装置及其制造方法。
本发明实施例的半导体装置包括具有上面、下面和侧面的基板。该半导体装置具有：形成在上面的光学功能单元；形成在下面上的多个电极焊垫；以及配线，至少形成在侧面上，并且电连接光学功能单元和多个电极焊垫的至少一个。
在本发明实施例的半导体装置中，通过至少在基板的侧面上形成的配线，形成在基板的一面上的光学功能单元与在基板另一面侧的电极焊垫彼此电连接，而不形成贯通电极。因此，不必设定芯片尺寸到其中能够形成贯通电极的尺寸。
本发明实施例的制造半导体装置的第一方法包括下面的步骤(A1)至(A3)：
(A1)第一步骤，在由网格状的切割区域围绕的每个芯片区域中，在具有上面和下面的基板的上面上形成光学功能单元，并且在该上面跨切割区域形成多个第一金属层，其中基板将要沿着网格状的切割区域被切割；
(A2)第二步骤，在基板中包括该切割区域的位置形成暴露第一金属层在基板侧的面的通孔，在每个芯片区域在所述下面中形成多个电极焊垫，并且形成通过通孔电连接第一金属层和电极焊垫的第二金属层；以及
(A3)第三步骤，沿着切割区域切割基板，并且至少切割第一金属层和第二金属层中的该第一金属层，以将基板划片成芯片。
在本发明实施例的制造半导体装置的第一方法中，在将基板分成芯片时，至少第一金属层和第二金属层中的第一金属层作为形成在通孔中的贯通电极被切割。因此，不必设定芯片的尺寸到其中能够形成贯通电极的尺寸。
本发明实施例的制造半导体装置的第二方法包括下面的步骤(B1)至(B2)：
(B1)第一步骤，在由网格状的切割区域围绕的每个芯片区域中，在具有上面和下面的基板的上面上形成光学功能单元，并且在基板的上面跨切割区域形成多个凹进，并且形成从光学功能单元延伸到凹进的底面的多个金属层，其中基板将要沿网格状的切割区域被切割；
(B2)第二步骤，通过蚀刻基板暴露该金属层在凹进的底面侧的面，之后，在该芯片区域的每一个中在该下面形成多个电极焊垫，并且使形成在该芯片区域的每一个中的该多个电极焊垫的至少一个与该金属层接触；以及
(B3)第三步骤，沿着切割区域切割基板且切割凹进，以将基板划片成芯片。
在本发明实施例的制造半导体装置的第二方法中，在将基板分成芯片时，凹进被切割。因此，不必设定芯片的尺寸到其中能够形成贯通电极的尺寸。
在本发明实施例的半导体装置、制造半导体装置的第一方法和制造半导体装置的第二方法中，不必设定芯片尺寸到能够形成贯通电极的尺寸。因此，与在芯片中形成贯通电极的情况相比，芯片尺寸较小，并且产率得到改善。
本发明的其它的和进一步的目标、特征和优点通过下面的描述将更加明显易懂。
附图说明
图1是根据本发明第一实施例的激光二极管的俯视图；
图2是图1所示激光二极管的背面图；
图3是图1的激光二极管沿着A-A线剖取的截面图；
图4是图1的激光二极管沿着B-B线剖取的截面图；
图5A和5B是用于说明图1的激光二极管的制造工艺的截面图；
图6A和6B是用于说明图5A和5B的后续工艺的截面图；
图7A和7B是用于说明图6A和6B的后续工艺的截面图；
图8A和8B是用于说明图7A和7B的后续工艺的截面图；
图9是图8A和8B中基板的俯视图；
图10是图8A和8B中基板的背视图；
图11是图1中的激光二极管的修改的俯视图；
图12是图11中的激光二极管的背视图；
图13是图11中的激光二极管的制造工艺的俯视图；
图14是图13中基板的背视图；
图15是本发明第二实施例的激光二极管的俯视图；
图16是图15中的激光二极管的背视图；
图17是图15中的激光二极管沿着A-A线剖取的截面图；
图18是图15中的激光二极管沿着B-B线剖取的截面图；
图19A和19B是用于说明图15中的激光二极管的制造工艺的截面图；
图20A和20B是用于说明图19A和19B的后续工艺的截面图。
具体实施方式
下面，将参考附图详细描述执行本发明的方式。描述将以下面的顺序给出。
1.第一实施例(图1至10)
-部分贯通电极形成在芯片拐角的示例
-贯通电极的接合面设置在基板的上面侧的示例
2.第一实施例的修改(图11至14)
-部分贯通电极形成在芯片边部的示例
3.第二实施例(图15至20)
-部分贯通电极形成在芯片拐角的示例
-贯通电极的接合面设置在基板的下面侧的示例
4.第二实施例的修改
-部分贯通电极形成在芯片边部的示例
第一实施例
图1是根据本发明第一实施例的垂直腔面发射激光二极管1的俯视图。图2是该激光二极管1的背面图。图3是图1的激光二极管1沿着A-A线剖取的截面图。图4是图1的激光二极管1沿着B-B线剖取的截面图。
激光二极管1是具有适合于倒装芯片接合的结构的芯片。例如，激光二极管1具有在基板10的上面侧的一个或多个台(mesa)19(将在稍后描述)和在基板10的背面的多个电极焊垫25(将在稍后描述)，电极焊垫25电连接到台19。激光二极管1的芯片区域通常基于处理芯片时的可操作性和芯片的布局等来决定，并且例如是大致一边的长度L为150μm的正方形区域(150μm×150μm)。
激光二极管1在基板10的上面侧上具有半导体层20。半导体层20例如通过从基板10侧开始堆叠下接触层11、下DBR层12、下覆层13、有源层14、上覆层15、电流窄化层16、上DBR层17和上接触层18而构建。
整个半导体层20用作柱型台19(光学功能单元)。台19的直径例如为约30μm。在台19的侧面，形成多个台阶。例如，台阶形成在下接触层11和下DBR层12之间的界面中，并且下接触层11的外边缘用作基底11A。例如，台阶还形成在下DBR层12和下覆层13之间的界面中。该台阶不是必须形成在界面中。
基板10例如为GaAs基板。基板10可以具有绝缘性、高电阻或低电阻。基板10具有上面10A、下面10B和侧面10C。侧面10C具有两个角10D和两个凹口(notch)10E。两个角10D设置为在芯片的对角线上彼此相反。两个凹口10E设置为在芯片的另一个对角线上彼此相反，并且形成在芯片(激光二极管1)的角处。凹口10E例如为通孔10H的一部分，该通孔10H通过在制造工艺中从后侧选择性蚀刻基板10而形成，并且凹口10E例如通过沿着切割区域10F(将在稍后描述)切割基板10而形成
下接触层11例如由n型GaAs制作。下DBR层12通过交替堆叠低折射系数层(未示出)和高折射系数层(未示出)而构建。低折射系数层例如由n型Alx1Ga1-x1As(0＜x1＜1)制造，其光学厚度为λ/4(λ表示振荡波长)。另一方面，高折射系数层例如由n型Alx2Ga1-x2As(0＜x2＜1)制造，其光学厚度为λ/4。n型杂质的示例为硅(Si)和硒(Se)。
下覆层13例如由Alx3Ga1-x3As(0＜x3＜1)制造。有源层14例如由GaAs基材料制造，并且与未氧化区域16B(将在稍后描述)相对的区域用作发光区域13A。上覆层15例如由Alx4Ga1-x4As(0＜x4＜1)制造。尽管在下覆层13、有源层14和上覆层15中优选不包含杂质，但是可以包含p型或n型杂质。p型杂质的示例为锌(Zn)、镁(Mg)和铍(Be)。
电流窄化层16具有在对应于台19外缘的部分中的氧化区域16A，并且具有在对应于台19中心的部分中的未氧化区域16B。未氧化区域16B例如由p型Alx5Ga1-x5As(0＜x5≤1)制造，并且用作电流注入区域，用于将电流从上电极22(将在稍后描述)注入有源层14中。氧化区域16A由包含Al2O3(氧化铝)的材料制造，并且如稍后所述，通过从台19的侧面氧化要被氧化的层16D中包含的高浓度Al而获得。因此，氧化区域16A用作电流狭窄区域，以使要注入到有源层14的电流变窄。要氧化的层16D由从构建半导体层20的层非常容易氧化的材料制造。
上DBR层17通过交替堆叠低折射系数层(未示出)和高折射系数层(未示出)形成。低折射系数层例如由p型Alx6Ga1-x6As(0＜x6＜1)制造，其光学厚度为λ/4。另一方面，高折射系数层例如由p型Alx7Ga1-x7As(0＜x7＜1)制造，其光学厚度为λ/4。上接触层18例如由p型GaAs制造。
在本实施例的激光二极管1中，例如，保护膜21形成在台19的上面和侧面以及台19的***区域的表面上。环状的上电极22形成在台19的上面(上接触层18的表面)上。开口22A形成在上电极22的中心区域中，即对应于未氧化区域16B的区域中。上电极22电连接到台19的上面(上接触层18的表面)。
两个金属层23(第一金属层)形成在基板10的上面侧。两个金属层23形成在基板10中对应于凹口10E的部分中，并且设置为相对于其间的台19彼此相对。两个金属层23的每一个都形成在芯片的角上，并且例如具有扇形形状。金属层23的每一个都形成为与基板10的上面10A和金属层24(将在稍后描述)的表面接触，并且电连接到金属层24。
两个金属层24(第二金属层)形成在基板10的背侧。两个金属层24形成在基板10的凹口10E中，以与基板10的侧面10C和金属层23的背面接触。两个金属层24的每一个都形成在芯片的角上，并且例如具有扇形形状。金属层23和24例如通过切割贯通电极40形成，如稍后详细描述。
两个电极焊垫25形成在基板10的下面10B上。两个电极焊垫25是用于激光二极管1的倒装芯片接合的焊垫。两个电极焊垫25形成为接近芯片背面的中心，并且例如具有圆形形状。电极焊垫25形成为与金属层24接触。电极焊垫25中的一个通过金属层23和24和连接件28(将在稍后描述)电连接到上电极22。就是说，金属层23和24和连接件28具有配线件的作用，以电连接电极焊垫25中的一个和上电极22。另一个电极焊垫25通过金属层23和24以及连接件27(将在稍后描述)电连接到下电极26(将在稍后描述)。就是说，金属层23和24以及连接件27具有配线件的作用，以电连接另一个电极焊垫25和下电极26。
下电极26形成在台19侧面的基底11A上。下电极26电连接到基底11A(下接触层11)，并且例如具有C形状。连接件27提供在下电极26和一个金属层23之间。连接件27电连接下电极26和一个金属层23。连接件28提供在上电极22和没有连接到下电极26的金属层23之间。连接件28电连接上电极22和没有连接到下电极26的金属层23。
保护膜21例如由诸如氧化物或氮化物的绝缘材料形成，并且在连接件28和台19的侧面之间进行隔离。金属层23和24、电极焊垫25以及连接件27和28例如通过依次堆叠钛(Ti)层、铂(Pt)层和金(Au)层而构造。下电极26具有通过例如从下接触层11开始依次堆叠金(Au)和锗(Ge)的合金层、镍(Ni)层和金(Au)层而获得的结构，并且电连接到下接触层11。
本实施例的激光二极管1例如制造如下。
图5A和5B至图10图解了按着步骤顺序的制造方法。图5A和5B至图8A和8B的每一个都图解了在制造工艺中基板一部分的截面构造，图9图解了图8A和8B的基板的上面的部分构造，而图10图解了图8A和8B的基板的底面的部分构造。图9和10中的虚线图解了为了将基板10分成小芯片的划片位置。
在该实施例中，通过例如MOCVD(金属有机化学气相沉积)在由GaAs制造的基板10上形成半导体层20。作为III-V族化合物半导体的材料，例如，可以采用三甲基铝(TMA)、三甲基镓(TMG)、三甲基铟(TMIn)或砷化三氢(AsH3)。作为施主杂质的材料，例如，采用H2Se。作为受体杂质的材料，例如，采用二甲基锌(DMZ)。
首先，在基板10的上面10A上，依次堆叠下接触层11、下DBR层12、下覆层13、有源层14、上覆层15、要被氧化的层16D、上DBR层17和上接触层18(图5A)。要被氧化的层16D是在稍后描述的氧化工艺中被氧化的层，以变为电流窄化层16，并且例如由AlAs制造。
接下来，例如，选择性蚀刻下覆层13、有源层14、上覆层15、电流窄化层16、上DBR层17和上接触层18。通过蚀刻，柱状台19D形成在被网格形状的切割区域(未示出)围绕的每个芯片区域(未示出)中，其中基板10将要沿着该网格形状的切割区域被切割(图5B)。结果，要被氧化的层16D暴露在台19D的侧面。
接下来，在水蒸气环境中高温下进行氧化工艺，以从台19D的侧面选择性氧化要被氧化的层16D中的Al(图6A)。通过氧化，台19D在要被氧化的层16D中的外缘区域变为包含Al2O3(氧化铝)的氧化区域16A，并且该台19D中的中心区域变为未氧化区域16B。以这样的方式，形成电流窄化层16。随后，环形上电极22形成在台19D的上面(上接触层18的上面)上(图6A)。
接下来，例如，选择性蚀刻下DBR层12中不与台19D相对的部分。通过蚀刻，形成侧面上具有台阶的柱状台19E(图6B)。随后，在台19E周围，形成C状下电极26，以围绕台19E(图6B)。
接下来，选择性蚀刻下接触层11中不与台19E和下电极26相对的部分。通过蚀刻，在基板10的上面10A，形成侧面具有基底11A的柱状台19(图7A)。随后，两个金属层23D在基板10的上面中跨切割区域10F形成(图7A)。
切割区域10F是在稍后的工艺中将基板10划片成芯片(激光二极管1)时沿其切割基板10的区域。在基板10的上面上切割区域10F设计成网格。在划片基板10时切割金属层23D，由此变为金属层23。金属层23D例如具有圆形形状，并且其直径例如为约100μm。
接下来，形成覆盖台19的上面、侧面和外周表面的保护膜21(图7B)。随后，形成连接件27和连接件28，连接件27电连接下电极26和一个金属层23，连接件28电连接上电极22和金属层23没有与下电极26连接的一个(图7B)。之后，基板10的下面10B研磨以调整基板10到预定厚度。基板10的厚度优选到在稍后的工艺中易于形成通孔10H的程度。
接下来，在基板10中形成多个通孔10H。具体地讲，使金属层23D的基板10侧的表面S1暴露的通孔10H形成在基板10中包括切割区域10F的部分中(图8A)。就是说，通孔10H跨切割区域10F形成。随后，多个电极焊垫25(未示出)形成在基板10的下面10B上。如上所述，芯片区域是由网格状的切割区域10F围绕的区域。
接下来，形成用于通过通孔10H电连接金属层23D和电极焊垫25的金属层24D。以这样的方式，贯通电极40形成在基板10上。电极焊垫25和金属层24D可以同时(一次全部地)形成。在划片基板10时切割金属层24D，由此变为金属层24。金属层24D从基板10的下面10B侧看时具有例如圆形形状，并且其直径例如为约100μm，与金属层23D相同。
图9图解了在形成金属层23D的阶段基板10的上面10A侧的布局示例。图10图解了在形成金属层24D的阶段基板10的下面10B侧的布局示例。如上所述，金属层23D和24D跨切割区域10F形成，进一步讲，形成在切割区域10F的交叉部10X上。就是说，金属层23D和24D(贯通电极40)没有形成在由切割区域10F围绕的每个芯片区域10G中，而是跨作为芯片区域10G的边界的切割区域10F形成。
尽管未示出，但是基板10沿着切割区域10F切割，并且切割金属层23D和24D(贯通电极40)，由此将基板10划片成芯片。以这样的方式，制造了本实施例的激光二极管1。
接下来，将描述激光二极管1的作用与效果。
在激光二极管1中，当预定的电压施加到上电极22和下电极26时，电流通过未氧化区域16B注入有源层14，并且通过电子和空穴的复合而发光。该光被成对的上DBR层17和下DBR层12反射，以预定的波长产生激光振荡，并且作为激光束从开口22A向外发光。
在现有技术中，在制造能够倒装芯片安装的器件时，在晶片上的芯片区域(由切割区域围绕的区域)中形成每个直径为约100μm的贯通电极。因此，芯片区域的面积为约一个边长为300μm的300μm×300μm的正方形的面积，并且来自一个晶片的产率不可避免地下降。
另一方面，在该实施例中，在制造工艺中，金属层23D和24D(贯通电极40)跨作为芯片区域10G边界的切割区域10F形成。在切割贯通电极40后，贯通电极40在侧面10C上剩下的部分可以用作配线。因此，芯片区域10G的尺寸不必设定到其中能够形成贯通电极40的尺寸。例如，芯片区域10G的面积可以设定到一个边长为150μm的正方形的面积(150μm×150μm)。结果，与贯通电极形成在芯片中的现有情况相比，芯片尺寸允许制作得较小，并且改善产率。
第一实施例的修改
尽管在该实施例中凹口10E形成在芯片的角上，但是例如，如图11和12所示，它可以形成在芯片的边上。在这样的情况下，在制造工艺中，例如，如图13和14所示，跨切割区域10F的交叉部10X之外的部分形成金属层23D和24D是足够的。
第二实施例
现在，将描述根据本发明第二实施例的垂直腔面发射激光二极管2。图15是激光二极管2的俯视图。图16是图15的激光二极管2的背面图。图17图解了图15的激光二极管2沿着A-A线剖取的截面构造。图18图解了图15的激光二极管2沿着B-B线剖取的截面构造。
与前述实施例的激光二极管1一样，激光二极管2是具有适合于倒装芯片接合的结构的芯片。例如，激光二极管2在基板10的上面10A侧具有一个或多个台19，并且在基板10的背面侧具有电连接到台19的多个电极焊垫25。激光二极管2与激光二极管1的区别在于，相对于接合面40A设置为与基板10的上面10A齐平，金属层23和24之间的接合面40A设置为与基板10的下面10B齐平。下面，将主要描述与前述实施例的不同点，并且将适当省略与前述实施例共同点的描述。
在该实施例中，如上所述，接合面40A设置为与基板10的下面10B齐平。因此，在激光二极管2的背面侧不存在凹口10E引起的不平坦，而是背面侧几乎是平坦的。
根据该实施例的激光二极管2可以制造如下。
图19A和19B以及图20A和20B图解了按着步骤顺序的制造方法。图19A和19B以及图20A和20B示出了制造工艺中基板一部分的截面构造。
首先，以与上述实施例类似的方式，形成至下电极26的部分(图5A、5B、6A和6B)。
接下来，例如，选择性蚀刻下接触层11中不与台19E和下电极26相对的部分，由此形成在侧面上具有基底11A的柱状台19(图19A)。随后，多个凹进(dent)50形成在基板10中。更具体地讲，两个凹进50形成在台19的***，并且形成在每个台19的基板10中包括切割区域10F的位置(图19A)。就是说，凹进50形成为跨切割区域10F延伸。凹进50的深度达到不穿透基板10的程度。基板10在凹进50的底面和基板10的下面10B之间剩下很薄。
接下来，两个金属层23D形成为从基板10的上面10A延伸到凹进50的底面，并且在基板10的上面10A中跨切割区域10F延伸(图19B)。在分割基板10时切割金属层23D，以由此变为金属层23。金属层23D例如具有圆形形状，并且其直径例如为约100μm。
接下来，形成覆盖台19的上面、侧面和周边表面的保护膜21(图19B)。随后，形成连接件27和28(图19B)。之后，研磨基板10的下面10B，以暴露金属层23D中基板10侧的面(图19B)。
接下来，多个电极焊垫25(未示出)形成在基板10的下面10B中。之后，形成电连接金属层23D和电极焊垫25的金属层24D。以这样的方式，贯通电极40形成在基板10上。电极焊垫25和金属层24D可以同时(一次全部)形成。在分割基板10时切割金属层24D，通过切割金属层24D，变为金属层24。当从基板10的下面10B侧看时，金属层24D例如具有圆形形状，并且与金属层23D一样，其直径例如为约100。
尽管没有示出，但是基板10沿着切割区域10F切割，并且切割金属层23D和24D(贯通电极40)，由此将基板10分割成芯片。以这样的方式，制造了该实施例的激光二极管2。
接下来，将描述激光二极管2的作用与效果。
在激光二极管2中，当预定的电压施加在上电极22和下电极26两端时，电流通过未氧化区域16B诸如到有源层14，并且通过电子和空穴的复合而发光。该光被成对的下DBR层12和上DBR层17反射，以预定的波长产生激光振荡，并且作为激光束从开口22A向外发光。
在第二实施例中，以与前述实施例类似的方式，在制造工艺中，金属层23D和24D(贯通电极40)跨作为芯片区域10G边界的切割区域10F形成。通过切割贯通电极40，获得芯片。在切割贯通电极40后，贯通电极40在侧面10C上剩下的部分可以用作配线。因此，芯片区域10G的尺寸不必设定到其中能够形成贯通电极40的尺寸。例如，芯片区域10G的面积可以设定到一个边长为150μm的正方形的面积(150μm×150μm)。结果，与贯通电极形成在芯片中的现有情况相比，芯片尺寸允许制作得较小，并且改善产率。
第二实施例的修改
尽管在第二实施例中凹口10E形成在芯片的角上，但是例如，与第一实施例的修改一样，它可以形成在芯片的边上。
在第二实施例的制造工艺中，取代形成连接件27和28后研磨基板10的下面10B，可以进行另外的工艺。例如，通过蚀刻基板10的下面10B中的与凹进50的底面相对的区域的全部或部分，可以暴露金属层23D中的凹进50的底面侧的面。
尽管本发明通过实施例及它们的修改进行了描述，但是本发明不限于实施例，而是可以进行各种修改。
例如，尽管本发明在前述实施例等中已经采用垂直腔面激光二极管作为示例进行了描述，但是本发明也可以应用于其它的半导体装置，如发光二极管或光电二极管。
尽管本发明在前述实施例等中已经采用AlGaAs化合物激光二极管作为示例进行了描述，但是本发明也可以应用于其它的化合物激光二极管，如GaInP、AlGaInP、InGaAs、GaInP、InP、GaInN或GaInNAs化合物激光二极管。
本申请包含2009年7月23日提交日本专利局的日本优先权专利申请JP2009-172407中公开的相关主题事项，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (13)

1.一种半导体装置，包括：
基板，具有上面、下面和侧面；
光学功能单元，形成在所述上面上；
多个电极焊垫，形成在所述下面上；以及
配线，至少形成在所述侧面上，并且电连接所述光学功能单元和所述多个电极焊垫中的至少一个。
2.根据权利要求1所述的半导体装置，其中所述配线通过切割贯通电极而形成。
3.根据权利要求1所述的半导体装置，其中所述配线通过使形成在所述上面侧的第一金属层和形成在所述下面侧的第二金属层彼此接触而形成。
4.根据权利要求1所述的半导体装置，其中所述基板具有凹口，并且所述配线至少形成在所述凹口中。
5.根据权利要求1所述的半导体装置，其中所述凹口形成在所述半导体装置的角部。
6.根据权利要求1所述的半导体装置，其中所述凹口形成在所述半导体装置的边部。
7.根据权利要求1所述的半导体装置，其中所述光学功能单元是激光二极管、发光二极管或光电二极管。
8.一种半导体装置的制造方法，包括：
第一步骤，在由网格形状的切割区域围绕的每个芯片区域中，光学功能单元形成在具有上面和下面的基板的所述上面上，并且在所述上面跨所述切割区域形成多个第一金属层，其中所述基板将沿着所述网格形状的切割区域被切割；
第二步骤，在所述基板中包括所述切割区域的位置处形成暴露所述第一金属层在所述基板侧的面的通孔，在每个所述芯片区域中在所述下面形成多个电极焊垫，并且形成通过所述通孔电连接所述第一金属层和所述电极焊垫的第二金属层；以及
第三步骤，沿着所述切割区域切割所述基板，并且至少切割所述第一金属层和所述第二金属层中的所述第一金属层，以将所述基板划片为芯片。
9.根据权利要求8所述的半导体装置的制造方法，其中在所述第一步骤中，所述多个第一金属层在所述上面形成在所述切割区域的交叉部中。
10.根据权利要求8所述的半导体装置的制造方法，其中在所述第一步骤中，所述多个第一金属层在所述上面跨所述切割区域的交叉部之外的部分形成。
11.一种半导体装置的制造方法，包括：
第一步骤，在由网格形状的切割区域围绕的每个芯片区域中，在具有上面和下面的基板的所述上面上形成光学功能单元，在所述基板的上面跨所述切割区域形成多个凹进，并且形成从所述光学功能单元延伸到所述凹进底面的多个金属层，其中所述基板将沿着所述网格形状的切割区域被切割；
第二步骤，通过蚀刻所述基板暴露所述金属层在所述凹进的底面侧的面，之后，在每个所述芯片区域中在所述基板的所述下面形成多个电极焊垫，并且使形成在每个所述芯片区域中的所述多个电极焊垫的至少一个与所述金属层接触；以及
第三步骤，沿着所述切割区域切割所述基板且切割所述凹进，以将所述基板划片成芯片。
12.根据权利要求11所述的半导体装置的制造方法，其中在所述第二步骤中，通过研磨所述下面暴露所述金属层在所述凹进的底面侧的面。
13.根据权利要求11所述的半导体装置的制造方法，其中在所述第二步骤中，通过选择性蚀刻所述下面中与所述凹进的底面相对的区域的全部或者通过蚀刻所述区域的一部分而暴露所述金属层在所述凹进的底面侧的面。
CN2010102328417A 2009-07-23 2010-07-16 半导体装置及其制造方法 Expired - Fee Related CN101964499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009172407A JP2011029339A (ja) 2009-07-23 2009-07-23 半導体素子およびその製造方法
JP172407/09 2009-07-23

Publications (2)

Publication Number Publication Date
CN101964499A true CN101964499A (zh) 2011-02-02
CN101964499B CN101964499B (zh) 2012-12-12

Family

ID=43497306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102328417A Expired - Fee Related CN101964499B (zh) 2009-07-23 2010-07-16 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20110019709A1 (zh)
JP (1) JP2011029339A (zh)
CN (1) CN101964499B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296173A (zh) * 2013-05-24 2013-09-11 大连德豪光电科技有限公司 具有侧面电极的led芯片及其封装结构
CN108110619A (zh) * 2011-12-24 2018-06-01 普林斯顿光电子学公司 高速垂直腔表面发射激光器的表面封装
CN108461608A (zh) * 2017-02-21 2018-08-28 鼎元光电科技股份有限公司 发光元件及发光元件的制造方法
CN108879319A (zh) * 2017-05-09 2018-11-23 晶元光电股份有限公司 半导体元件
CN112534661A (zh) * 2018-06-04 2021-03-19 ams传感器亚洲私人有限公司 垂直腔表面发射激光设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US10101945B1 (en) 2013-05-29 2018-10-16 EMC IP Holding Company LLC Method and apparatus for enhancing command burst tolerance
JP2017011202A (ja) * 2015-06-25 2017-01-12 京セラ株式会社 発光装置
JP7353299B2 (ja) * 2018-11-20 2023-09-29 ソニーセミコンダクタソリューションズ株式会社 発光デバイス及び発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142775A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 近接場光プローブ集積半導体レーザ及びそれを用いた光記録装置
US20060038191A1 (en) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device
CN101267086A (zh) * 2007-03-15 2008-09-17 富士施乐株式会社 半导体器件和光学装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
JP5034662B2 (ja) * 2006-06-20 2012-09-26 ソニー株式会社 面発光型半導体レーザおよびその製造方法
JP5343245B2 (ja) * 2008-05-15 2013-11-13 新光電気工業株式会社 シリコンインターポーザの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142775A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 近接場光プローブ集積半導体レーザ及びそれを用いた光記録装置
US20060038191A1 (en) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device
CN101267086A (zh) * 2007-03-15 2008-09-17 富士施乐株式会社 半导体器件和光学装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110619A (zh) * 2011-12-24 2018-06-01 普林斯顿光电子学公司 高速垂直腔表面发射激光器的表面封装
CN103296173A (zh) * 2013-05-24 2013-09-11 大连德豪光电科技有限公司 具有侧面电极的led芯片及其封装结构
CN108461608A (zh) * 2017-02-21 2018-08-28 鼎元光电科技股份有限公司 发光元件及发光元件的制造方法
CN108879319A (zh) * 2017-05-09 2018-11-23 晶元光电股份有限公司 半导体元件
US11024768B2 (en) 2017-05-09 2021-06-01 Epistar Corporation Semiconductor device
US11699774B2 (en) 2017-05-09 2023-07-11 Epistar Corporation Semiconductor device
US12027644B2 (en) 2017-05-09 2024-07-02 Ireach Corporation Semiconductor device
CN112534661A (zh) * 2018-06-04 2021-03-19 ams传感器亚洲私人有限公司 垂直腔表面发射激光设备
US11967798B2 (en) 2018-06-04 2024-04-23 Ams Sensors Asia Pte. Ltd. Vertical cavity surface emitting laser devices
CN112534661B (zh) * 2018-06-04 2024-07-16 ams传感器亚洲私人有限公司 垂直腔表面发射激光设备

Also Published As

Publication number Publication date
JP2011029339A (ja) 2011-02-10
CN101964499B (zh) 2012-12-12
US20110019709A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
CN101964499B (zh) 半导体装置及其制造方法
JP7128259B2 (ja) 単一チップ直列接続ｖｃｓｅｌアレイ
US10128633B2 (en) Surface emitting semiconductor laser
CN101800398B (zh) 垂直腔面发射激光器及其制造方法
US8891569B2 (en) VCSEL array with increased efficiency
US8027370B2 (en) Semiconductor device
US11843223B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
CN211295696U (zh) 垂直腔面发射激光器
CN113396486A (zh) 具有电介质dbr的磷化铟vcsel
JP4203747B2 (ja) 面発光型半導体レーザおよびその製造方法、ならびに光モジュール
CN110829179A (zh) 一种垂直腔面发射激光器及其制作方法
US20170345966A1 (en) Method of producing a semiconductor body
US7871841B2 (en) Method for manufacturing semiconductor light-emitting device
US20080205469A1 (en) Optical element
WO2021196368A1 (en) Bottom-emitting multijunction vcsel array
US6465811B1 (en) Low-capacitance bond pads for high speed devices
US11539188B2 (en) Surface emitting laser and method of manufacturing the same
CN102025108B (zh) 激光器二极管
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
JP2005197468A (ja) 光半導体素子及びその製造方法
US20240195151A1 (en) Emitter assembly with locking pillars
CN113872046A (zh) 具有多个堆叠活性区的vcsel设备
TW202425461A (zh) 雷射元件及其半導體元件
JP2006066482A (ja) 面発光型半導体レーザ素子およびその製造方法、並びに光学ユニットおよび光学モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20130716