CN101963755A - 自对准间隔物多重图形化方法 - Google Patents

自对准间隔物多重图形化方法 Download PDF

Info

Publication number
CN101963755A
CN101963755A CN2010102669695A CN201010266969A CN101963755A CN 101963755 A CN101963755 A CN 101963755A CN 2010102669695 A CN2010102669695 A CN 2010102669695A CN 201010266969 A CN201010266969 A CN 201010266969A CN 101963755 A CN101963755 A CN 101963755A
Authority
CN
China
Prior art keywords
photoresist
layer
sept
composition
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102669695A
Other languages
English (en)
Other versions
CN101963755B (zh
Inventor
Y·C·裴
T·卡多拉西亚
刘沂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of CN101963755A publication Critical patent/CN101963755A/zh
Application granted granted Critical
Publication of CN101963755B publication Critical patent/CN101963755B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及自对准间隔物多重图形化方法，提供了一种自对准间隔物多重图形化的方法。该方法包括光刻胶图形的碱性处理且满足高密度的光刻胶图形的形成。该方法在半导体器件制造中有特别的用处。

Description

自对准间隔物多重图形化方法
本申请根据35U.S.C§119(e)要求2009年6月26日提交的号为61/269,600、2009年11月19日提交的号为61/281,553和2009年11月19日提交的号为61/281,681的U.S.临时申请的优先权，这些申请的整个内容在此并入作为参考。
技术领域
本发明一般地涉及电子器件的制造。更具体地，本发明涉及使用自对准间隔物光刻技术形成电子器件的方法。本发明在用于形成高密度光刻图形和特征的半导体器件制造中有特别的用处。根据本发明可执行双重或更高阶的图形化。
背景技术
在半导体制造工业中，光刻胶材料用于将图像转印到一个或更多的下层，例如沉积在半导体衬底上的金属、半导体或介电层，以及衬底本身。为提高半导体器件的集成密度和容许具有纳米级尺寸的结构的形成，具有高分辨率的光刻胶和光刻处理工具已经且继续发展。
在半导体器件中实现纳米级特征尺寸的一种方法是在化学增强光刻胶曝光时使用短波长的光，例如，193nm或更小。浸没式光刻有效地增大成像器件，例如，具有KrF或ArF光源的扫描器的透镜的数值孔径。这通过在成像器件的最底部的表面和半导体晶片的最顶部表面之间使用较高折射率的流体(即，浸没液)来实现。相比于空气或惰性气体媒介，浸没液允许更多量的光被聚焦进入光刻胶层。
根据下示的雷利公式定义理论上的分辨限制：
R = k 1 λ NA
其中，k1是工艺因子，λ是成像工具的波长，NA是成像透镜的数值孔径。当使用水作为浸没液时，可提高最大数值孔径，例如从1.2到1.35。对于印刷线和间隔物图形的情况，k1为0.25，193nm的浸没扫描器将只能分辨36nm的半间距线和间隔物图形。由于具有暗场掩模的低虚像对比，印刷接触孔或任意2D图形的分辨率进一步被限制，其中，理论上k1的限制是0.35。接触孔的最小半间距因此而限制为大约50nm。标准的浸没光刻工艺一般不适合于制造要求更高的分辨率的器件。
为了实现更高的分辨率和扩展现有制造工具的能力，已经提出了各种双重图形工艺。自对准双重图形(SADP)是一种这样的技术。在此工艺中，间隔物层形成在预图形化线上。接着刻蚀以去除在线和间隔物的水平表面上的所有间隔物层材料，仅留下在线的侧壁上的材料。该原始的图形化线然后刻蚀掉，留下用作用于刻蚀一层或更多的底下的层的掩模的侧壁间隔物。由于每一条线有两个间隔物，线密度有效地倍增了。间隔物方法是独特在于相比于之前描述的技术只需要一次光刻曝光。结果，与在连续的曝光之间的重叠问题可以被避免。
美国专利申请公开2009/0146322A1公开了一种自对准间隔物双重图形化方法，其中牺牲第一图形可包括多晶硅，而间隔物可包括氮化硅、氧化硅或氮氧化硅。该文献进一步公开这样的材料通过沉积技术如物理气相沉积、化学气相沉积、电化学沉积、分子束外延或原子层沉积覆盖。但是，这些沉积工艺需要重复的刻蚀步骤，这是成本无效的。例如，当氮氧化硅作为侧壁间隔物沉积时，该工艺可包括多步如光刻胶整齐刻蚀、图形转移刻蚀至无定形碳层、清洗、在无定形碳轮廓上沉积氮、刻蚀至开口氮顶部、灰化无定形碳核、图形转移刻蚀至氧化硅以及氧化硅整齐刻蚀。这将因此需要使用自对准间隔物方法，其可避免用于图形形成和间隔物覆盖的沉积步骤的使用。
人们不断地需要用于多重图形化工艺的处理与该描述的技术有关的一个或更多的问题的技术。
发明内容
根据本发明的第一方面，提供了自对准间隔物多重图形化方法。该方法包括：(a)提供包括要被图形化的一层或更多层的半导体衬底；(b)在要被图形化的一层或更多层上施加第一光敏组合物的第一层，其中该第一光敏组合物包括第一树脂成分和第一光激活成分；(c)通过图形化的光掩模将该第一层暴露于激发辐射；(d)显影该曝光的第一层以形成光刻胶图形；(e)在硬烘烤工艺中热处理该光刻胶图形；(f)采用可有效地使该光刻胶图形的一个表面碱性化的材料处理该被硬烘烤的光刻胶图形；(g)在要被图形化的一层或多层上施加第二光敏组合物的第二层且其与该光刻胶图形的碱性表面接触，该第二光敏组合物包括第二树脂成分和光酸产生剂；(h)暴露第二层于激发辐射；以及(i)显影该被曝光的第二层以在该一层或更多要被图形化的层上形成间隔物，该间隔物包括在该第二层显影中没有被去除的该第二层的一部分。
附图说明
本发明将参考下面的附图进行讨论，其中相同的参考标记表示相同的特征，其中：
图1A-I示出用于根据本发明的一种自对准间隔物多重图形化方法的第一示例性工艺流程的截面图；
图2A-J示出用于根据本发明的一种自对准间隔物多重图形化方法的第二示例性工艺流程的截面图；
图3A-H示出用于根据本发明的一种自对准间隔物多重图形化方法的第三示例性工艺流程的俯视图。
具体实施方式
本发明的举例方面将参考示出用于根据本发明的一种自对准间隔物多重图形化方法的第一示例性工艺流程的截面图的图1A-I描述。
图1A描述了一衬底100，其可包括形成在其表面上的各种层和特征。该衬底可为一例如半导体的材料，例如硅或化合物半导体(例如，III-V或II-VI)、玻璃、石英、陶瓷、铜等。通常，该衬底是一半导体晶片，例如单晶硅或化合物半导体晶片，以及可具有形成在其一个表面上的一层或更多层和图形化特征。要被图形化的一层或更多层102可提供在衬底100上。可选地，下面的底衬底材料自身可被图形化，例如，当需要在衬底材料中形成沟槽时。在图形化底衬底材料自身的情况下，图形应被认为是形成在衬底的一层中。
该些层可包括，例如，一层或更多导电层，如铝、铜、钼、钽、钛、钨、这些金属的合金、氮化物或硅化物、掺杂的非晶硅或掺杂多晶硅的层，一层或更多介电层，如氧化硅、氮化硅、氮氧化硅或金属氧化物层，半导体层，如单晶硅，及其组合。要被刻蚀的该些层可通过各种技术形成，例如：化学气相沉积(CVD)如等离子体增强CVD、低压CVD或外延生长；物理气相沉积(PVD)如溅射或蒸镀；或电镀。要被刻蚀的一层或更多层102的具体厚度将根据材料和将形成的具体器件而变化。
根据要被刻蚀的具体的层，要采用的膜厚度和照相平版印刷材料和工艺，可能需要设置其上要涂覆光刻胶层的一硬掩模层103和/或一底抗反射涂层(BARC)104在层102上。可能需要使用一硬掩模层，例如，采用非常薄的光刻胶层，其中要被刻蚀的该些层要求一重要的刻蚀深度，和/或其中具体的刻蚀剂具有差的光刻胶选择性。当使用硬掩模层时，要形成的该光刻胶图形可被转印到该硬掩模层，接着，可被用作刻蚀该些底层102的掩模。合适的硬掩模材料和形成方法是本领域众所周知的。一般的材料包括，例如，钨、钛、氮化钛、氧化钛、氧化锆、氧化铝、氮氧化铝、氧化铪、无定形碳、氮氧化硅和氮化硅。硬掩模层103可包括一单层或不同材料的许多层。硬掩模层可例如通过化学或物理气相沉积技术形成。
在光刻胶曝光时衬底和/或底层将另外反射大量入射辐射以至于形成的图形的质量将被不利地影响的情况下，可能需要底抗反射涂层104。这样的涂层可改善焦深(depth-of-focus)、曝光范围、线宽不均匀和CD控制。抗反射涂层一般在光刻胶暴露于深紫外光(300nm或更小)，例如，KrF准分子激光(248nm)、ArF准分子激光(193nm)、电子束或软x-射线的情况中使用。抗反射涂层104可包括一单层或多个不同的层。合适的抗反射材料和形成方法是本领域众所周知的。抗反射材料可市售获得，例如，由罗门哈斯电子材料有限公司(美国马萨诸塞州莫尔伯勒)(Rohm and Haas Electronic Materials LLC)(Marlborough，MAUSA)以AR商标出售的物品，例如，ARTM40A和ARTM124抗反射物。
在衬底上，第一光敏组合物被施加在该抗反射层104(如果存在的话)上以形成一第一光敏层106。该第一光敏组合物包括树脂成分和光激活成分。如此处所用，术语“光敏材料”、“光敏组合物”和“光刻胶”可交互使用。合适的光刻胶材料在本领域是公知的且包括，例如，基于丙烯酸酯、酚醛树脂和硅化学的材料。例如在美国申请公开US20090117489A1、US20080193872A1、US20060246373A1、US20090117489A1、US20090123869A1和美国专利7,332,616中描述了合适的光刻胶。在用于形成第一光刻胶图形的本发明的方法中有用的光刻胶材料包括正性和负性材料。
合适的正性光刻胶材料包括正性化学增强光刻胶，其通过组合物的一或更多成分的酸易变基团(acid labile groups)的光酸-促进脱保护基反应以使光刻胶的涂层的曝光区域比未曝光区域在水成显影剂中更可溶。光刻胶树脂的一般的光酸易变基团包括具有叔非环烷基碳(即，叔丁基)或叔脂环族碳(例如，甲基金刚烷基(methyladamantyl))的酯基团共价链接到酯的羧基氧。乙缩醛光酸易变基团也是一般的。
合适的负性光刻胶一般将包括交联成分。交联成分一般地以分离光刻胶成分而出现。胺基交联剂如三聚氰胺，例如，一般的是聚氰胺树脂三聚氰胺树脂。在本发明中有效的负性光刻胶组合物包括暴露于酸时将固化、交联或硬化的材料和本发明的光敏成分的混合物。特别有效的负性组合物包括树脂粘合剂例如酚树脂、交联成分和光敏成分。在欧洲专利EP0164248B1和EP0232972B1以及美国专利US5,128,232中公开了这样的组合物及其使用。用于用作树脂粘合剂成分的一般的酚树脂包括如上所描述的酚醛树脂和聚(乙烯基苯酚)。一般的交联剂包括胺基材料，包括三聚氰胺、甘脲、三聚氰二胺苯基材料和尿素基材料。三聚氰胺-甲醛树脂是通常是最一般的。这样的交联剂是市售可获得的，例如：凯特工业公司(Cytec Industries)以商标名Cymel 300、301和302销售的三聚氰胺树脂；Cytec Industries以商标名Cymel 1170、1171、1172销售的三聚氰胺树脂；特诺阿派科斯公司(Teknor Apex Company)以商标名Beetle 60、65和80销售的尿素基树脂；和Cytec Industries以商标名Cymel 1123和1125销售的三聚氰二胺苯树脂。对于亚-200nm波长例如193nm的成像，在国际申请公开WO03077029中公开了一般的负性光刻胶。
第一光敏组合物的树脂优选地具有官能团，其赋予碱性水的显影能力至光刻胶组合物。例如，一般的是包括极性官能团例如羟基或羧酸根的树脂粘合剂。在组合物中使用足够量的树脂成分以使组合物正性材料情况下的曝光区或负性材料情况下的未曝光区在显影溶液例如水成碱性溶液中可显影。树脂成分将一般包括光刻胶的整个固体的大约70至大约97wt％。
光敏组合物进一步包括足够量的光敏成分以在暴露于激活辐射下在组合物的涂覆层中产生潜像(latent image)。例如，光敏成分将合适地以从光刻胶的整个固体的大约1至20wt％的量存在。在光刻胶组合物中，一般的光敏成分是一种或多种光酸产生剂。合适的PAG在化学增强的光刻胶领域是公知的且包括，例如，鎓盐，例如，三苯基锍盐、硝基苯衍生物、磺酸酯、重氮甲烷衍生物、乙二肟衍生物、N-羧基酰亚胺化合物的磺酸酯衍生物和含卤素的三嗪化合物。
光刻胶的一般的可选的添加物是额外的碱(added base)，具体是四丁铵氢氧化物(TBAH)或四丁铵乳酸盐，其可提高被显影的光刻胶浮现图像的分辨率。对于在193nm下的光刻胶成像，一般的额外的碱是受阻胺，例如重氮二环十一碳烯或重氮二环壬烯。合适地使用相对少量的额外的碱，例如整个固体的大约0.03至5wt％。
根据本发明使用的光刻胶也可包括其它可选的材料。例如，其它可选的添加剂包括抗条纹剂、可塑剂和加速剂。这些可选添加剂一般将在光刻胶组合物中以微量出现，除了填充剂和染料，其可以较大的含量出现，例如，基于光刻胶的干组分的总重的从大约0.1至10wt％的量。
在本发明中有效的光刻胶一般根据公知的程序准备。例如，光刻胶可作为涂覆组合物准备，通过在合适的溶剂中溶解光刻胶成分，溶剂为例如乙二醇醚如2-甲氧基乙基醚(二甘醇二甲醚)、乙二醇单甲基醚、丙二醇单甲基醚、丙二醇单甲基醚醋酸酯；乳酸酯例如乙基乳酸酯或甲基乳酸酯；丙酸酯，具体是甲基丙酸酯、乙基丙酸酯和乙基乙氧基丙酸酯；溶纤剂酯(Cellosolve ester)例如甲基溶纤剂乙酸酯；芳烃如甲苯或二甲苯；或酮如甲基乙酮、环乙酮和2-庚酮。一般地，光刻胶的固体量在基于光刻胶组合物总重的大约2至25wt％之间变化。这样的溶剂的混合物也是合适的。
本发明的方法可采用多种成像波长使用，例如具有波长为亚-400nm、亚-300nm或亚-200nm的曝光波长，以I-线(365nm)、248nm和193nm为一般的曝光波长，以及EUV和157nm的辐射。在一个示例方面，光刻胶适合于采用亚-200nm波长例如193nm使用和成像。在此波长下，使用浸没式光刻是一般的，但是干处理工艺也可使用。在浸没式光刻中，具有折射率在大约1和大约2之间的液体(即浸没液)在曝光中维持在曝光工具和光刻胶层之间。顶覆层一般设置在光刻胶层上以防止浸没液和光刻胶之间的直接接触，以避免光刻胶的成分滤入浸没液。
光敏组合物可通过旋涂、浸沾、滚涂或其它传统涂覆技术施加至衬底。其中，旋涂是一般的。对于旋涂，涂覆溶剂中的固体成分可调整为提供所需的膜厚度，基于所使用的特定涂覆设备、溶液的粘性、涂覆工具的速度和允许的旋涂时间量。对于第一光敏层106，一般的厚度是从大约500至1500。第一光敏层可接着被软烘烤以最小化层中的溶剂含量，从而形成表干(tack-free)涂层以及改善该层至衬底的粘附。该软烘烤可在一热板上或烤炉中进行，一般是热板。软烘烤的温度和时间取决于，例如，光敏层的具体的材料和厚度。一般的软烘烤执行温度为从大约90至150℃，且时间为从大约30至90秒。
如果第一光敏层106是采用浸没式光刻工具曝光，例如一193nm的浸没扫描器，顶覆层(未示出)可设置于光敏层106上。这样的顶覆层的使用可作为浸没液和底下的光敏层之间的阻障。这样，光敏组合物的成分向浸没液的滤入可能导致的光学透镜的污染和改变有效折射率和浸没液的传输性能，可被最小化或避免。合适的顶覆层组合物可市售获得，例如，OPTICOATTM顶覆材料例如OCTM 2000(Rohm and Haas Electronic Materials)和其它本领域公知的，例如，在美国申请公开2006/0246373A1和2008年12月31日提交的美国临时申请61/204,007中公开的。这些组合物可通过任何合适的方法例如上面所描述的关于光敏组合物的方法施加在光敏层上，一般的是旋涂。顶覆层的厚度一般的是λ/4n(或其的偶数倍)，其中λ是曝光辐射的波长且n是顶覆层的折射率。如果存在顶覆层，该第一光敏层106可在顶覆层组合物已经施加后而非在顶覆层的施加之前软烘烤。这样，两层的溶剂可在单个热处理步骤中除去。
该第一光敏层106然后通过第一光掩模110暴露于激活辐射108以在曝光和未曝光区域形成溶解差。对于正性材料，如所示，光掩模具有光学透明和光学不透明区域，光学透明区域对应在其后的显影步骤中要去除的光敏层区域。对于负性材料，光学不透明区域将对应要被显影掉的光刻胶层部分。曝光能量一般从大约1至100mJ/cm2，取决于曝光工具和光敏组合物的成分。此处关于暴露光敏组合物于激活组合物的辐射是指辐射能够在光敏组合物中形成潜像，例如通过造成光敏组合物的反应例如通过从光酸产生剂化合物产生光酸。光敏组合物一般通过短曝光波长激活，具体是亚-400nm、亚-300nm或亚-200nm的曝光波长，以I-线(365nm；)、248nm和193nm为一般的曝光波长，以及EUV和157nm。
紧随第一光敏层106的曝光，在高于层的软化点的温度下执行光敏层的曝光后烘烤(PEB)。PEB可例如在热板上或烤炉中执行。PEB的条件取决于，例如，光敏层的具体材料和厚度。一般地，PEB的执行温度为从大约80至150℃，且时间为从大约30至90秒。
曝光的光敏层106接着显影以形成第一光刻胶图形106’，如图1B所示。而显影材料取决于光敏层106的具体材料，合适的显影剂和显影技术是本领域公知的。一般的显影剂包括，例如，水基显影剂如氢氧化季铵溶液，例如，四-烷基氢氧化铵溶液如0.26N四甲基氢氧化铵。
紧随着显影，第一光刻胶图形106’在第一硬烘烤工艺中热处理以干燥该图形并形成硬化的光刻胶图形106”，如图1C所示。该热处理据信有助于随后施加的表面处理化学物质至光刻胶图形的吸收。硬烘烤一般采用热板或烤炉执行，且一般执行温度为从大约150℃或更高，例如从大约170至180℃，且时间为从大约30至120秒。
参考图1D，采用能有效地形成光刻胶图形的一碱性表面的材料处理硬烘烤的第一光刻胶图形106”。在随后的施加光敏层在光刻胶图形上的曝光中，碱性表面阻碍反应。例如，在正性光敏层的情况下，酸催化的脱保护反应在底下的碱处理的光刻胶图形的直接邻近部分被防止。结果，在显影后，部分光敏层将留在那些区域。
虽然不限于此，特别合适的材料包括碱性材料和不同于该碱性材料的表面活性剂。可以确定，表面活性剂促进在该碱性材料处理的光刻胶图形上形成第二光刻胶的基本均匀的涂层。
碱性材料可采用多种形式且可以是以溶液的形式，该溶液通过在合适的溶剂中溶解固体化合物形成。用于光刻胶图形处理的合适的碱性材料包括，例如，水基显影剂如氢氧化季铵溶液，例如，四-烷基氢氧化铵溶液如0.26常态(N)(2.38wt％)四甲基氢氧化铵(TMAH)。用于碱性材料和组合物中的其它材料的溶剂材料应不溶解或最小限度溶解该底下的光刻胶。碱性材料(不包括任何溶剂，例如，水，醇等)一般在组合物中以基于整个组合物的从大约1至10wt％的量出现。
用于光刻胶图形处理组合物的合适的表面活性剂包括那些展示出两性分子性质的材料，指它们可以同时为亲水的和疏水的两者。两性分子表面活性剂具有一个或多个具有对水有强亲合力的亲水头基团和长的亲有机物质且抵制水的疏水尾。合适的表面活性剂可为离子的(即，阴离子，阳离子)或非离子的。表面活性剂的进一步的例子包括硅表面活性剂，聚(环氧烷烃)表面活性剂和氟化学表面活性剂。合适的为在水溶液中使用的非离子包括，但不限于，辛基和壬基乙氧基苯酚如
Figure BSA00000248825800091
X-114、X-100、X-45、X-15和支化的乙氧基仲醇如TERGITOLTM TMN-6(美国密歇根州密兰的陶氏化学公司)(The DowChemical Company，Midland，Michigan USA)。再进一步的示例性的表面活性剂包括乙氧基醇(伯和仲)、乙氧基胺、配糖物、葡糖胺、聚乙二醇、聚(乙二醇-合-丙二醇)或在McCutcheon’s Emulsifiers and Detergents(North American Editionfor the Year 2000 published by Manufacturers Confectioners Publishing Co.of GlenRock，N.J)中公开的其它表面活性剂。
是炔属二醇衍生物的非离子表面活性剂也是合适的，包括下面通式的表面活性剂：
Figure BSA00000248825800092
其中，R1和R4是具有从3至10个碳原子的直链或支链的烷基链；R2和R3是H或适合的具有从1至5个碳原子的烷基链；且m、n、p和q是范围从0至20的数值。这样的表面活性剂从空气制品和化学品股份有限公司(Air Products andChemicals，Inc.)(宾夕法尼亚州阿伦敦(Allentown，Pa.))市售获得，商标为
Figure BSA00000248825800093
和
Figure BSA00000248825800094
用于本发明的涂覆组合物的其它合适的表面活性剂包括其它聚合化合物如三嵌段EO-PO-EO共聚物25R2、L121、L123、L31、L81、L101和P123(巴斯夫公司)(BASF，Inc.)。
特别合适的表面活性剂包括胺，一般为伯胺和仲胺，即，胺分别包括一个或更多个伯胺基团和一个或更多个仲胺基团，及其混合物。除了伯和/或仲胺基团，可以有叔胺基团。一般地，胺是多功能的胺。胺可以是聚胺如双胺、三胺或四胺。合适的伯胺包括如下通式(I)的化合物：
Figure BSA00000248825800101
其中，R是选自任选取代的烷基如任选取代的C1至C6的烷基，如甲基、乙基或丙基，其中乙基是一般的。其它合适的伯胺包括聚(烯丙基胺)，由下面的通式(II)表示：
Figure BSA00000248825800102
其中：R1是选自氢和任选取代的烷基如C1至C3烷基；R2是选自任选取代的亚烷基如C1至C6亚烷基，一般为亚甲基或亚乙基；且n为大于或等于3的整数。在一个通式(N-II)的伯胺示例中，R1是氢和R2是亚甲基。其它合适的胺包括那些以下面的一般通式(III)、(IV)和(V)表示的：
其中，R1和R2各自独立地为一氢原子或一具有1至10个碳原子的烷基，且n是从1至10的整数。其它合适的胺包括如下：
Figure BSA00000248825800104
其中，三(2-氨基乙基)胺(TAEA)是特别优选的。
表面活性剂一般在组合物中以较小的量存在，例如，从基于组合物中的整个固体(整个固体是除了溶剂载体之外的所有组合物成分)的0.01至5wt％，例如0.01至1wt％。
光刻胶图形处理组合物可包括一种或更多种的可选成分，除了碱性材料和表面活性剂成分之外。例如，组合物可包括一或更多种溶剂，除了用于碱性材料和表面活性剂的任何溶剂。如上所述，用于碱性材料和组合物中的其它材料的溶剂材料应不溶解或最小限度地溶解底下的光刻胶。合适的溶剂将因此取决于具体的底下的光刻胶材料且可包括，例如，水和醇如正丁醇。可选的成分也包括一或更多种碱产生剂化合物，例如热碱产生剂化合物和/或光碱产生剂化合物。
光刻胶图形处理组合物可通过以任意顺序混合碱性材料和表面活性剂成分以及任何添加成分如溶剂和碱产生剂化合物来制备。一或更多种成分可以固体或使用合适的溶剂预混合的溶剂被添加。
优选地，碱性处理包括采用水成氢氧化铵和胺处理。水成氢氧化铵材料和胺可同时施加至衬底，例如，任意从预混合组合物或通过同时施加材料但是各自分离，其中组合物是在原处形成的。优选地，水成氢氧化铵材料和胺是以依次的顺序施加的。氢氧化季铵和胺材料可以液体、气体或气相被施加，且可通过，例如，旋涂、浸沾、气相-涂覆、化学气相沉积(CVD)或其它传统涂覆技术施加。其中，旋涂液体材料是一般的。一般地，氢氧化季铵和胺材料可以水溶液施加。其中，水成氢氧化铵和胺被同时施加，表面处理的衬底可被漂洗，例如，采用去离子水。其中，水成氢氧化铵和胺材料顺序施加，胺可以作为水溶液施加，也作为水漂洗。表面处理的基板可任选地漂洗，例如采用去离子水去除多余组合物。
相比于光刻胶图形106’的原始CD，由于表面处理，第一光刻胶图形106”的关键尺寸(CD)稍微减小了。据信此CD损失有利于第一光刻胶图形在表面处理时进一步显影。表面处理形成了修正的第一光刻胶图形表面112，其是碱性的，且具有比处理前的表面更小的线宽粗糙度。
如上所示的第二光敏组合物涂覆在第一光刻胶图形106”和BARC层104上以形成第二光敏层114，如图1E所示。据信光刻胶图形上的碱性表面与在光刻胶图形上顺序施加的光刻胶层在曝光中干扰光反应。例如，在正性第二光敏层的情况中，在底下的碱性处理的光刻胶图形的直接邻近的区域的层中脱保护反应被防止。结果，第二光敏层的一定量的部分将在显影后留在那些区域。
除了其它说明，第二光敏组合物可与上面的关于第一光敏层的描述一样的方法施加和处理，包括材料和条件。虽然第一光敏层106可以是正性或负性的，但是第二光敏层114通常为正性。在示例的工艺流程中，第一和第二光敏组合物都是正性的。在此情况下，第一和第二光敏层可采用不同的材料，以使第一光刻胶图形106”在第二光敏层114的工艺中不被去除。例如，第一光敏层可选择为具有高于第二光敏层的特征曝光后烘烤温度的特征曝光后烘烤温度。这样，第二光敏层的曝光区域可选择性地被去除而不去除第一光刻胶的曝光区域。但是，可能需要在第二光敏层114显影的同时去除第一光刻胶图形106”。在此情况下，第一和第二光敏层可用同样或类似的材料，或第二光敏组合物可选择为具有高于第一光敏组合物的特征曝光后烘烤温度的特征曝光后烘烤温度。在第一光刻胶图形106”和第二光敏层114同时显影的情况下，工艺流程可从图1E所示的跳到图1G所示的步骤。
第二光敏层114一般涂覆至小于该表面处理过的第一光刻胶图形106”的厚度，以便于在如下所描述的后续步骤中去除第一光刻胶图形106”。同样为了去除第一光刻胶图形106”，使用的刻蚀剂应具有对第一光敏图形有利的选择性(相比于第二光敏组合物)。这样，第一和第二光敏组合物应是不同的。可能需要，例如，使用硅基聚合物如倍半硅氧烷-型聚合物，用作第一或第二光敏组合物，同时使用包括不同的化学物的光敏组合物，如无硅树脂的组合物，例如，丙烯酸酯-、酚醛树脂(novolak)-或酚型光刻胶，用作第一或第二光敏组合物中的另一个。
第二光敏层114可随后被软烘烤。如果采用浸没式光刻工具曝光第二光敏层114，如上所述的顶覆层(未示出)可施加在第二光敏层114上。如果使用了顶覆层，第二光敏层114可在顶覆层组合物已经施加后而非在施加之前软烘烤。
参考图1(E)，第二光敏层114暴露于激发辐射108，一般通过整片曝光，即，不使用图形化光掩模。曝光的第二光敏层在曝光后烘烤中被热处理且显影。第一光刻胶图形106”的碱改性的表面区域112防止在表面区域附近的第二光刻胶层114中的光反应。结果，第二光敏组合物的未反应的部分留在第一光刻胶图形106”的侧壁上作为间隔物114’，如图1F所示。这里，如果要调整间隔物的宽度，例如增大宽度，可通过一次或多次地重复从第一硬烘烤开始到包括第二光敏组合物的附加的光敏层的显影的工艺，如图1中的虚箭头所示。
接着，第一光刻胶图形106”被去除，留下间隔物114’，如图1G所示。由于间隔物一般形成在第一光刻胶图形的侧表面上，光刻胶图形在中心，它们一般形成闭环结构。因此，在使用间隔物形成线图形的情况中，可执行整齐化工艺以去除图形的末端，将间隔物分隔成离散的线图形。整齐化工艺可通过例如使用公知的刻蚀技术执行。
使用间隔物114’作为刻蚀掩模曝光底下的硬掩模层103而选择性地刻蚀BARC层104。随后，再次使用间隔物114’作为刻蚀掩模选择性地刻蚀硬掩模层，形成图形化的BARC和硬掩模层104’、103’，如图1H所示。合适的用于刻蚀BARC层和硬掩模层的刻蚀技术和化学物是本领域公知的且将取决于，例如，这些层的具体材料。干刻蚀工艺如反应离子刻蚀是一般的。随后使用公知的技术如氧等离子体灰化从衬底去除间隔物114’和图形化的BARC层104’。
使用硬掩模图形103’作为刻蚀掩模选择性刻蚀该一层或更多层102。合适的用于刻蚀底下的层102的刻蚀技术和化学物是本领域公知的，一般的是干刻蚀工艺如反应离子刻蚀。随后可使用公知的技术，例如，干刻蚀工艺如反应离子刻蚀从衬底表面去除图形化的硬掩模层103’。最终的双重图形结构是如图1I所示的刻蚀的特征102’的图形。在一可选的示例方法中，可能需要使用间隔物114’直接图形化层102，而不使用硬掩模层103。是否可以采用直接使用间隔物图形化将取决于这些因素，如涉及的材料、光刻胶的选择性、光刻胶图形的厚度和图形尺寸。
图2示出用于根据本发明的用于一种自对准间隔物多重图形化方法的进一步的示例性工艺流程的截面图。此工艺流程是参考图1描述的双重图形化技术的变形，其中，一个或更多的附加间隔物114a’形成在每一原始的间隔物114’上以满足线节距的进一步的减小。除了其它说明，参考图1的上面的描述也可应用于图2的工艺流程。
参考图2A-F的工艺以与上面参考图1A-F描述的方式实施。在如图2F所示的间隔物114’形成后，重复从第一硬烘烤开始至显影的一系列步骤，除了下一(第三)光敏层是具有与第一光敏层106相同或类似的刻蚀选择性的组合物之外，因为第一光刻胶图形和形成自第三光敏层的图形106”a同时被去除。第三光敏层应额外地为正性。在曝光后的第三光敏层显影后，第二间隔物106a’留在原始形成的间隔物114’的暴露的侧面上。再次重复相同的一系列步骤，此次形成包括具有与第二光敏层114相同或类似的选择性的组合物的第四正性光敏层。显影后的最终结果，图2G中示出，包括形成在第二间隔物106a’的暴露的侧面上的第三间隔物114a’。此间隔物形成工艺可任选地重复一或更多次，交替地在第一和第二型种化学物之间以在三明治结构中形成包括这两种的额外间隔物。形成自第一光敏组合物型的光刻胶图形106”、106a”接下来被去除，留下间隔物114’、114a’，如图2H所示。与上面参考图1的描述相同的方式，间隔物114’、114a’用作刻蚀掩模以直接图形化一层或更多层底下的层或首先图形化一底下的硬掩模层，硬掩模层然后用于图形化底下的层，如图2I-J示例的。
图3示出用于根据本发明的用于一种自对准间隔物多重图形化方法的进一步的示例性工艺流程的俯视图。此工艺流程是参考图1描述的技术的进一步的变形，示出了一种使用混合方法的三重图形化技术，其中光刻和膜沉积技术都用于形成间隔物。除了其它的说明，参考图1的上面的描述也可应用于图3的工艺流程。
图3A示出了在第一光刻胶图形106’形成后的衬底。形成改性的第一光刻胶图形表面112的碱性表面处理后的结构如图3B中所示，且涂覆第二光敏层114后的如图3C所示。图3D示出了第二光敏层114软烘烤后的衬底。软烘烤导致碱性材料扩散入第一光刻胶图形和第二光敏层的各一部分。根据软烘烤温度和碱性材料在第一光刻胶图形和第二光敏层中的扩散系数可控制扩散的程度。例如，如果相同或类似的材料用于作为第一和第二光敏层，扩散程度在第一和第二光敏层中将大致相同。此扩散的结果是在第一光刻胶图形和第二光敏层中放大的碱性区域112’。第一光刻胶图形106’和第二光敏层114被曝光和显影，留下间隔物114’，如图3E所示。间隔物与在碱性区域112’中的第一光刻胶图形106’和第二光敏层114的那些部分对应。在此示例的工艺中，未被碱性材料“毒害”的第一光刻胶图形和第二光敏层的这些部分在显影步骤中被同时去除。这可通过在曝光后使用一曝光后烘烤温度完成，该烘烤温度相同或高于第一和第二光敏层的特征曝光后烘烤温度。如下所述，间隔物114’用作在其上形成额外间隔物的图形或模版，额外间隔物用于图形化一层或更多层的底下层。
间隔物114’可任选地被整齐化以减小其宽度，形成如图3F所示的整齐化的间隔物114”。合适的整齐化工艺是本领域公知的。间隔物层沉积在间隔物114”上，例如，通过化学气相沉积如等离子体增强CVD、低压CVD或外延生长、原子层沉积或溅射。其中，化学气相沉积是一般的。用于间隔物层的合适的材料包括，例如，氧化硅、氮化硅或氮氧化硅。间隔物层的厚度取决于，例如，形成的结构所需要的尺寸和间隔物层一致性程度。间隔物层的一般的厚度为从大约100至1000。因为间隔物层一般涂覆在整个的衬底表面上，执行刻蚀以去除在衬底水平表面上的间隔物层材料，在整齐化的间隔物图形114”的侧壁上留下材料作为间隔物116，图3G中所示。牺牲间隔物114”被去除，仅留下侧壁间隔物116用作用于刻蚀一层或更多层的底下的层的掩模。整齐化的牺牲间隔物图形114”被去除，例如，通过氧等离子体ASH。最终结构被整齐化，例如，沿着如图3G所示的虚线以隔离间隔物116为离散的线，如图3H中所示。一层或更多层的底下的层的刻蚀可被执行为如上参考图1的工艺流程的描述。因为每一条线有两个间隔物(即在每一侧表面上有一个)以及采用了两个间隔物工艺，线密度可有效地通过双重节距-隔离而四倍化。
实施例
实施例1
L1光刻胶聚合物(聚(IAM/α-GBLMA/ODOTMA/HAMA))合成
10.51g的2-甲基-丙烯酸1-异丙基-金刚酯(IAM)，6.82g的2-甲基-丙烯酸2-氧-四氢-呋喃-3基酯(α-GBLMA)，6.36g的2-甲基-丙烯酸3-氧-4，10-二氧-三环[5.2.1.02，6]葵-8-基酯(ODOTMA)和6.31g的2-甲基-丙烯酸3-羟基-金刚酯(HAMA)溶解在27g的四氢呋喃(THF)中。混合物通过20分钟的氮气鼓泡脱气。装备有冷凝器、氮气进气口和机械搅拌器的500ml的细颈瓶装有11g的THF，且溶液升温至67℃的温度。5.23g的二甲基-2，2-偶氮二异丁酸酯(基于整个单体的17mol％)溶解在5g的THF中且装入细颈瓶。单体溶液以16.0毫升每小时(mL/h)的速度流3小时30分钟进入反应器。聚合混合物在67℃再搅拌30分钟。5g的THF随后加入反应器，并且聚合混合物冷却至室温。在1.0L的异丙醇中执行沉淀。过滤后，干燥聚合物，重新溶解在50gTHF中，在1.1L的异丙醇中再沉淀，过滤，以及在45℃真空炉中干燥48小时，形成25.4g的聚(IAM/α-GBLMA/ODOTMA/HAMA)聚合物(Mw＝7,934且Mw/Mn约为1.46)，如下所示：
Figure BSA00000248825800161
L1光刻胶配方
3.169g的上述聚合物溶解在96.38g的溶剂中，该溶剂为70wt％丙二醇单甲醚乙酸酯(PGMEA)和30wt％的环己酮的混合物。向此混合物加入0.405g的三苯基锍(金刚烷-1基甲氧羰基)-二氟-甲烷磺酰、0.041g的1-(叔丁氧基羰基)-4-羟基哌啶和0.005g的PF-656表面活性剂(欧诺华溶液股份有限公司)(Omnova Solutions Inc.)。最终的混合物在辊轴上滚动6小时，然后通过具有0.2微米孔径的Teflon过滤器过滤以形成正性光刻胶组合物。
表面处理溶液配方
制备表面处理溶液，通过混合5g的在去离子水中1wt％的三(2-氨基乙基)胺(TAEA)(西格玛-阿帝齐公司)(Sigma-Aldrich)溶液、1g的10wt％的表面活性剂溶液(TERGITOLTM TMN-6，The Dow Chemical Company，Midland，MI，USA)和194g的去离子水来制备。此溶液通过具有0.1微米孔径的尼龙过滤器过滤。
线和间隙的第一光刻(L1)图形化
用在TEL CLEAN TRACKTM LITHIUSTM i+涂覆机/显影机上的ARTM40A抗反射剂(Rohm and Haas Electronic Materials)旋涂一300mm的硅晶片以形成第一底部抗反射涂层(BARC)。晶片在215℃下烘烤60秒，形成厚度为75nm的第一BARC膜。然后在第一BARC上用ARTM124抗反射剂(Rohm and Haas ElectronicMaterials)涂覆第二BARC层，且在205℃下烘烤60秒，形成23nm的顶BARC层。
如上所述形成的L1光刻胶组合物涂覆在双BARC上且在110℃下软烘烤60秒以提供厚度为750的光刻胶膜。第一光刻胶层被顶覆层(OCTM2000顶覆层材料，Rohm and Haas Electronic Materials)涂覆且使用具有数值孔径为1.35且X-偏振的偶极-35Y发光(0.96外σ(sigma)/0.76内σ)的ASML TWINSCANTMXT：1900i浸没式扫描器以从15至75mJ/cm2的各种量的穿过具有各种关键尺寸的十字线曝光。晶片然后在100℃下被曝光后烘烤(PEB)60秒且使用MicropositTMMF CD-26显影剂(Rohm and Haas Electronic Materials)显影以呈现第一光刻(L1)图形。
固化和表面处理
晶片在180℃下硬烘烤60秒。然后在后面的工艺中晶片暴露于表面处理化学物，通过使用TEL GP喷嘴先在具有2.38wt％的TMAH的水溶液中漂洗12秒，然后晶片在TEL晶片轨道上旋转，被用如上描述的表面处理溶液配方漂洗。
第二光刻(L2)
在以将450
Figure BSA00000248825800171
厚的膜提供在空白硅晶片上的旋转速度的涂覆机/显影机上，EPICTM2098正性光刻胶(Rohm and Haas Electronic Materials)涂覆在表面处理过的L1图形上。晶片在120℃下软烘烤60秒，然后涂覆OCTM2000顶覆层材料(Rohm and Haas Electronic Materials)。第二光刻(L2)通过使用与第一光刻工艺相同的扫描装置执行，但是无掩模地在从12至34mJ/cm2的曝光量之间使用整片曝光。晶片然后在110℃下被曝光后烘烤(PEB)60秒且使用MicropositTM MFCD-26显影剂(Rohm and Haas Electronic Materials)显影12秒。间隔物结构由此形成。
实施例2-18：
重复参考例1的上述工序，除了用在下面的表1中列出的成分代替TAEA和TERGITOL TMN-6表面活性剂之外。
表1
  实施例   胺   表面活性剂
  1   A-1   TERGITOL TMN-6
  2   A-2   TERGITOL TMN-6
  3   A-3   TERGITOL TMN-6
  4   A-4   TERGITOL TMN-6
  5   A-5   TERGITOL TMN-6
  6   A-6   TERGITOL TMN-6
  7   A-7   TERGITOL TMN-6
  8   A-8   TERGITOL TMN-6
  9   A-9   TERGITOL TMN-6
  10   A-1   -
  11   A-2   -
  12   A-3   -
  13   A-4   -
  14   A-5   -
  15   A-6   -
  16   A-7   -
  17   A-8   -
  18   A-9   -
期望间隔物结构将在L2显影后形成。

Claims (10)

1.一种自对准间隔物多重图形化方法，包括：
(a)提供包括要被图形化的一层或多层的半导体衬底；
(b)在要被图形化的一层或多层上施加第一光敏组合物的第一层，其中，该第一光敏组合物包括第一树脂成分和光激活成分；
(c)通过图形化的光掩模将该第一层暴露于激发辐射；
(d)显影该曝光的第一层以形成光刻胶图形；
(e)在硬烘烤工艺中热处理该光刻胶图形；
(f)采用可有效地使该光刻胶图形的一个表面碱性化的材料处理该被硬烘烤的光刻胶图形；
(g)在要被图形化的一层或多层上施加第二光敏组合物的第二层，其与该光刻胶图形的碱性表面接触，该第二光敏组合物包括第二树脂成分和光酸产生剂；
(h)暴露第二层于激发辐射；以及
(i)显影该被曝光的第二层以在该要被图形化的一层或多层上形成间隔物，该间隔物包括在该第二层显影中没有被去除的该第二层的部分。
2.根据权利要求1的方法，其特征在于，所述曝光第二层的步骤是整片曝光。
3.根据权利要求1的方法，其特征在于，所述曝光和显影第二层的步骤分别曝光和去除光刻胶图形。
4.根据权利要求1的方法，其特征在于，该方法进一步包括在曝光和显影第二层的步骤之后去除光刻胶图形。
5.根据权利要求1的方法，其特征在于，该方法进一步包括使用间隔物作为掩模图形化间隔物下的一层或多层。
6.根据权利要求1的方法，其特征在于，该方法进一步包括：
(i)在间隔物的侧壁上形成一间隔物层，其中，该间隔物层是与第二层不同的材料；以及
(j)选择性地从衬底去除第一间隔物，留下由在要被图形化的一层或多层上的间隔物层形成的第二间隔物。
7.根据权利要求6的方法，其特征在于，在约150℃或更高的温度下执行光刻胶图形的热处理。。
8.根据权利要求1的方法，其特征在于，所述采用有效地使光刻胶图形的表面碱性化的材料处理光刻胶图形包括采用碱性材料和表面活性剂处理该光刻胶图形。
9.根据权利要求1的方法，其特征在于，所述采用有效地使光刻胶图形的表面碱性化的材料处理光刻胶图形包括采用伯胺或仲胺处理该光刻胶图形。
10.一种被涂覆的衬底，包括：
(a)具有要被图形化的一层或多层的半导体衬底；
(b)在要被图形化的一层或多层上的光刻胶图形，该光刻胶图形具有一碱性表面；以及
(c)在该第一光刻胶图形的侧壁上的光敏层，该光敏层包括一具有一树脂成分和一光酸产生剂成分的组合物。
CN2010102669695A 2009-06-26 2010-06-25 自对准间隔物多重图形化方法 Expired - Fee Related CN101963755B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US26960009P 2009-06-26 2009-06-26
US61/269,600 2009-06-26
US28168109P 2009-11-19 2009-11-19
US28155309P 2009-11-19 2009-11-19
US61/281,681 2009-11-19
US61/281,553 2009-11-19

Publications (2)

Publication Number Publication Date
CN101963755A true CN101963755A (zh) 2011-02-02
CN101963755B CN101963755B (zh) 2012-12-19

Family

ID=42697262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102669695A Expired - Fee Related CN101963755B (zh) 2009-06-26 2010-06-25 自对准间隔物多重图形化方法

Country Status (6)

Country Link
US (1) US8431329B2 (zh)
EP (1) EP2287667B1 (zh)
JP (1) JP5698923B2 (zh)
KR (2) KR101967191B1 (zh)
CN (1) CN101963755B (zh)
TW (1) TWI476816B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN102938391A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN103676491A (zh) * 2012-09-20 2014-03-26 中国科学院微电子研究所 降低电子束光刻时光刻胶粗糙度的方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103779190A (zh) * 2012-10-17 2014-05-07 中国科学院微电子研究所 精细线条制备方法
CN103985629A (zh) * 2014-05-21 2014-08-13 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN104050311A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的***和方法
CN106206288A (zh) * 2013-04-28 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106553993A (zh) * 2015-09-28 2017-04-05 中国科学院微电子研究所 与cmos工艺兼容的纳米结构制备方法
CN106935484A (zh) * 2015-12-31 2017-07-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
US10014411B2 (en) 2013-08-09 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Modulating germanium percentage in MOS devices
TWI633389B (zh) * 2016-03-23 2018-08-21 尖端科技奈米流程基盤開發中心股份有限公司 Photosensitive composition and pattern forming method
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109983564A (zh) * 2016-11-16 2019-07-05 东京毅力科创株式会社 亚分辨率衬底图案化的方法
CN110383459A (zh) * 2017-03-07 2019-10-25 美光科技公司 形成包含大致上与其它结构对齐的线性结构的半导体装置结构的方法
CN112151359A (zh) * 2019-06-28 2020-12-29 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
JP5698923B2 (ja) 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 自己整合型スペーサー多重パターニング方法
CN101963756B (zh) * 2009-06-26 2014-12-17 罗门哈斯电子材料有限公司 形成电子器件的方法
JP5184460B2 (ja) * 2009-07-24 2013-04-17 信越化学工業株式会社 パターン形成方法
EP2336824A1 (en) * 2009-11-19 2011-06-22 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices
US8222140B2 (en) * 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
DE112012000601T5 (de) * 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US8389383B1 (en) 2011-04-05 2013-03-05 Micron Technology, Inc. Patterned semiconductor bases, and patterning methods
EP2527379A1 (en) 2011-05-27 2012-11-28 Rohm and Haas Electronic Materials LLC Polymer and photoresist comprising the polymer
US20130065397A1 (en) * 2011-09-12 2013-03-14 Vigma Nanoelectronics Methods to increase pattern density and release overlay requirement by combining a mask design with special fabrication processes
CN102898313B (zh) * 2012-10-19 2014-06-11 南京信息工程大学 一种用于捕集酸性气体的氮撑化合物及其应用
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9318412B2 (en) 2013-07-26 2016-04-19 Nanya Technology Corporation Method for semiconductor self-aligned patterning
US20150031207A1 (en) * 2013-07-29 2015-01-29 Applied Materials, Inc. Forming multiple gate length transistor gates using sidewall spacers
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
JP6026375B2 (ja) * 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
JP6126961B2 (ja) * 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
US9123772B2 (en) * 2013-10-02 2015-09-01 GlobalFoundries, Inc. FinFET fabrication method
KR102346806B1 (ko) * 2013-12-30 2022-01-04 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토레지스트 패턴 트리밍 조성물 및 방법
US9305837B2 (en) 2014-04-10 2016-04-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
KR20150136387A (ko) 2014-05-27 2015-12-07 삼성전자주식회사 반도체 소자의 제조 방법
WO2015180966A2 (en) * 2014-05-28 2015-12-03 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US9312191B2 (en) 2014-08-14 2016-04-12 Globalfoundries Inc. Block patterning process for post fin
TWI584061B (zh) * 2014-08-27 2017-05-21 羅門哈斯電子材料有限公司 多重圖案的形成方法
JP6259109B2 (ja) * 2014-09-17 2018-01-10 富士フイルム株式会社 ポジ型感光性樹脂組成物、硬化膜の製造方法、硬化膜、液晶表示装置、有機エレクトロルミネッセンス表示装置およびタッチパネル
TWI603145B (zh) * 2014-12-31 2017-10-21 羅門哈斯電子材料有限公司 光微影方法
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
KR102370616B1 (ko) 2015-02-09 2022-03-04 삼성전자주식회사 미세 패턴 형성 방법
US9443731B1 (en) * 2015-02-20 2016-09-13 Tokyo Electron Limited Material processing to achieve sub-10nm patterning
US10216090B2 (en) * 2015-03-31 2019-02-26 Jsr Corporation Pattern-forming method and composition for resist pattern-refinement
US9685507B2 (en) 2015-06-25 2017-06-20 International Business Machines Corporation FinFET devices
JP6565415B2 (ja) * 2015-07-22 2019-08-28 大日本印刷株式会社 インプリントモールド製造用の基板およびインプリントモールドの製造方法
US10061210B2 (en) * 2015-07-31 2018-08-28 Nanometrics Incorporated 3D target for monitoring multiple patterning process
KR102403736B1 (ko) 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
US9852917B2 (en) * 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US9941164B1 (en) * 2016-12-05 2018-04-10 Samsung Electronics Co., Ltd. Self-aligned block patterning with density assist pattern
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
JP2019078812A (ja) * 2017-10-20 2019-05-23 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 高精細パターンの製造方法およびそれを用いた表示素子の製造方法
US10304744B1 (en) * 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US10763118B2 (en) * 2018-07-11 2020-09-01 International Business Machines Corporation Cyclic selective deposition for tight pitch patterning
US11069528B2 (en) 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2021048329A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 パターン形成方法及びテンプレートの製造方法
KR102316273B1 (ko) * 2019-10-15 2021-10-25 이화여자대학교 산학협력단 레이저 패터닝과 감광성 폴리머 절연막을 이용한 평면형 다중 전극 어레이 제조 방법
TWI717062B (zh) * 2019-10-16 2021-01-21 華邦電子股份有限公司 圖案化的方法
US11289493B2 (en) 2019-10-31 2022-03-29 Winbond Electronics Corp. Patterning method
KR102668700B1 (ko) * 2021-04-20 2024-05-23 엠에이치디 주식회사 반도체 장치의 미세 패턴 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236973A (zh) * 1998-05-25 1999-12-01 日本电气株式会社 半导体器件制造过程中的构图方法
CN1495522A (zh) * 2002-09-11 2004-05-12 ��ʽ���������Ƽ� 精细图案形成方法和抗蚀剂表层处理剂
WO2008070060A2 (en) * 2006-12-06 2008-06-12 Fujifilm Electronic Materials U.S.A., Inc. Device manufacturing process utilizing a double pattering process
EP1975718A2 (en) * 2007-03-26 2008-10-01 FUJIFILM Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
WO2008143301A1 (ja) * 2007-05-23 2008-11-27 Jsr Corporation パターン形成方法及びそれに用いる樹脂組成物
US20090053657A1 (en) * 2007-08-22 2009-02-26 Shin-Etsu Chemical Co., Ltd. Patterning process and pattern surface coating composition

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3584316D1 (de) 1984-06-01 1991-11-14 Rohm & Haas Lichtempfindliche beschichtungszusammensetzung, aus diesem hergestellte thermisch stabile beschichtungen und verfahren zur herstellung von thermisch stabilen polymerbildern.
CA1307695C (en) 1986-01-13 1992-09-22 Wayne Edmund Feely Photosensitive compounds and thermally stable and aqueous developablenegative images
ES2067547T3 (es) * 1988-08-26 1995-04-01 Nippon Oils & Fats Co Ltd Agente dispersante de pigmento.
US5128232A (en) 1989-05-22 1992-07-07 Shiply Company Inc. Photoresist composition with copolymer binder having a major proportion of phenolic units and a minor proportion of non-aromatic cyclic alcoholic units
JP4329216B2 (ja) * 2000-03-31 2009-09-09 Ｊｓｒ株式会社 レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法
US6534243B1 (en) * 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
US7211365B2 (en) 2002-03-04 2007-05-01 Shipley Company, L.L.C. Negative photoresists for short wavelength imaging
US6916594B2 (en) * 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
US7232641B2 (en) 2003-10-08 2007-06-19 Shin-Etsu Chemical Co., Ltd. Polymerizable compound, polymer, positive-resist composition, and patterning process using the same
KR100575001B1 (ko) * 2004-12-10 2006-04-28 삼성전자주식회사 상호 결합 없는 이중 포토 리소그라피 방법
EP1720072B1 (en) 2005-05-01 2019-06-05 Rohm and Haas Electronic Materials, L.L.C. Compositons and processes for immersion lithography
EP1918778B1 (en) 2006-10-30 2016-08-03 Rohm and Haas Electronic Materials LLC Compositions and processes for immersion lithography
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP2008268855A (ja) * 2007-03-26 2008-11-06 Fujifilm Corp パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法
JP4840255B2 (ja) * 2007-05-29 2011-12-21 Ｊｓｒ株式会社 パターン形成方法及びそれに用いる樹脂組成物
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8481417B2 (en) * 2007-08-03 2013-07-09 Micron Technology, Inc. Semiconductor structures including tight pitch contacts and methods to form same
JP2009053547A (ja) * 2007-08-28 2009-03-12 Tokyo Ohka Kogyo Co Ltd パターン形成方法及び被覆膜形成用材料
JP5013119B2 (ja) * 2007-09-20 2012-08-29 信越化学工業株式会社 パターン形成方法並びにこれに用いるレジスト材料
JP2009199058A (ja) 2007-11-05 2009-09-03 Rohm & Haas Electronic Materials Llc 液浸リソグラフィーのための組成物および方法
US8440569B2 (en) 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
US7838200B2 (en) * 2007-12-13 2010-11-23 International Business Machines Corporation Photoresist compositions and method for multiple exposures with multiple layer resist systems
US7927928B2 (en) 2008-01-16 2011-04-19 Cadence Design Systems, Inc. Spacer double patterning for lithography operations
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US20090253080A1 (en) * 2008-04-02 2009-10-08 Dammel Ralph R Photoresist Image-Forming Process Using Double Patterning
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5698923B2 (ja) 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 自己整合型スペーサー多重パターニング方法
CN101963756B (zh) * 2009-06-26 2014-12-17 罗门哈斯电子材料有限公司 形成电子器件的方法
EP2336824A1 (en) * 2009-11-19 2011-06-22 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236973A (zh) * 1998-05-25 1999-12-01 日本电气株式会社 半导体器件制造过程中的构图方法
CN1495522A (zh) * 2002-09-11 2004-05-12 ��ʽ���������Ƽ� 精细图案形成方法和抗蚀剂表层处理剂
WO2008070060A2 (en) * 2006-12-06 2008-06-12 Fujifilm Electronic Materials U.S.A., Inc. Device manufacturing process utilizing a double pattering process
EP1975718A2 (en) * 2007-03-26 2008-10-01 FUJIFILM Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
WO2008143301A1 (ja) * 2007-05-23 2008-11-27 Jsr Corporation パターン形成方法及びそれに用いる樹脂組成物
US20090053657A1 (en) * 2007-08-22 2009-02-26 Shin-Etsu Chemical Co., Ltd. Patterning process and pattern surface coating composition

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN103676491A (zh) * 2012-09-20 2014-03-26 中国科学院微电子研究所 降低电子束光刻时光刻胶粗糙度的方法
CN103715080A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103715080B (zh) * 2012-09-29 2016-08-10 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103779190A (zh) * 2012-10-17 2014-05-07 中国科学院微电子研究所 精细线条制备方法
CN103779190B (zh) * 2012-10-17 2019-08-06 中国科学院微电子研究所 精细线条制备方法
CN102938391A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN102938391B (zh) * 2012-11-02 2015-01-21 上海华力微电子有限公司 一种铜互联线的制作工艺
CN104050311B (zh) * 2013-03-14 2018-05-25 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的***和方法
CN104050311A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于自对准双图案化的任意金属间隔的***和方法
CN106206288A (zh) * 2013-04-28 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106206288B (zh) * 2013-04-28 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10014411B2 (en) 2013-08-09 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Modulating germanium percentage in MOS devices
CN103985629A (zh) * 2014-05-21 2014-08-13 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN103985629B (zh) * 2014-05-21 2017-07-11 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN106553993A (zh) * 2015-09-28 2017-04-05 中国科学院微电子研究所 与cmos工艺兼容的纳米结构制备方法
CN106935484A (zh) * 2015-12-31 2017-07-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
US10748768B2 (en) 2015-12-31 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
CN106935484B (zh) * 2015-12-31 2020-02-21 台湾积体电路制造股份有限公司 半导体装置的制造方法
US10095108B2 (en) 2016-03-23 2018-10-09 Evolving nano process infrastructure Development Center, Inc. Photosensitive composition and pattern formation method
TWI633389B (zh) * 2016-03-23 2018-08-21 尖端科技奈米流程基盤開發中心股份有限公司 Photosensitive composition and pattern forming method
CN109983564A (zh) * 2016-11-16 2019-07-05 东京毅力科创株式会社 亚分辨率衬底图案化的方法
CN109983564B (zh) * 2016-11-16 2023-05-02 东京毅力科创株式会社 亚分辨率衬底图案化的方法
CN110383459A (zh) * 2017-03-07 2019-10-25 美光科技公司 形成包含大致上与其它结构对齐的线性结构的半导体装置结构的方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN112151359A (zh) * 2019-06-28 2020-12-29 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法
CN112151359B (zh) * 2019-06-28 2024-03-15 南亚科技股份有限公司 具有精细图案的半导体元件结构及其制备方法

Also Published As

Publication number Publication date
TW201118925A (en) 2011-06-01
CN101963755B (zh) 2012-12-19
KR101967189B1 (ko) 2019-04-09
KR20110002796A (ko) 2011-01-10
KR20160123272A (ko) 2016-10-25
KR101967191B1 (ko) 2019-04-09
US8431329B2 (en) 2013-04-30
EP2287667A1 (en) 2011-02-23
JP5698923B2 (ja) 2015-04-08
TWI476816B (zh) 2015-03-11
US20100330498A1 (en) 2010-12-30
JP2011065136A (ja) 2011-03-31
EP2287667B1 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
CN101963755B (zh) 自对准间隔物多重图形化方法
CN101963754B (zh) 形成电子器件的方法
CN102074462B (zh) 形成电子器件的方法
CN102338982B (zh) 形成光刻图案的方法
JP6290332B2 (ja) 現像剤組成物、およびフォトリソグラフィパターンを形成する方法
US10162266B2 (en) Photoresist pattern trimming methods
US20170045822A1 (en) Photoresist pattern trimming methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121219

Termination date: 20200625