CN101958276A - 在晶圆上形成互连通孔失败的补救方法 - Google Patents

在晶圆上形成互连通孔失败的补救方法 Download PDF

Info

Publication number
CN101958276A
CN101958276A CN2009100549338A CN200910054933A CN101958276A CN 101958276 A CN101958276 A CN 101958276A CN 2009100549338 A CN2009100549338 A CN 2009100549338A CN 200910054933 A CN200910054933 A CN 200910054933A CN 101958276 A CN101958276 A CN 101958276A
Authority
CN
China
Prior art keywords
hole
dielectric layer
holes
wafer
save
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100549338A
Other languages
English (en)
Other versions
CN101958276B (zh
Inventor
刘致云
邹胜
王春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Chengdu Cension Semiconductor Manufacturing Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Chengdu Cension Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Chengdu Cension Semiconductor Manufacturing Co Ltd filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100549338A priority Critical patent/CN101958276B/zh
Publication of CN101958276A publication Critical patent/CN101958276A/zh
Application granted granted Critical
Publication of CN101958276B publication Critical patent/CN101958276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种在晶圆上形成互连通孔失败的补救方法，其中所述晶圆包括：衬底，以及所述衬底上形成有第一通孔的第一介质层，包括以下步骤：通过化学机械研磨去掉部分刻蚀失败的第一通孔及其相应部分的介质层；在剩余的介质层上淀积介质物，并填充剩余部分第一通孔，形成第二介质层，且所述淀积介质物的厚度不小于去掉的介质层的厚度；刻蚀所述第二介质层，在所述第二介质层中形成第二通孔。该补救方法，可以成功挽回因通孔刻蚀失败而报废的晶圆，避免相关的经济损失。并保证修复后形成通孔的质量，使其后的半导体产品制造工艺流程不受影响，确保了最终产品的良品率。

Description

在晶圆上形成互连通孔失败的补救方法
技术领域
本发明涉及半导体制造领域，特别涉及一种在晶圆上形成互连通孔失败的补救方法。
背景技术
随着半导体制造工艺技术的发展，半导体集成电路的精密度已达到深亚微米尺寸，使得半导体器件的集成度和制造工艺的复杂程度也不断增加。其中通孔作为多层金属层互连以及半导体器件有源区与外界电路之间连接的通道，由于其在半导体器件结构中的重要作用，因此对通孔刻蚀工艺技术的精度要求也在不断提高。
在现有技术中，在形成通孔的工艺中，特别是形成小孔径通孔时，会利用刻蚀通孔过程中产生的聚合物实现对通孔侧壁的保护，以形成具有较小孔径的通孔，满足半导体器件的精密度要求。
请参见图1，其所示为现有技术通孔形成的方法，包括以下步骤：
S110：提供硅衬底；
S120：在上述硅衬底上沉积介质层；
S130：在上述介质层上形成抗反射层。用于在其上形成通孔图案。
S140：利用光阻在所述抗反射层表面上定义通孔图案。其中因为受到曝光极限的限制，此时形成的通孔的孔径可能会大于设定的孔径，为了形成预计的目标孔径的通孔，要求在后续刻蚀时产生较多的聚合物，保护在通孔的侧壁上。
S150：刻蚀没有被光阻覆盖的抗反射层。使抗反射层上形成通孔图案，为下一步刻蚀介质层提供掩蔽层。
S160：刻蚀介质层，形成通孔。为了可以产生较多的聚合物，刻蚀介质层所采用的等离子刻蚀的刻蚀气体需具有高的碳/氟比。所产生的该聚合物，附着在通孔的侧壁上，可以减少侧壁的横向刻蚀，从而达到缩小孔径的目的。
然而，在进行小孔径通孔制造时，随着器件尺寸的缩小，晶圆制作中需要形成的各种孔的孔径也进一步缩小，但是，当所需形成的孔尺寸很小时，由于在利用掩模在介质层定义通孔图案，由于曝光机与曝光极限的原因，很难仅利用光刻技术定义出符合要求的通孔图案。此外，在刻蚀过程中产生的聚合物没有得到很好的控制，会造成聚合物过多且会不均匀的分布在通孔的侧壁和边缘，导致通孔边缘不清晰，侧壁粗糙，进而使通孔的电阻分布不均匀。
在本行业内，由于上述各种原因使通孔刻蚀图案不精确或变形，进而导致形成的通孔不符合应用要求，便会使晶圆直接报废，由于晶圆价格昂贵，制作复杂，这就大大增加了相应半导体产品的制造成本。
发明内容
本发明的目的旨在解决现有技术中，由于在晶圆上形成的通孔的图案不符合要求而需直接报废晶圆，从而导致生产成本的提高等技术问题。
有鉴于此，本发明提供一种一种在晶圆上形成互连通孔失败的补救方法，其中所述晶圆包括：衬底，以及所述衬底上形成有第一通孔的第一介质层，其特征在于，包括以下步骤：
通过化学机械研磨去掉部分刻蚀失败的第一通孔及其相应部分的介质层；
在剩余的介质层上淀积介质物，并填充剩余部分第一通孔，形成第二介质层，且所述淀积介质物的厚度不小于去掉的介质层的厚度；
刻蚀所述第二介质层，在所述第二介质层中形成第二通孔。
可选的，研磨去掉的部分刻蚀失败的第一通孔的深度占第一通孔总深度的60％～80％。
可选的，所述补救方法还包括：化学机械研磨抛光所述第二介质层。
可选的，所述第一及第二介质层均为氧化硅层。
可选的，所述第一及第二介质层厚度均大于
综上所述，本发明提供的这种在晶圆上形成互连通孔失败的补救方法，可以成功挽回因通孔刻蚀失败而报废的晶圆，避免相关的经济损失。并保证修复后形成通孔的质量，使其后的半导体产品制造工艺流程不受影响，确保了最终产品的良品率。
附图说明
图1所示为现有技术中形成通孔的工艺步骤流程图；
图2所示为本发明一实施例所提供的在晶圆上形成互连通孔失败的补救方法的流程图；
图3A至图3E所示为本发明一实施例提供的在晶圆上形成互连通孔失败的补救方法的流程示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，给出较佳实施例并结合附图，对本发明作进一步说明。
请参见图2，其所示为本发明一实施例所提供的在晶圆上形成互连通孔失败的补救方法的流程图。请结合参见图3A至图3E，其中所述晶圆包括：衬底100，以及衬底100上形成有通孔300的介质层200。
在本实施例中，该用于形成通孔的介质层200为氧化硅层，其厚度大于
Figure B2009100549338D0000031
例如
Figure B2009100549338D0000032
在通孔刻蚀过程中，由于各种原因导致通孔刻蚀失败，所形成的通孔的图案变形不符合器件的要求，如果刻蚀失败的通孔310的深度及其相应部分的介质层210的厚度为
该补救方法包括以下步骤：
S210：通过化学机械研磨去掉部分刻蚀失败的通孔310及其相应部分的介质层210。参见图3B，利用化学机械研磨将该介质层200研磨到
Figure B2009100549338D0000034
的厚度，以去除
Figure B2009100549338D0000035
刻蚀失败的通孔310及其相应部分的介质层210。在实际操作中，研磨去掉的部分刻蚀失败的通孔的深度占通孔总深度的60％～80％
S220：在剩余的介质层220上淀积介质物230，并并填充剩余部分通孔，形成新的介质层400。为了使晶圆能重新使用并适于在其上形成通孔，需要将原先去除的刻蚀损坏的介质层210补上。因此，根据实施例所给出的条件，淀积的新的介质物230的厚度不能小于
Figure B2009100549338D0000036
在本实施例中，参见图3C及3D，淀积介质物230的厚度为
Figure B2009100549338D0000037
这样所形成新的介质层400的厚度为
Figure B2009100549338D0000038
比原来的介质层200厚了此时，再通过化学机械研磨去掉多出的这
Figure B2009100549338D0000041
介质层，以达到抛光平坦介质层的目的，使后续的通孔形成更加方便精确。
S230：请参见图3E，刻蚀所述新的介质层400，在所述新的介质层中形成符合要求的新的通孔500。
综上所述，本发明提供的这种在晶圆上形成互连通孔失败的补救方法，可以成功挽回因通孔刻蚀失败而报废的晶圆，避免相关的经济损失。并保证修复后形成通孔的质量，使其后的半导体产品制造工艺流程不受影响，确保了最终产品的良品率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种在晶圆上形成互连通孔失败的补救方法，其中所述晶圆包括：衬底，以及所述衬底上形成有第一通孔的第一介质层，其特征在于，包括以下步骤：
通过化学机械研磨去掉部分刻蚀失败的第一通孔及其相应部分的介质层；
在剩余的介质层上淀积介质物，并填充剩余部分第一通孔，形成第二介质层，且所述淀积介质物的厚度不小于去掉的介质层的厚度；
刻蚀所述第二介质层，在所述第二介质层中形成第二通孔。
2.根据权利要求1所述的补救方法，其特征在于，研磨去掉的部分刻蚀失败的第一通孔的深度占第一通孔总深度的60％～80％。
3.根据权利要求1所述的补救方法，其特征在于，所述补救方法还包括：化学机械研磨抛光所述第二介质层。
4.根据权利要求1所述的补救方法，其特征在于，所述第一及第二介质层均为氧化硅层。
5.根据权利要求1所述的补救方法，其特征在于，所述第一及第二介质层厚度均大于
Figure F2009100549338C0000011
CN2009100549338A 2009-07-16 2009-07-16 在晶圆上形成互连通孔失败的补救方法 Expired - Fee Related CN101958276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100549338A CN101958276B (zh) 2009-07-16 2009-07-16 在晶圆上形成互连通孔失败的补救方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100549338A CN101958276B (zh) 2009-07-16 2009-07-16 在晶圆上形成互连通孔失败的补救方法

Publications (2)

Publication Number Publication Date
CN101958276A true CN101958276A (zh) 2011-01-26
CN101958276B CN101958276B (zh) 2012-11-14

Family

ID=43485534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100549338A Expired - Fee Related CN101958276B (zh) 2009-07-16 2009-07-16 在晶圆上形成互连通孔失败的补救方法

Country Status (1)

Country Link
CN (1) CN101958276B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103128650A (zh) * 2011-12-05 2013-06-05 无锡华润上华科技有限公司 一种化学机械研磨方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484747A (en) * 1995-05-25 1996-01-16 United Microelectronics Corporation Selective metal wiring and plug process
US5903343A (en) * 1997-12-23 1999-05-11 Siemens Aktiengesellschaft Method for detecting under-etched vias
CN100561677C (zh) * 2007-07-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103128650A (zh) * 2011-12-05 2013-06-05 无锡华润上华科技有限公司 一种化学机械研磨方法

Also Published As

Publication number Publication date
CN101958276B (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
US10584053B2 (en) Manufacturing method of glass substrate with hole
CN103474395B (zh) 一种tsv平坦化方法
KR102408866B1 (ko) 기판을 패턴화하기 위한 구조체들을 형성하기 위한 방법, 기판을 패턴화하는 방법, 및 마스크를 형성하는 방법
US20090023298A1 (en) Inverse self-aligned spacer lithography
US9165880B2 (en) Process control methods for CMP (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
CN101958276B (zh) 在晶圆上形成互连通孔失败的补救方法
CN111384057B (zh) 形成半导体装置的方法及相关的半导体装置
US7829266B2 (en) Multiple exposure technique using OPC to correct distortion
CN102820260B (zh) 提高通孔图形性能表现的方法
JP4237152B2 (ja) 半導体装置の製造方法
US20030013211A1 (en) Mend method for breakage dielectric film
CN114695098A (zh) 第零层层间膜的制造方法
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
CN104157590A (zh) 电子束缺陷扫描装置及方法
CN102544118B (zh) Mim电容器及其制备方法
CN108417531A (zh) 一种接触孔的刻蚀方法
CN102709166B (zh) 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
CN103165412A (zh) 晶圆表面凹陷缺陷的处理方法
CN104810277A (zh) 一种晶圆表面平坦化工艺
CN103646867A (zh) 改善晶圆剥落缺陷的方法
CN103296039B (zh) 一种背照式影像传感器深沟槽刻蚀方法
CN108231599A (zh) 改善晶片表面平坦均匀性的方法
CN108735589A (zh) 一种多晶硅表面的修复方法
Pain et al. Advanced patterning studies using shaped e-beam lithography for 65-nm CMOS preproduction
CN112037967B (zh) 一种导电膜模具及其制作方法及导电膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20200716

CF01 Termination of patent right due to non-payment of annual fee