CN101946303A - Soi基板的表面处理方法 - Google Patents
Soi基板的表面处理方法 Download PDFInfo
- Publication number
- CN101946303A CN101946303A CN2009801051883A CN200980105188A CN101946303A CN 101946303 A CN101946303 A CN 101946303A CN 2009801051883 A CN2009801051883 A CN 2009801051883A CN 200980105188 A CN200980105188 A CN 200980105188A CN 101946303 A CN101946303 A CN 101946303A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- soi substrate
- annealing
- wafer
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 238000004381 surface treatment Methods 0.000 title claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 44
- 239000001257 hydrogen Substances 0.000 claims abstract description 35
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000012298 atmosphere Substances 0.000 claims abstract description 28
- 239000012300 argon atmosphere Substances 0.000 claims abstract description 16
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 10
- 235000012431 wafers Nutrition 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 18
- 230000003746 surface roughness Effects 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910017083 AlN Inorganic materials 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 238000000678 plasma activation Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 21
- 238000009826 distribution Methods 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical group [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 235000019592 roughness Nutrition 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 239000003708 ampul Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种将退火工序中的基板的膜厚变化降到最小限度、而且达到表面平滑化的方法。一种SOI基板的表面处理方法，其至少包括通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对SOI基板的表面进行处理的工序；以及在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中，对实施了上述处理的SOI基板进行热处理退火的工序。
Description
技术领域
本发明涉及一种SOI基板的表面处理方法。
背景技术
为了降低寄生电容、实现器件(device)的高速化，SOI(Silicon on insulator)晶片得到了广泛的应用。近年来，为了制造完全耗尽层型SOI器件，对SOI层(硅层)为100nm以下的薄膜SOI的需求提高。这是因为通过将SOI层薄膜化，可期待实现器件的高速化。对于此薄膜SOI晶片来说，硅层的面内膜厚分布是非常重要的要素，要求纳米水平的面内均一性。
然而，实际上以高产率达到纳米水平的精度是困难的，现状难以改善。
作为制造面内膜厚均一性高的薄膜SOI的方法，还提出了所谓的等离子辅助化学蚀刻(Plasma Assisted Chemical Etch：PACE)法以及气体团簇离子束(Gas Cluster Ion Beam：GCIB)法等，这些方法预先测定SOI膜的硅膜厚，按照其膜厚分布，在补正的同时对薄膜进行蚀刻(etching)，从而制造均一的薄膜硅层。两者均通过使数毫米～数厘米直径的等离子或离子束对晶片的整个表面进行扫描，在补正膜厚变化的同时能够进行蚀刻，可以说这种技术适用于获得均一薄膜的目的。
然而这些方法也存在缺点。含有SOI的硅晶片要求平滑的表面(依据JIS R1683：2007测定的均方根粗糙度[RMS]约为0.3nm以下)，由于PACE或GCIB后，变成比上述面粗糙度更为粗糙的表面，因此处理后需要再研磨，在该研磨过程中，面内的膜厚均一性可能变差。另一方面，作为将PACE或GCIB后的粗糙表面平滑化的方法，提出了高温氢气退火(anneal)(参照非专利文献1)，表明通过于1200℃氢气退火60分钟可达到平滑的表面，但是已知氢气退火同时蚀刻硅表面(参照非专利文献2)。
此文献中表明，于1100℃氢气氛围下以60nm/h以上的速度引起硅层蚀刻，可以说此方法为不适于以纳米水平的单位来控制硅层的方法。
非专利文献1：山田公著“Cluster Ion Beam基础与应用”(「クラス タ一イオンビ一ム基礎と応用」)第四章
非专利文献2.Habuka et al.，“Haze Generation on Silicon Surface Heated in Ambient at Atmospheric Pressure，”J.Electrochem.Soc.，Vol.144，No.9，September 1997 pp.3261-3265
发明内容
本发明是为了解决这些问题而完成的，目的在于提供一种将退火工序中的基板的膜厚变化降到最小限度，而且达到表面平滑化的方法。
本发明是为了解决上述课题而完成的，作为第一个方面，本发明提供一种SOI基板的表面处理方法，其特征在于，所述处理方法为SOI基板的表面处理方法，其至少包括通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对上述SOI基板的表面进行处理的工序；以及在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中，对实施了上述处理的SOI基板进行热处理退火的工序。
作为第二个方面，本发明提供一种贴合晶片的制造方法，其包括在支撑晶片(handle wafer)的表面形成半导体薄膜层的工序；通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对上述半导体薄膜层的表面进行处理的工序；以及在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中进行热处理退火的工序。
通过包括这些工序、在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中对SOI基板进行热处理的退火工序，在保持PACE法或GCIB法处理的基板膜厚均一性的同时，可平滑化至所希望的表面粗糙度。
此外，通过将非活性气体氛围中的氢气浓度设定为4体积％以下，可将氢气浓度控制在***下限以下，操作变得比较安全，而且与在100％氢气氛围中进行相比，退火引起的蚀刻作用也可得到大幅度抑制，可将基板的膜厚均一性变差控制在最小限度。
这种情况下，上述退火工序中，优选于900℃以上、1250℃以下的温度实施上述热处理。
此外，上述退火工序中，上述非活性气体可为氮气、氩气、氦气中的任一种。
本发明中，退火工序中使用的非活性气体可从这些当中适当选择。
此外，上述退火工序中，可将上述基板的表面粗糙度调节为按照RMS计在0.3nm(10μm×10μm范围)以下。
这样，根据本发明，在制造含有SOI基板的硅基板时可达到所要求的平滑表面(按照RMS计，约为0.3nm以下)。
此外，上述SOI基板的支撑晶片可为硅晶片、带有氧化膜的硅晶片、石英、玻璃、蓝宝石、SiC、氧化铝、氮化铝中的任一种。
本发明的表面处理方法中，SOI基板的支撑晶片可根据制作的半导体器件的目的从这些当中适当选择。
如上所述，根据本发明的SOI基板的表面处理方法及贴合晶片的制造方法，通过在氩气或含有4体积％以下氢气的非活性气体氛围中实施热处理的退火工序，与在100％氢气氛围中实施热处理的退火工序相比，可抑制蚀刻作用。
因此，在抑制SOI基板膜厚变化的同时，可将表面平滑化至所希望的表面粗糙度，所述的SOI基板通过使用PACE法或GCIB法进行处理提高了膜厚均一性。
此外，通过将非活性气体中含有的氢气浓度设定为4体积％以下，可抑制蚀刻作用，且将氢气浓度控制在***下限以下，操作变得比较安全。
附图说明
图1表示PACE处理前后及在各氛围中退火(1100℃、4小时)后的面内膜厚变化(in-plane thickness variation)。
图2表示在各氛围中退火(1100℃、4小时)引起的硅蚀刻量。
图3表示在各氛围中退火(1100℃、4小时)后的表面粗糙度。
具体实施方式
下面更具体地对本发明进行说明。
如上所述，以往为了制作膜厚均一性高的SOI基板，即在支撑晶片的表面形成半导体薄膜层的基板，先根据SiGen法制备SOI基板，再用PACE法或GCIB法对其进行处理，膜厚均一性提高，但是存在该处理引起基板表面***糙的问题。因此，作为将其平滑化的方法，有再研磨或在100％氢气氛围中实施退火的方法，但是由此导致膜厚均一性变差。
本发明人等为了解决这些问题进行了研究。
原来，PACE法、GCIB法均适于在补正膜厚出现变化的硅层的同时进行蚀刻的目的。因此发现，为了将用PACE法或GCIB法处理的SOI基板表面平滑化，通过在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中实施热处理可抑制蚀刻作用，由此可以纳米水平控制膜厚，在减小膜厚变化的同时可达到充分平滑化。
而且发现，通过将氢气浓度设定为4体积％以下，可抑制蚀刻作用，且通过将氢气浓度设定为***下限以下，操作变得比较安全，从而完成了本发明。
下面说明本发明的实施方式，但是本发明并不限定于这些实施方式。
首先，制备SOI基板(工序a)。
对制备SOI基板的制造方法没有特别限定。例如，将多晶或单晶的、通过注入氢离子形成离子注入层的硅晶片或带有氧化膜的、从氧化膜表面注入氢离子的硅晶片(氧化膜的膜厚：数纳米～500nm左右)作为施主晶片(donor wafer)，对支撑晶片的贴合面进行等离子活化处理后贴合，然后，进行350℃以下的热处理以增加贴合强度，之后通过对离子注入层施予机械性冲击，在离子注入层进行剥离，可制造SOI基板。根据这种SOI基板的制备方法，可制备膜厚比较均一的SOI基板，因此可缩短使用PACE法或GCIB法的处理工序及之后的退火工序的时间，且可得到膜厚均一性更高的基板，因此本发明的表面处理方法是有效的。
SOI基板的制造方法也可以使用此SiGen法以外的制造方法，也可以根据所谓的智能剥离(Smart Cut)法来制造。若使用SiGen法，则不需要高温热处理，因此适于贴合异种基板的情况。
这种情况下，SOI基板的支撑晶片可为硅晶片、带有氧化膜的硅晶片、石英、玻璃、蓝宝石、SiC、氧化铝、氮化铝中的任一种。支撑晶片可根据制作的半导体器件的目的从这些当中适当选择。当然也可以使用这些以外的材料。
由于在后工序中不需要再研磨，不必确保用于再研磨的研磨余量等，因此SOI层的层厚例如可以设定为500nm以下。
其次，通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对制备的SOI基板的表面进行处理(工序b)。
PACE法是通过等离子气体对基板的表面进行局部蚀刻的同时，将基板的厚度(SOI层的膜厚)均一化的方法，用光学干涉法或静电容量法测定SOI层的厚度分布后，根据其厚度分布来控制等离子气体引起的蚀刻除去量，由此可提高SOI层的膜厚均一性。
GCIB法是在常温及常压下形成气体状物质的块状原子团簇(气体团簇，Gas Cluster)，将对其进行电子照射后生成的气体团簇离子(Gas Cluster Ion)通过加速电压加速后照射到基板表面的方法，与PACE法相同，用光学干涉法或静电容量法测定SOI层的厚度分布后，根据其厚度分布控制气体团簇离子引起的蚀刻除去量，由此可提高SOI层的膜厚均一性。
然后，对SOI基板进行退火处理(工序c)。
这样，通过用PACE法或GCIB法对表面***糙的SOI基板进行退火处理，在提高膜厚均一性的同时，可实现SOI基板所要求的平滑的表面。
这种情况下，本发明中，退火工序是在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中对SOI基板进行热处理。
如图2所示，分别在氩气氛围中、含有4体积％以下氢气的非活性气体(图2的数据为使用氩气)氛围中、100％氢气氛围中，对PACE处理后的SOI基板在1100℃进行4小时的退火处理。这时，对于硅基板的蚀刻量，在100％氢气氛围中为330nm，而在氩气氛围中为0.5nm、在含有4体积％以下氢气的非活性气体氛围中为16nm。因此，与100％氢气氛围相比，氩气氛围或含有4体积％以下氢气的非活性气体氛围可显著抑制蚀刻作用，在SOI基板表面的平滑化方面，可以纳米水平控制蚀刻作用，减小膜厚的变化，而且可保持高的膜厚均一性。
此外，通过将非活性气体中的氢气浓度设定为4体积％以下，可抑制蚀刻作用，同时由于氢气浓度在***下限以下，操作变得比较安全。
这时，作为氩气气体或氩气/氢气混合气体的压力(总压力)，希望总压力使用常压附近的105Pa(1个大气压附近)左右。
这时，优选于900℃以上的温度实施退火工序中的热处理。通过于900℃以上进行退火处理，SOI基板表面可达到足够的表面粗糙度。此外，作为非活性气体，可使用氮气、氩气、氦气中的任一种。因为如果使用这些气体，几乎没有硅的蚀刻作用。
通过进行上述退火工序，SOI基板表面的表面粗糙度可更准确地控制为按照RMS计在0.3nm(10μm×10μm)以下。因此，根据本发明的退火工序，可在保持膜厚均一性的同时，实现SOI基板所要求的平滑表面。
作为退火处理温度的上限，从石英管等的耐热温度的观点出发，例如可设定为1250℃。根据石英部件的耐久性，希望为1150℃左右。
经过上述工序(a～c)可制造膜厚均一性高且表面平滑的SOI基板。
如上所述，本发明中，工序c的退火工序中，通过在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中对SOI基板进行热处理，可抑制退火引起的蚀刻作用，在保持SOI基板的膜厚均一性的同时，将表面平滑化。
实施例
下面列举实施例和比较例对本发明进行更具体地说明，但是本发明并不限定于此。
实施例1
如下所述，根据采用贴合法的SOI基板的制造方法制造SOI基板。
首先，根据SiGen法制备SOI基板(工序a)。
该工序中，制备通过注入氢离子形成离子注入层的硅晶片作为施主晶片(注入条件为注入能量为35keV、注入剂量为9×1016/cm2、注入深度为0.3μm)、合成石英基板作为支撑晶片，使用氮气作为等离子用气体，在平行平板电极间于高频功率50W的条件下外加高频，使产生等离子，对其贴合面进行高频等离子活化处理10秒钟。
其次，将施主晶片与支撑晶片贴合，进行350℃热处理以增加结合强度，然后，通过裁纸剪的刃形成剥离起点，对离子注入层施予机械性冲击，在离子注入层进行剥离，制备SOI基板。
根据上述工序得到的SOI基板的面内膜厚变化为5.80nm。
然后，通过PACE法对SOI基板进行处理(工序b)。
该工序是用光学干涉法测定SOI基板的厚度分布后，使用SF6气体作为蚀刻气体，根据其厚度分布进行蚀刻。处理过程中，SF6气体流量保持为40sccm，反应室内压力为267Pa，高频电功率为125W。
PACE处理后，SOI基板的表面粗糙度按照RMS计为3.10nm，面内膜厚变化为1.40nm。这里，作为膜厚均一性指标的面内膜厚变化，是按放射状设定361点测定点，由平均值的膜厚偏差(膜厚変位)的平方和的平方根定义的值，上述膜厚为用光学干涉法或静电容量法测定的值。
然后，对SOI基板进行退火处理(工序c)。
该工序中，在100％氩气氛围中于1100℃退火4小时。这时，SOI基板的膜厚减少量(蚀刻量)为0.5nm，处理后的表面粗糙度为按照RMS计为0.26nm，面内膜厚变化为1.6nm。
这样，通过在100％氩气氛围中退火得到的SOI基板的表面粗糙度为所希望的表面粗糙度，按照RMS计在0.3nm以下。
实施例2
与实施例1相同，只是退火工序(工序c)的氛围为在含有4体积％氢气的氩气氛围中进行。这时，SOI基板的膜厚减少量(蚀刻量)为16nm，表面粗糙度按照RMS计为0.19nm，面内膜厚变化为11.0nm。
这样，在含有4体积％氢气的氩气氛围中退火，SOI基板的表面粗糙度也为按照RMS计在0.3nm以下。
比较例
与实施例1相同，只是退火工序(工序c)的氛围为在100％氢气氛围中进行。这时，SOI基板的膜厚减少量(蚀刻量)为330nm，表面粗糙度按照RMS计为0.14nm，面内膜厚变化为24.5nm。
上述实施例及比较例的结果如图1～3所示。如图2所示，根据本发明，与原来在100％氢气氛围中退火相比，可大幅度抑制蚀刻作用，抑制膜厚减少，可以纳米水平控制厚度。此外，如图1所示，可相对低地减小退火引起的SOI基板的面内膜厚变化，保持膜厚均一性。而且，如图3所示，根据本发明，可平滑化至使SOI基板表面的粗糙度达到所希望的表面粗糙度(RMS 0.3nm以下)。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，只要是与本发明的权利要求范围记载的技术思想具有实质上相同的构成、起到相同的作用效果的实施方式均包含在本发明的技术范围内。
Claims (12)
1.一种SOI基板的表面处理方法，其特征在于，所述处理方法为SOI基板的表面处理方法，其至少包括：
通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对上述SOI基板的表面进行处理的工序；以及
在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中，对实施了上述处理的SOI基板进行热处理退火的工序。
2.如权利要求1所述的SOI基板的表面处理方法，其特征在于，上述退火工序中，于900℃以上、1250℃以下的温度实施上述热处理。
3.如权利要求1或2所述的SOI基板的表面处理方法，其特征在于，上述退火工序中，上述非活性气体为氮气、氩气、氦气中的任一种。
4.如权利要求1所述的SOI基板的表面处理方法，其特征在于，上述退火工序中，上述基板的表面粗糙度按照RMS计在0.3nm(10μm×10μm范围)以下。
5.如权利要求1所述的SOI基板的表面处理方法，其特征在于，上述SOI基板的支撑晶片为硅晶片、带有氧化膜的硅晶片、石英、玻璃、蓝宝石、SiC、氧化铝、氮化铝中的任一种。
6.如权利要求1所述的SOI基板的表面处理方法，其特征在于，上述进行表面处理的SOI基板通过下述工序制备：
将形成离子注入层的硅晶片作为施主晶片，之后对上述施主晶片和支撑晶片的至少一方的贴合面进行等离子活化处理后贴合，然后，进行350℃以下的热处理以增加贴合强度；
之后通过对上述离子注入层施予机械性冲击，在上述离子注入层进行剥离。
7.一种贴合晶片的制造方法，其包括下述工序：
在支撑晶片的表面形成半导体薄膜层的工序；
通过使用等离子的PACE法或使用气体团簇离子束的GCIB法对上述半导体薄膜层的表面进行处理的工序；以及
在氩气氛围中或含有4体积％以下氢气的非活性气体氛围中进行热处理退火的工序。
8.如权利要求7所述的贴合晶片的制造方法，其特征在于，上述退火工序中，于900℃以上、1250℃以下的温度实施上述热处理。
9.如权利要求7或8所述的贴合晶片的制造方法，其特征在于，上述退火工序中，上述非活性气体为氮气、氩气、氦气中的任一种。
10.如权利要求7所述的贴合晶片的制造方法，其特征在于，上述退火工序中，上述半导体薄膜层的表面粗糙度按照RMS计在0.3nm(10μm×10μm范围)以下。
11.如权利要求7所述的贴合晶片的制造方法，其特征在于，上述支撑晶片为硅晶片、带有氧化膜的硅晶片、石英、玻璃、蓝宝石、SiC、氧化铝、氮化铝中的任一种。
12.如权利要求7所述的贴合晶片的制造方法，其特征在于，上述进行表面处理的半导体薄膜层通过下述工序制备：
将形成离子注入层的硅晶片作为施主晶片，之后对上述施主晶片和支撑晶片的至少一方的贴合面进行等离子活化处理后贴合，然后，进行350℃以下的热处理以增加贴合强度；
之后通过对上述离子注入层施予机械性冲击，在上述离子注入层进行剥离。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008033526 | 2008-02-14 | ||
| JP2008-033526 | 2008-02-14 | ||
| PCT/JP2009/052312 WO2009101979A1 (ja) | 2008-02-14 | 2009-02-12 | Ｓｏｉ基板の表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101946303A true CN101946303A (zh) | 2011-01-12 |
Family
ID=40957009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801051883A Pending CN101946303A (zh) | 2008-02-14 | 2009-02-12 | Soi基板的表面处理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110003460A1 (zh) |
| EP (1) | EP2244280A4 (zh) |
| JP (1) | JP5466410B2 (zh) |
| KR (1) | KR20100120283A (zh) |
| CN (1) | CN101946303A (zh) |
| WO (1) | WO2009101979A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623303A (zh) * | 2011-01-27 | 2012-08-01 | 钟汇才 | 一种soi晶圆的制造方法及其soi晶圆 |
| CN106663597A (zh) * | 2014-09-24 | 2017-05-10 | 信越半导体株式会社 | 绝缘体上硅晶圆的制造方法 |
| CN107039269A (zh) * | 2016-01-14 | 2017-08-11 | 索泰克公司 | 用于平滑结构体表面的方法 |
| CN107251202A (zh) * | 2014-12-19 | 2017-10-13 | 太阳能爱迪生半导体有限公司 | 用于对半导体结构执行外延平滑工艺的***和方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
| KR102037542B1 (ko) * | 2012-01-17 | 2019-10-28 | 도쿄엘렉트론가부시키가이샤 | 기판 배치대 및 플라즈마 처리 장치 |
| WO2013141221A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| DE102013010703A1 (de) * | 2013-06-27 | 2014-12-31 | Merck Patent Gmbh | Mikrokugeln |
| US9589853B2 (en) | 2014-02-28 | 2017-03-07 | Lam Research Corporation | Method of planarizing an upper surface of a semiconductor substrate in a plasma etch chamber |
| JP6566683B2 (ja) * | 2014-07-02 | 2019-08-28 | 東京エレクトロン株式会社 | 基板洗浄方法および基板洗浄装置 |
| US10224233B2 (en) * | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
| KR102347960B1 (ko) | 2015-02-03 | 2022-01-05 | 삼성전자주식회사 | 도전체 및 그 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
| JP4379927B2 (ja) * | 1998-05-27 | 2009-12-09 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
| US6690043B1 (en) * | 1999-11-26 | 2004-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP3607194B2 (ja) * | 1999-11-26 | 2005-01-05 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及び半導体基板 |
| JP2002110949A (ja) * | 2000-09-28 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| FR2827423B1 (fr) * | 2001-07-16 | 2005-05-20 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
| JPWO2003046993A1 (ja) * | 2001-11-29 | 2005-04-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP4285244B2 (ja) * | 2004-01-08 | 2009-06-24 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの作製方法 |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP4624812B2 (ja) * | 2005-01-20 | 2011-02-02 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074551A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP5064695B2 (ja) * | 2006-02-16 | 2012-10-31 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
-
2009
- 2009-02-05 JP JP2009024871A patent/JP5466410B2/ja active Active
- 2009-02-12 WO PCT/JP2009/052312 patent/WO2009101979A1/ja active Application Filing
- 2009-02-12 KR KR1020107016981A patent/KR20100120283A/ko not_active Application Discontinuation
- 2009-02-12 CN CN2009801051883A patent/CN101946303A/zh active Pending
- 2009-02-12 US US12/864,582 patent/US20110003460A1/en not_active Abandoned
- 2009-02-12 EP EP09711063.9A patent/EP2244280A4/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623303A (zh) * | 2011-01-27 | 2012-08-01 | 钟汇才 | 一种soi晶圆的制造方法及其soi晶圆 |
| CN106663597A (zh) * | 2014-09-24 | 2017-05-10 | 信越半导体株式会社 | 绝缘体上硅晶圆的制造方法 |
| CN106663597B (zh) * | 2014-09-24 | 2019-05-17 | 信越半导体株式会社 | Soi晶圆的制造方法 |
| CN107251202A (zh) * | 2014-12-19 | 2017-10-13 | 太阳能爱迪生半导体有限公司 | 用于对半导体结构执行外延平滑工艺的***和方法 |
| CN107251202B (zh) * | 2014-12-19 | 2020-12-11 | 环球晶圆股份有限公司 | 用于对半导体结构执行外延平滑工艺的***和方法 |
| CN107039269A (zh) * | 2016-01-14 | 2017-08-11 | 索泰克公司 | 用于平滑结构体表面的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5466410B2 (ja) | 2014-04-09 |
| JP2009218579A (ja) | 2009-09-24 |
| US20110003460A1 (en) | 2011-01-06 |
| WO2009101979A1 (ja) | 2009-08-20 |
| EP2244280A4 (en) | 2013-04-24 |
| EP2244280A1 (en) | 2010-10-27 |
| KR20100120283A (ko) | 2010-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101946303A (zh) | Soi基板的表面处理方法 | |
| US11145538B2 (en) | High resistivity silicon-on-insulator structure and method of manufacture thereof | |
| US5909627A (en) | Process for production of thin layers of semiconductor material | |
| US7410883B2 (en) | Glass-based semiconductor on insulator structures and methods of making same | |
| CN108140540A (zh) | SiC复合基板的制造方法和半导体基板的制造方法 | |
| EP2179447A1 (en) | Ultra thin single crystalline semiconductor tft and process for making same | |
| KR20210144772A (ko) | 강유전성 재료의 얇은 층을 제조하기 위한 방법 | |
| CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
| TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| CN108140541A (zh) | SiC复合基板的制造方法 | |
| EP2244286B1 (en) | Method for producing semiconductor substrate | |
| WO2021201220A1 (ja) | 複合基板およびその製造方法 | |
| CN100361307C (zh) | 绝缘层覆硅(soi)晶片及其制造方法 | |
| CN111834205B (zh) | 一种异质半导体薄膜及其制备方法 | |
| US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JP2021163779A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| TW202303968A (zh) | 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法 | |
| Park et al. | Laser induced implanted oxide (Ll 2 Ox) and polycrystalline silicon film simultaneously fabricated by excimer laser irradiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110112 |