CN101933165A - 二极管和包括该二极管的光传感器电路以及显示装置 - Google Patents

Abstract

构成本发明的二极管的偶数个光电二极管(1、2)具备各区域(1a～1c和2a～2c)，各区域(1a～1c和2a～2c)沿上述特定方向的尺寸与基准二极管(5)相同，沟道宽度相对于基准二极管(5)的沟道宽度W为1/2。另外，沿与基准二极管(5)的沟道长度L平行的特定方向平行地布局各区域(1a～1c和2a～2c)，相互的位置关系整体成为线对称或者点对称。进而，光电二极管(1、2)相互电并联连接，由此起到与上述基准二极管(5)同等的作用。由此，提供能够使得特性稳定，并且能够缩小二极管占基板的占有面积的二极管的结构。

Description

二极管和包括该二极管的光传感器电路以及显示装置

技术领域

本发明基本上涉及二极管的构造，尤其涉及能够消除特性偏差的个体差异的二极管的构造、具备该二极管的光传感器电路、和内置有该光传感器电路的显示装置。

背景技术

近年来，开发了：在显示画面周围的边框区域具备光传感器的显示装置；或者在具有多个像素的显示面板的显示区域按照一定间隔配置有多个光传感器，而且将该光传感器设置在对应的像素的内部的显示装置。利用光传感器的光量检测功能，能够使这些显示装置具有背光源的调光功能、触摸面板功能、文字识别用的OCR功能、或者指纹认证等安全功能等各种功能。

作为上述那样的显示装置所具备的光传感器，例如使用PIN光电二极管。PIN光电二极管的构造能够分为：在基板上依次叠层有P层、I层、N层的纵型构造；和在基板上在面内方向排列有P层、I层、N层的横型构造。此外，P层是P型的杂质浓度高的半导体层，I层是本征半导体层或者杂质浓度低的半导体层，N层是N型的杂质浓度高的半导体层。

其中，横型构造是P层、I层和N层的各层相互不重叠的构造，因此，各层间的寄生电容小，结果，具有传感速度比纵型构造的传感速度快的优点。另外，横型构造还具有能够与具有PNP、PIP、NPN、NIN那样的结构的TFT使用相同工艺制造的优点。

图17表示由横型构造的PIN光电二极管构成的光传感器(参照下述的专利文献1)。图17的光传感器81包括在硅膜85上形成的P层82、I层83和N层84。P层82、I层83和N层84沿着硅膜85的面内方向依次配置。硅膜85形成在作为有源矩阵基板的基底的玻璃基板90上。另外，电极图案88通过接触插塞(plug)86与P层82连接，电极图案89通过接触插塞87与N层84连接。

当向这样的光传感器81施加反向偏压，且在该状态下向光传感器81照射光时，在I层83，产生与被照射的光的强度相应的量的电荷，电流从电极图案89向电极图案88流动。

在制作上述横型构造的PIN光电二极管的情况下，在硅膜85上，例如覆盖具有用于形成P层82的图案的掩模，进行硼等P型杂质的离子注入，另一方面，覆盖具有用于形成N层84的图案的另一个掩模，进行磷、砷等N型杂质的离子注入。

另外，光传感器81为了增大由于受光而产生的电流，使I层83与P层82和N层84接触的长边的长度W(参照图17：以下称为沟道宽度W)变长为好。此外，在I层83的短辺的长度L(以下称为沟道长度L)与电流的大小I之间，图18所示的关系成立。

即，如图18所示，当使沟道长度L从0开始变长时，以在I层83中产生的空穴和电子的复合超过生成的沟道长度Lp为界，在0＜L＜Lp的范围内，电流I增加，在L＝Lp时电流最大，在Lp＜L的范围内，由于上述复合，电流I减少。

专利文献1：国际公开WO 2006/129427A1(2006年12月7日公开)

发明内容

但是，在上述以往的光传感器81的结构中，会产生：难以制作具有稳定的特性的PIN光电二极管的第一问题；和为了提高受光灵敏度，必须增大上述沟道宽度W，因此在基板上形成PIN光电二极管时的占有面积变大的第二问题。

上述第一问题会导致以下问题：由于具备上述那样的光传感器81，赋予显示装置的上述各种功能在每个装置有偏差。

另外，上述第二问题会导致：在像素中内置有上述那样的光传感器81的显示装置的情况下，像素中的光传感器81的占有面积变大，因此难以制作像素密度高的高精细的显示装置，或者，光传感器81成为使像素的开口率降低的主要原因，因此成为虽然具备上述各种功能但是显示画面暗的显示装置等弊病。

进一步对产生上述第一问题的理由进行说明，其原因是：在用于形成P层82和N层84的上述的离子注入时，P层形成用的掩模或者N层形成用的掩模产生位置偏移，其结果，沟道长度L相对于设计值有偏差。

例如，如图17所示，当在形成N层84时，掩模向I层83移位ΔL时，I层83的沟道长度L成为L-ΔL。于是，如图18所示，当在0＜L＜Lp的范围内设计L长度的情况下，不能得到对于设计值L0的设计电流I0，而会得到与L0-ΔL对应地减少了的电流I0-ΔI。即，沟道长度L的偏差会导致由光传感器81产生的电流的检测值的偏差。

此外，设计电流I0不仅有减少的情况，相反也有增加的情况。增加的情况例如在形成N层84时的掩模向与上述的例子相反的方向移位，沟道长度L比设计值L0变大时等发生。另外，P层形成用的掩模的移位，与N层形成用的掩模的移位独立地，也成为产生沟道长度L的偏差的主要原因。

本发明鉴于上述问题而做出，其目的在于，提供在具有杂质半导体区域夹着本征半导体区域的横型构造的二极管中，能够使特性稳定并且能够使基板中的二极管的占有面积减小的二极管的构造，并且提供通过使用特性稳定的二极管，能够稳定地进行光检测的光传感器电路，以及能够使利用光检测的各种功能稳定的显示装置。

为了解决上述课题，本发明的二极管的特征在于：

(1)以下述二极管作为基准二极管，该二极管中，杂质浓度相对高且显示出第一电极的第一半导体区域、作为杂质浓度相对低的半导体区域的沟道区域、和杂质浓度相对高且显示出与第一极性相反的极性的第二半导体区域相互接触，并且沿着包含在基板的面内的特定方向依次排列，在将该基准二极管的沟道宽度设为W时，

(2)具备N个二极管，其中N为2以上的偶数，该N个二极管不改变与基准二极管的沟道长度平行的上述特定方向的各半导体区域的尺寸，沟道宽度比上述沟道宽度W小，并且具备相互实质上相等的沟道宽度W1，

(3)分别构成上述N个二极管的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上，

(4)上述N个二极管相互电连接，由此，能够起到与上述基准二极管同等的作用。

在上述结构中，所谓沟道长度是指，形成在第一半导体区域与第二半导体区域之间的沟道区域的平行于包含在基板的面内的上述特定方向的方向上的长度，换言之，是从第一半导体区域与沟道区域的边界到沟道区域与第二半导体区域的边界为止的长度。

另外，沟道宽度是指，第一半导体区域与沟道区域的边界的线长，也是沟道区域与第二半导体区域的边界的线长。

上述的“实质上相等”是指，在希望相互相等地制造N个二极管的沟道宽度W1而在制造工序上产生偏差时，能够在误差的范围内将制造工序上的沟道宽度W1的偏差视为相等的意思。

但是，光电二极管的上述光电流的大小表示出的变化为，相对于上述沟道长度具有极大值，在上述沟道长度从0到上述极大值为止的范围中，光电流增加，如果超过极大值则光电流减少。

这样，表示出二极管电流与施加到二极管的电压的关系的I-V特性具有：相对于上述沟道长度呈线性变化的范围、或者能够视为线性变化的范围、和不能视为线性变化而呈非线性变化的范围。

相对于此，本发明的二极管构成为通过“具备N个二极管，其中N为2以上的偶数，该N个二极管不改变与基准二极管的沟道长度平行的方向的各半导体区域的尺寸，沟道宽度比上述沟道宽度W小，并且具备相互实质上相等的沟道宽度W1”，进而“将多个二极管相互电连接”，使得偶数个的二极管起到与1个上述基准二极管同等的作用。

这就是说，由于二极管I-V特性依存于上述沟道宽度与上述沟道长度这两者而变化，所以本发明的二极管分别适当选择上述沟道宽度W1与上述沟道长度能够取得的范围，并且是从并联连接、串联连接、和这两种连接的组合中适当选择电连接的结构。

在如上所述构成的偶数个的二极管中，对与该配置相关的基板上的布局进行了如下所述的研究。即，分别构成上述多个二极管的各半导体区域的排列方向全部与上述特定方向平行，且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在基板上。此外，上述特定方向等同于与沟道长度平行的方向。

由此，在通过杂质的离子注入形成第一半导体区域时使用的掩模，例如在向缩短位于线对称或者点对称的位置关系的一侧的二极管(称为二极管α)的沟道长度的第一方向移位时，位于线对称或者点对称的位置关系的另一侧的二极管(称为二极管β)的掩模也向相同的第一方向移位。上述第一方向是指，即对于二极管α来说是从例如第一半导体区域向着沟道区域的方向，对于二极管β来说，由于处于线对称或者点对称的位置关系，所以是从沟道区域向着第一半导体区域的方向。

结果，在二极管β，由于形成第一半导体区域的掩模向从沟道区域朝向第一半导体区域的方向移位，所以沟道长度变长。这时，在二极管β沟道长度变长的长度与在二极管α沟道长度变短的长度相等。

因此，根据本发明，即使产生掩模的位置偏移，也能够由二极管β中的沟道长度的伸长抵消二极管α中的沟道长度的缩短。并且，由于各二极管中，平行于基准二极管的沟道长度的方向上的各半导体区域的尺寸没有变化，所以将二极管α的缩短后的沟道长度与二极管β的伸长后的沟道长度平均后的沟道长度等于基准二极管的沟道长度。

此外，若随着沟道长度的缩短的二极管的I-V特性变化与随着沟道长度的伸长的二极管的I-V特性变化没有抵消，则由掩模的位置偏移的程度产生二极管的I-V特性出现差别的其它问题，但是，本发明不是上述的情况，而是相反的两种特性变化相互抵消的发明。上述情况能够通过已经说明过的“上述多个二极管相互电连接，由此，能够起到与上述基准二极管同等的作用”的条件得到保证。

如以上所述，根据本发明，用于形成第一半导体区域的掩模、或者用于形成第二半导体区域的掩模，无论怎样分别独立地位置偏移，通常都能够制造具有与基准二极管同等的作用且具有稳定特性的二极管。

另外，由于各二极管的沟道宽度W1比基准的沟道宽度W小，所以能够使得二极管在基板上占有的区域在与沟道宽度平行的方向变狭窄。

在本发明的二极管中，上述N个二极管的各沟道区域的沟道长度，从表示二极管电流与施加到二极管的电压的关系的I-V特性相对于沟道长度的变化能够视为呈线性变化的范围中选择。

因此，如以上述二极管α和二极管β为例进行的说明，例如，若二极管α中的沟道长度的缩短与二极管β中的沟道长度的伸长抵消，则对于沟道长度的变化视为呈线性变化的二极管的I-V特性在二极管α与二极管β相抵消。

即，上述结构给出了用于使本发明的二极管与上述基准二极管起到同等作用的与沟道长度相关的设计方针。

此外，就上述沟道宽度W1而言，二极管的I-V特性对于沟道宽度的变化能够视为呈线性变化。于是，例如，若令沟道宽度W1为W/N，则本发明的构成二极管的N个二极管各自的I-V特性，根据沟道宽度W1与二极管的I-V特性之间的线性关系，表示基准二极管的I-V特性的1/N。

由于二极管的I-V特性相对于沟道宽度的变化呈线性变化，所以满足N为偶数的本发明的条件的设计是容易实现的。即，将各自的沟道宽度W1设定为W/N即可。

在本发明涉及的二极管中，能够使得令上述沟道宽度W1为W/N的N个二极管为相互并联连接的结构。

在上述结构中，前提是从二极管的I-V特性相对于沟道宽度的变化能够视为线性变化的范围选择沟道宽度W1。基于该前提，在例如N＝2的情况下，令构成本发明的二极管的2个二极管的沟道宽度W1为W1＝W/2，将该两个二极管电并联连接，则本发明的二极管起到与基准二极管同等的作用。

另外，在N＝4时，令构成本发明的二极管的4个二极管的沟道宽度W1为W1＝W/4，则若将该4个二极管电并联连接，则本发明的二极管起到与基准二极管同等的作用。

像这样，从二极管的I-V特性相对于沟道宽度的变化视为呈线性变化的范围选择沟道宽度W1，并将N个二极管电并联连接的情况下，沟道宽度W1与N成为反比例的关系。

此外，如后述实施方式所说明的那样，用于起到与基准二极管同等的作用的沟道宽度和电连接的方法的组合具有各种变形。

本发明涉及的二极管可以构成为，包括：将N/2个光电二极管电串联连接的第一组；和将N/2个光电二极管电串联连接的第二组，上述第一组与第二组电并联连接，上述沟道宽度W1为W/2。

在上述的结构中，前提是沟道宽度W1从二极管的I-V特性相对于沟道宽度的变化能够视为线性变化的范围中选择。基于该前提，在设沟道宽度W1为W/2的N/2个光电二极管电串联连接的情况下，施加到1个光电二极管的电压成为，对施加到N/2个光电二极管整体的电压乘以串联连接的个数即N/2的倒数后的值，减少到2/N。因此，根据二极管的I-V特性与沟道宽度之间的线性关系，将N/2个光电二极管电串联连接的情况下的I-V特性与构成N/2个光电二极管的1个二极管的I-V特性相比没有变化。

以该情况为基础，由于设上述沟道宽度W1为W/2，从光电二极管整体的I-V特性观察，上述结构，与并联连接设沟道宽度W1为W/2的2个二极管且与基准二极管的I-V特性相同的情况相比没有变化。

在本发明涉及的二极管中，也可以是以下形态：其是包含上述N为2的结构的二极管，换言之，由至少2个二极管构成，在将该2个二极管设为第一二极管和第二二极管时，第一二极管和第二二极管形成在一个Si岛中，并且，上述第一半导体区域或者上述第二半导体区域由上述第一二极管和第二二极管共有。

在上述结构中，例如第一半导体区域被第一二极管和第二二极管共有。于是，如果将各自的第二半导体区域电连接，则第一二极管和第二二极管并联连接，从二极管的I-V特性相对于沟道长度和沟道宽度的变化能够视为线性变化的各范围适当选择沟道长度和沟道宽度，由此能够得到与基准二极管同等作用的二极管。

另外，按照“分别构成上述多个光电二极管的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上”的上述条件，判定出结构为：在第一二极管中，沿着上述特定方向，按照依次配置该第二半导体区域、沟道区域和第一半导体区域，在第二二极管中，沿着上述特定方向，按照依次配置共有的上述第一半导体区域、沟道区域和第二半导体区域。

像这样，由于第一半导体区域或上述第二半导体区域由上述第一二极管和第二二极管共有，所以在单一的Si岛中，能够形成第一二极管和第二二极管。另外，因此有利于缩小二极管在基板上所占的面积。

本发明涉及的二极管可以为下述的形式，

(1)其是包含上述N为4的结构的二极管，换言之，至少由4个二极管构成，在将该4个二极管按照沿上述特定方向排列的顺序设为第一二极管、第二二极管、第三二极管和第四二极管，且由上述第二二极管和第三二极管共有上述第一半导体区域的情况下，

(2)上述第二二极管与上述第四二极管在结构上等价，上述第四二极管沿着上述特定方向与上述第三二极管串联连接而配置，

(3)上述第一二极管与上述第三二极管在结构上等价，上述第一二极管沿着上述特定方向与上述第二二极管串联连接而配置，

(4)上述第一二极管和第二二极管共有上述第二半导体区域，

(5)上述第三二极管和第四二极管也共有上述第二半导体区域，

(6)上述第一半导体区域彼此相互电连接，

(7)上述第二半导体区域彼此也相互电连接。

根据上述(1)(4)和(5)的结构，

第一二极管至第四二极管通过相邻的二极管彼此共有第一半导体区域和第二半导体区域中的任意一个。因此，能够在单一的Si岛中形成4个二极管。另外，因此有利于缩小二极管在基板上所占的面积。

另外，根据上述(2)的结构，第二二极管与第四二极管中的各半导体区域(第一、第二半导体区域和沟道区域)的排列顺序相同，根据上述(3)的结构，第一二极管和第三二极管中的各半导体区域的排列顺序相同。若改变看的方法，则第二二极管与第三二极管中的各半导体区域的排列成为逆序即成为对称，第一二极管与第四二极管中的各半导体区域的排列也成为逆序即成为对称。

因此，上述结构满足上述条件“分别构成上述多个光电二极管的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上”。

进而，上述(6)(7)的结构表示电并联连接第一二极管至第四二极管。于是，如已经说明的那样，通过从二极管的I-V特性相对于沟道长度和沟道宽度的变化能够视为线性变化的各范围中适当选择沟道长度和沟道宽度，能够得到与基准二极管同等作用的二极管。

本发明涉及的光传感器电路使用上述任意的二极管作为光电二极管。

上述二极管被配置为基板上的各半导体区域的配置是线对称或者点对称，起到与基准二极管同等的作用。因此，将该二极管用作光电二极管的光传感器电路具备不受制造工序中的掩模的位置偏移造成的影响的稳定的受光特性。

另外，多个二极管的相互相等的沟道宽度W1比基准二极管的沟道宽度W小，所以本发明涉及的光传感器电路，关于基板上的布局，能够采用缩小后沟道宽度的布局。

由此，例如，在使上述光传感器电路内置于液晶显示装置的像素的情况下，能够使多个二极管一个一个地分散在不同的像素，而且，沟道宽度相对于像素的纵向宽度所占的比例比基准二极管的沟道宽度所占的比例小即可。结果，能够得到提高像素的开口率等的次要效果。

本发明涉及的显示装置的特征在于，在构成显示画面的多个像素的至少一个中内置有权利要求9所述的光传感器电路。

由此，如上述已经说明的那样，光传感器电路的受光特性不会因显示装置的不同而具有偏差，是稳定的，所以能够提供利用着光传感器的功能的背光源的调光功能、触摸面板功能等稳定的显示装置。

进而，上述显示装置在上述多个像素中相邻的规定数量的多个像素中，各内置有1个上述光传感器电路，在上述规定数量的多个像素中分散配置有构成1个该光传感器电路的上述二极管和其它的元件。

上述规定数量是2以上的整数。由此，能够提供利用光传感器的功能的背光源的调光功能、触摸面板功能、文字识别用的OCR功能、或者指纹认证等的安全功能等的各种功能稳定的显示装置。

而且，如上述已经说明的那样，能够缩小构成光传感器电路的光电二极管和元件占像素的比例，所以能够提供在上述各种功能稳定的基础上，能够进行明亮的显示的优异性能的显示装置。

此外，某关注的权利要求所述的结构与其它权利要求所述的结构的组合不仅限定于与该关注的权利要求引用的权利要求所述的结构的组合，只要能够实现本发明的目的，也可以是与该关注的权利要求没有引用的权利要求所述的结构的组合。

本发明的其它目的、特征和优点将通过下述的记载得到明示。另外，根据参照附图的下述说明，将能够明白本发明的有益效果。

附图说明

图1的(a)是表示具备作为本发明的二极管的光电二极管的光传感器电路的结构的电路图和表示沟道区域的抵消原理的说明图，(b)是表示具备作为基准二极管的光电二极管的光传感器电路的结构的电路图和表示沟道区域减少的问题的说明图。

图2是表示本发明的显示装置的结构的概略框图。

图3是表示构成在上述显示装置的1像素内设置的像素电路的显示用电路和光传感器电路的结构的电路图。

图4是表示上述光传感器电路的动作的时序图。

图5是表示图1的(a)的光电二极管所具有的各半导体区域的电连接关系的说明图。

图6是具体表示将上述光传感器电路配置在像素内的状态的俯视图。

图7是表示使用本发明的光电二极管的光传感器电路的变形的电路图，(a)表示3T方式光传感器电路，(b)表示2T方式光传感器电路，(c)表示1T方式光传感器电路。

图8是表示在一个Si岛内形成有2个光电二极管的例子的说明图。

图9是表示使用图8(b)的光电二极管的光传感器电路的结构的电路图。

图10是表示在1个像素内置有图8(a)的光电二极管的光传感器电路的布局的一个例子的示意性俯视图。

图11是表示在1个像素内置有图8(b)的光电二极管的光传感器电路的布局的一个例子的示意性俯视图。

图12是表示使用并列连接的N个光电二极管的光传感器电路的例子的电路图。

图13是表示将在1个Si岛内形成有2个光电二极管的组并联连接多组而构成光电二极管的例子的说明图。

图14是表示将串联连接多个光电二极管的组并联连接2组而构成光电二极管，并应用于光传感器电路的例子的电路图。

图15是表示将4个光电二极管线性(linear)布置在1个Si岛内，并联连接而构成光电二极管的例子的说明图。

图16是表示使用图15的光电二极管的光传感器电路的结构的电路图。

图17是表示构成在以往的显示装置的1像素内设置的像素电路的显示用电路和光传感器电路的布局的一个例子的示意性俯视图。

图18是表示表现出光电二极管受光而产生的光电流与沟道长度的关系的特性曲线的图表。

附图标记的说明

1    光电二极管(N个二极管中、第一二极管)

1a   P型半导体区域

1b   沟道区域

1c   N型半导体区域

2    光电二极管(N个二极管中的1个、第二二极管)

2a   N型半导体区域

2b   沟道区域

2c   P型半导体区域

3    TFT(其它元件)

4    积分电容(其它元件)

5    基准二极管

5a   P型半导体区域(第一半导体区域)

5b   沟道区域

5c   N型半导体区域(第二半导体区域)

10   显示装置

18b  光传感器电路

31   积分电容(其它元件)

35R  子像素

35G  子像素

35B  子像素

40   光电二极管

41   光电二极管

51   第一光电二极管

52   第二光电二极管

53   第三光电二极管

54   第四光电二极管

C   包围框(将二极管串联连接的第一组)

D   包围框(将二极管串联连接的第二组)

L   沟道长度

M1  TFT(其它元件)

W  沟道宽度(基准沟道宽度)

具体实施方式

〔实施方式1〕

参照附图对本发明的一个实施方式进行说明如下。此外，以下参照的各图，都是为了说明的方便而仅是简略地表示了本发明的一个实施方式的构成部件中用于说明本发明所需要的主要部件。另外，各图中的部件的尺寸并没有忠实地表示实际的构成部件的尺寸和各部件的尺寸比率等。这对于后述的其它实施方式也是同样。

图1(a)和图1(b)是发挥相同功能的光传感器电路的一个例子。图1(a)表示使用本发明的二极管的光传感器电路，图1(b)表示使用以往的二极管的光传感器电路。

(基准二极管)

图1(b)的光电二极管5为以下结构：杂质浓度相对高的P(第一极性)型半导体区域5a(第一半导体区域)、作为本征半导体区域(杂质浓度相对低的半导体区域)的沟道区域5b、杂质浓度相对高的N(与第一极性相反的极性)型半导体区域5c(第二半导体区域)相互接触，并且沿着包含在基板面内的特定方向依次排列。

如后所述，光电二极管5发挥与图1(a)的光电二极管1和2的组合(本发明的二极管)同等的功能，具备成为光电二极管1和2用的基准的沟道宽度W和沟道长度L。因此，以下将图1(b)的光电二极管5称为基准二极管5。

上述特定方向是构成二极管的一个杂质半导体区域、沟道区域和另一个杂质半导体区域排列的方向。本发明的二极管，如后面具体说明的那样，由N个二极管构成，其中N为2以上偶数，构成各二极管的一个杂质半导体区域、沟道区域和另一个杂质半导体区域排列的方向全都与上述特定方向一致而平行。

此外，在考虑适用于将光传感器电路呈矩阵状配置在基板上的情况时，上述特定方向，例如与行方向平行，与列方向正交，与沿行方向平行的后述复位信号线8或行选择信号线9平行，与沿列方向平行的电源供给线6或输出信号线7正交。但是，这是一个例子，如果不考虑与其它配线或者元件的布局关系，则按照基板上的哪个方向设定特定方向均可。

另外，上述基准二极管5在受光强度相同时，产生与沟道宽度W(与基准沟道宽度W相当)和沟道长度L成比例的强度的光电流。即，基准二极管5的受光特性(表示二极管电流与施加到二极管的电压的关系的I-V特性)与沟道宽度W和沟道长度L具有线性关系。或者，换言之，从对于I-V特性表示出线性变化或者能够视为线性的变化的各范围中，选择上述沟道宽度W和沟道长度L。

关于这一点，根据表示光电流与沟道长度的关系的图18的图表做进一步的说明。如果将基准二极管5的沟道长度L设定为图18的L0，则沟道长度L0包含在光电流与沟道长度呈线性变化的范围内。另一方面，沟道长度Lp明显没有包含在光电流与沟道长度呈线性变化的范围内。

此外，沟道长度L既可以从0＜L＜Lp的范围中选择，也可以从Lp＜L的范围中选择。在从后者的范围中选择沟道长度L时，与从前者的范围中选择沟道长度L时相反，若沟道长度L减少，则光电流增加，若沟道长度L增加，则光电流减少。

(2个分割型二极管的电特性)

另一方面，图1(a)的光传感器电路具备光电二极管1和光电二极管2这2个光电二极管。在光电二极管1中，P型半导体区域1a、作为本征半导体区域的沟道区域1b、N型半导体区域1c相互接触，并且沿着上述特定方向依次排列。

同样地，在光电二极管2中，N型半导体区域2a、作为本征半导体区域的沟道区域2b、P型半导体区域2c相互接触，并且沿着上述特定方向依次排列。

上述各区域1a、1b、1c、2a、2b、2c的与上述特定方向平行的方向的尺寸和基准二极管5所对应的各区域5a、5b、5c的与上述特定方向平行的方向的尺寸相同。

另外，光电二极管1和光电二极管2的沟道宽度满足比基准二极管5的上述沟道宽度W小的条件。具体而言，基准二极管5的I-V特性与沟道宽度W和沟道长度L具有能够视为线性的关系的条件下，光电二极管1和光电二极管2的沟道宽度被分别设定为W/2。

并且，如图1(a)和图5所示，在光电二极管1和光电二极管2中，表示出同极性的N型半导体区域1c与N型半导体区域2a电连接，并且表示出同极性的P型半导体区域1a与P型半导体区域2c电连接。即，光电二极管1与光电二极管2电并联连接。

由于2个光电二极管1、2并联连接，对于光电二极管1、2分别施加相同大小的电压，且与施加到基准二极管5的电压的大小相同。另外，由于沟道宽度是基准二极管5的沟道宽度W的1/2，所以对于相同的受光强度，光电二极管1、2分别产生基准二极管5所产生的光电流(强度I)的一半强度(I/2)的光电流。

于是，并联连接的光电二极管1、2合计产生与基准二极管5所产生的光电流(强度I)相同强度的光电流。即，光电二极管1、2发挥与基准二极管5相同的作用。

(2个分割型二极管的布局)

下面，对于构成光电二极管1、2的各区域1a、1b、1c、2a、2b、2c在基板上的布局(配置関係)进行说明。

上述各区域1a、1b、1c、2a、2b、2c的排列方向全部与上述特定方向平行，并且上述各区域1a、1b、1c、2a、2b、2c的相互的位置关系按照整体成为线对称或者点对称的位置关系的方式配置在基板上。换言之，在图1(a)的情况下，各区域1a、1b、1c的配置与各区域2a、2b、2c的配置为线对称(镜面对称)。

进而，换言之，向光电二极管1施加正向偏压时的偏压方向(从P型半导体区域1a向着N型半导体区域1c的方向)与向光电二极管2施加正向偏压时的偏压方向(从P型半导体区域2c向着N型半导体区域2a的方向)反向。

此外，光电二极管1和光电二极管2只要具有与上述特定方向平行的布局即可，没有必要在图1(a)所示的同一线上线性配置。例如，光电二极管1和光电二极管2沿行方向平行，即使分别配置在隔开间隔的两根平行线上，由于成为点对称的配置关系，所以满足本发明的构成要素。

通过这样的布局，用于同时制作P型半导体区域的掩模(后述)或者用于同时制造N型半导体区域的掩模即使产生位置偏移，通常，也能够稳定地制造与基准二极管5相同I-V特性的二极管。

原因在于，例如，如图1(a)所示，用于同时制作N型半导体区域的掩模产生位置偏移的结果是，在光电二极管1中，沟道长度L变短ΔL而成为La，在光电二极管2中沟道长度L延长ΔL而成为Lb。即，根据本发明，即使产生掩模的位置偏移，也能够通过光电二极管2中的沟道长度L的伸长而抵消光电二极管1中的沟道长度L的缩短。即，将光电二极管1的缩短后的沟道长度La与光电二极管2的伸长后的沟道长度Lb平均后的沟道长度等于原来的沟道长度L。

在这种情况下，在光电二极管1中光电流减少的量就是在光电二极管2中光电流增加的量。结果是，无论掩模的位置偏移如何产生，光电二极管1、2产生的光电流的大小与基准二极管5产生的光电流的大小相同。

因此，使用具有本发明的结构的光电二极管的光传感器电路在I-V特性(受光特性)方面不存在个体差异，能够均一地具备所希望的I-V特性。

相对于此，在基准二极管5的情况下，如图1(b)所示，如果在掩模产生位置偏移，则沟道长度随之变化，仅是L减少到Lc，受光特性就会发生变化。即，在I-V特性方面产生个体差异。

(内置有光传感器电路的显示装置)

本发明涉及的显示装置内置有光传感器电路，该光传感器电路使用具有上述对称的布局的光电二极管。

首先，说明显示装置的概略结构。如图2所示，本发明的显示装置10具备透明基板12，该透明基板集成了各种驱动器和构成像素的全部的电路元件。透明基板12的材质例如是玻璃。

此外，上述全部的电路元件单片地(monolithic)形成在透明基板12上。所谓“单片地形成”是指，通过物理过程和/或化学过程而直接在玻璃基板上形成元件，是不包含将半导体电路安装到玻璃基板上的情况的意思。

此外，显示装置10具备有源矩阵区域13、源极驱动器14、栅极驱动器15、传感器行驱动器16和传感器读取驱动器17。

在有源矩阵区域13中，源极信号线和扫描信号线形成为矩阵状，与两线的交叉位置对应，形成有驱动像素的开关元件和像素电极等的构成像素的周知的要素。另外，在各像素内设置有光传感器电路。

源极驱动器14经由源极信号线供给显示信号，栅极驱动器15经由扫描信号线向各像素供给像素选择信号。

传感器行驱动器16逐行选择并驱动光传感器电路，传感器读取驱动器17向光传感器电路施加一定电位的电源电压VDD，并从光传感器电路读出光检测信号。

图3表示在构成有源矩阵区域13的一个像素所设置的像素电路18的电路结构。像素电路18具备显示用电路18a和光传感器电路18b。此外，与对每个像素设置有显示用电路18a相对，未必需要对全部的像素设置光传感器电路18b，通过兼顾为了光检测而求得的分辨率，只要设置在必要的像素(例如，每规定数量的多个像素)即可。

显示用电路18a形成在沿纵横(列方向和行方向)排列设置的源极信号线21和栅极信号线22的各交点或者附近，包括薄膜晶体管(下面称为TFT)23、液晶电容25和辅助电容27，其中，液晶电容25在与TFT23的一端连接的像素电极和与像素电极相对的共用电极24之间构成，辅助电容27连接上述像素电极与共用信号线26之间。

另一方面，光传感器电路18b构成为仅使用1个晶体管的1T(晶体管的简称)方式的电路。TFT：M1(与图1所示的TFT3相当)作为源极跟随晶体管(电压跟随晶体管)发挥作用。TFT：M1的漏极与电源供给线28(与图1所示的上述电源供给线6相当)连接，源极与输出信号线29(与图1所示的输出信号线7相当)连接。上述电源供给线28和输出信号线29与传感器读取驱动器17连接，从传感器读取驱动器17对电源供给线28施加上述电源电压VDD。

另外，在TFT：M1的栅极连接有与基准二极管5等价的光电二极管1、2(以下，将光电二极管1、2总称为光电二极管30)的阴极(第三电极)，并且连接有与光电二极管30串联连接的积分电容31(与图1的积分电容4相当)的一端(第二电极)。

此外，光电二极管30的阳极(第四电极)与从传感器行驱动器16传送复位信号RST的复位信号线(初始化信号输入线)32连接，积分电容31的另一端(第一电极)与传送行选择信号RWS的行选择信号线(选择信号输入线)33连接。此外，行选择信号RWS具有选择呈矩阵状排列的光传感器电路的特定行，使得从处于该特定行的光传感器电路输出检测信号的作用。

(光传感器电路的制造过程)

在本实施方式中，在透明基板12上形成用于形成TFT：M1等的有源元件的硅膜的同时，形成用于形成上述光电二极管30的硅膜。另外，利用P型或者N型的半导体区域的形成工序(离子注入工序)形成上述各区域1a、1b、1c、2a、2b、2c，该P型或者N型的半导体区域构成上述有源元件和在上述源极驱动器14、栅极驱动器15、传感器行驱动器16和传感器读取驱动器17中所包含的电路元件。

例如，N型半导体区域1c与N型半导体区域2a能够通过有源元件的N型半导体区域的形成工序(离子注入工序)形成。有源元件的N型半导体区域通过与N型半导体区域1c和2a的注入条件不同的多次的离子注入而形成的情况下，从该多次的离子注入工序中选择最适合N型半导体区域1c和2a的形成的离子注入工序。

沟道区域1b和2b形成为分别比相邻的杂质半导体区域接近电中性。例如，在N型半导体区域1c和2a、或者P型半导体区域1a和2c的离子注入时，通过在沟道区域1b和2b的形成区域设置上述的掩模，或者，在所形成的硅膜不是电中性时，通过在沟道区域1b和2b的形成区域也进行离子注入，能够形成沟道区域1b和2b。

此外，硅膜能够通过非结晶硅膜、多晶硅膜、或者连续粒状结晶硅(CGS；Continuous Grain Silicon)膜等形成。但是，在本实施方式中，将全部的电路元件单片地形成在透明基板12上。因此，从电子的迁移率的观点出发，优选由多晶硅膜或CGS膜形成硅膜，特别优选由电子的迁移率最高的CGS膜形成。

(光传感器电路的动作；明状态)

下面，参照图4，说明光传感器电路18b的动作。

首先，为了将TFT：M1的栅极电位VINT复位，从传感器行驱动器16向复位信号线32传送高电平的复位信号RST。由此，在复位期间(t1～t2)对光电二极管30施加正向偏压，从而积分电容31被充电，栅极电位VINT逐渐上升，最终到达初始化电位(V_DDR)。

在栅极电位VINT到达初始化电位后，将复位信号RST下降到低电平，则光电二极管30的阴极电位变得比阳极电位高，从而对光电二极管30施加反向偏压。这时的栅极电位VINT成为从上述初始化电位(V_DDR)减去光电二极管30中的正向电压下降量(V_F)和光电二极管30寄生电容引起的电压下降量(ΔV_RST)的值。

该状态下，在光照射光电二极管30的光检测期间(t2～t3)，根据光的强度，由反向偏压产生的光电流在光电二极管30中流动。结果保持在积分电容31的电荷经由复位信号线32被放电，所以栅极电位VINT逐渐降低，最终下降到与光的强度相应的检测电位。

随后，进入光检测结果的读取期间，即检测信号读取期间(t3～t4)，其后，从传感器行驱动器16经由行选择信号线33对积分电容31的另一端施加高电平的行选择信号RWS。由此，栅极电位VINT上升，超过积分电容31，所以栅极电位VINT成为在上述检测电位上追加行选择信号RWS的高电平电位后的电位(例如，图4所示的电位V1)。

此外，图4表示的电位V1与明状态对应，该明状态是光电二极管30接受强光，在t3，栅极电位VINT落到最低电平时的状态。

如果栅极电位VINT上升，则TFT：M1超过成为接通(ON)的阈值电压，所以TFT：M1成为接通状态。结果，按照与栅极电位VINT的电平相应的即与光的强度相应的放大率进行控制的电压，作为检测信号(例如，图4所示的明状態的VPIX)从TFT：M1的源极输出，经由输出信号线29，输送到传感器读取驱动器17。

(光传感器电路的动作；暗状態)

另一方面，在上述光检测期间(t2～t3)中，在光没有照射光电二极管30时，在光电二极管30不产生光电流，所以栅极电位VINT基本持续保持初始化电位。实际上，由于产生少量的泄漏电流，所以栅极电位VINT成为比初始化电位稍低的检测电位。

随后，在上述检测信号读取期间(t3～t4)中，与上述相同，由于栅极电位VINT上升，超过积分电容31，所以栅极电位VINT成为与在上述初始化电位上追加行选择信号RWS的高电平电位后的电位基本相等的电位(例如，图4所示的电位V2)。

这时，TFT：M1输出的检测信号(例如，图4所示的暗状态的VPIX)表示最大电平。

这样，生成与光电二极管30所接受的光的强度相应的电平的检测信号，并且，该检测信号生成在内置有光传感器电路18b的各像素中。因此，图2所示的显示装置10能够利用作为显示用光源的背光源的光，对配置在显示装置10的显示画面附近的检测对象物进行显示画面上的坐标读取、文字读取或者指纹读取等的检测动作。

此外，光传感器电路18b与后面根据图7(a)所述的以往的CMOS光传感器电路相比，由非常少的数量的元件构成。因此，光传感器电路18b占像素的占有面积小，所以，1T方式的光传感器电路18b非常有利于扩大像素的开口率。另外，若元件的数量少，则光传感器电路18b的本身的寄生电容变小，所以检测动作的反应速度变快，并且能够通过寄生电容的引入，改善动态范围降低的问题。

如上所述，利用本发明的光电二极管构成1T方式的光传感器电路，将该光传感器电路内置在像素而构成显示装置，则没有光检测精度对每个显示装置有偏差的问题，无论对哪个显示装置，都能够得到所希望的检测特性，并且能够提供进行明亮的显示的优异的显示装置。

(像素中的光传感器电路的布局例)

参照图6说明将上述光传感器电路18b设置在进行全色显示的液晶显示装置的像素内时的元件布局的一个例子。

图6是放大示意性地表示将由红绿蓝(RGB)三色的子像素35R、35G、35B构成的1像素处的光传感器电路18b的附近的俯视图。

虽然图6中没有示出，但子像素35R、35G、35B分别具备上述显示用电路18a。源极信号线21沿着列方向在沿行方向相互相邻的子像素35R、35G、35B各自之间延伸，向各显示用电路18a的构成要素即TFT23(图3)供给各颜色的显示信号。

此外，在图6所示的构成例中，设置在子像素35R、35G之间的源极信号线21兼做上述电源供给线28，设置在子像素35G、35B35G之间的源极信号线21兼做上述输出信号线29。

利用子像素35R、35G、35B的列方向的一端侧区域设置有光传感器电路18b。该一端侧区域通过与源极信号线21正交的上述复位信号线32和行选择信号线33划分出。此外，复位信号线32与行选择信号线33沿列方向相互隔开一定间隔而设置。

在图6所示的构成例中，作为光传感器电路18b的构成要素的TFT：M1设置在子像素35G的上述一端侧区域，作为光电二极管30的光电二极管1、2分别设置在子像素35R和子像素35B的上述一端侧区域。

另外，在子像素35R、35G之间的源极信号线21的例如下层，设置有连接TFT：M1的栅极与光电二极管1的阴极(N层)的线36a，在线36a上，延伸出作为行选择信号线33的一部分的延伸部37a。通过该线36a与延伸部37a的重叠，形成有作为上述积分电容31的一部分的积分电容31a。

同样，在子像素35G、35B之间的源极信号线21的例如下层，设置有连接TFT：M1的栅极与光电二极管2的阴极(N层)的线36b，在线36b上，延伸出作为行选择信号线33的一部分的延伸部37b。通过该线36b与延伸部37b的重叠，形成有作为上述积分电容31的一部分的积分电容31b。此外，能够由例如Si形成上述线36a和36b。

TFT：M1的漏极经由接触部38a与兼做电源供给线28的源极信号线21连接，TFT：M1的源极经由接触部38b与兼做输出信号线29的源极信号线21连接。进而，光电二极管1的阳极(P层)经由接触部38c与复位信号线32连接，光电二极管2的阳极(P层)也经由接触部38d与复位信号线32连接。

如图6所示，光传感器电路18b与图7(a)所示的以往的CMOS光传感器电路相比，由非常少的构成要素构成，所以有利于开口率的提高，能够进行明亮显示。

此外，由低温多晶硅(LPS；Low temperature Poly Silicon)制成的薄膜光电二极管那样的光传感器元件具有对于蓝色光的灵敏度相对高，对于红色光的灵敏度相对低的特性。由于该特性，若将该光传感器元件置于红色像素，则灵敏度不好，存在动态范围变窄的缺点，但是由于不读取蔓延到像素的杂散光，也存在信号品质变好的优点。另一方面，若将光传感器元置于蓝色像素，则由于灵敏度好，则存在动态范围变宽的优点，但是由于容易拾取到杂散光，所以存在信号品质下降的缺点。

由于图6的结构是将光传感器元件配置在红色像素与蓝色像素这两者之间，所以通过同时具备上述优点与缺点，而成为良好地取得了动态范围与信号品质的平衡的光传感器。

(光传感器电路的变形；1T方式)

图7表示光传感器电路18b的变形。在图7(a)～(c)所示的光传感器电路61的任一个中，能够用本发明对称设置的偶数个光电二极管置换光电二极管62。

图7(c)表示与已经根据图3、4、6说明过的光传感器电路18b相同结构的1T方式的光传感器电路。即，图3所示的光传感器电路18b的构成要素与图7(c)所示的光传感器电路的构成要素按照下述方式对应。

光电二极管30——光电二极管62

积分电容31——积分电容63

TFT：M1——TFT65(源极跟随晶体管)

(光传感器电路的变形；3T方式)

另一方面，图7(a)是具备3个TFT64、65、66的3T方式的以往的CMOS光传感器电路。光电二极管62与积分电容63并联连接，光电二极管62的阳极和积分电容63的一端接地，而光电二极管62的阴极和积分电容63的另一端与TFT65的栅极连接，且与TFT64的源极连接。

TFT64的栅极与供给上述复位信号RST的上述复位信号线32连接，漏极与供给上述电源电压VDD的电源供给线28连接。

另外，TFT65的源极与上述输出信号线29经由TFT66的漏极和源极而连接。该TFT66的栅极与供给上述行选择信号RWS的上述行选择信号线33连接。

在上述结构中，若对TFT64的栅极供给复位信号RST，则积分电容63被电源电压VDD充电，将TFT65的栅极电位VINT保持在初始化电位。另外，这时，对光电二极管62施加反向偏压。

在该状态下，若光电二极管62受光，则产生与受光强度相应强度的光电流，所以保持在积分电容63的电荷放电，TFT65的栅极电位VINT下降到与受光强度相应的电位。

接着，在检测信号读取期间，若对TFT66的栅极供给行选择信号RWS，则TFT66接通(ON)，与TFT65的栅极电位VINT相应的电压、即在受光强度为0的暗状态下表示出最大值而在受光强度为充分强的明状态下表示出最小值的电压，从TFT65的源极经由TFT66输出到输出信号线29。

(光传感器电路的变形；2T方式)

下面，图7(b)表示使用2个晶体管，从3T方式的光传感器电路减去1个构成要素，而提高了开口率的2T方式的光传感器电路。

在2T方式的光传感器电路中，从3T方式的光传感器电路省略由复位信号RST进行接通断开控制的TFT64，而将积分电容63的一个电极(第二电极)与TFT65的栅极和光电二极管62的阴极(第三电极)连接，并且将积分电容63的另一个电极(第一电极)与供给电源电压VDD的电源供给线连接。对光电二极管62的阳极(第四电极)，与1T方式的光电二极管62相同，供给复位信号RST。

即，2T方式的光传感器电路具备：

(1)在供给电源电压VDD的上述电源供给线6与输出光传感器电路的光检测信号的输出信号线7之间，以串联形成2个漏极源极导电路的方式串联连接的TFT65和TFT66；

(2)在上述光检测信号的读取期间中，对上述TFT66的栅极供给上述行选择信号RWS的上述行选择信号线9；

(3)供给上述复位信号RST的上述复位信号线8，该复位信号RST为在上述光电二极管62的复位期间中，对上述光电二极管62施加正向偏压的第一电压，而在光检测期间中，变化为对上述光电二极管62施加反向偏压的第二电压，

(4)上述光电二极管62的阴极与上述TFT65的栅极连接，且经由积分电容63与上述电源供给线6连接。

下面，说明2T方式的光传感器电路的动作。

首先，为了对TFT65的栅极电位VINT进行复位，对光电二极管62的阳极施加与电源电压VDD相等的高电平的复位信号RST。由此，在复位期间中，对光电二极管62施加正向偏压。栅极电位VINT成为从电源电压VDD减去光电二极管62的正向电压下降量后的初始化电位。

在栅极电位VINT到达初始化电位后，若将复位信号RST下降到低电平(例如，0V)，则光电二极管62的阴极电位比阳极电位高，所以对光电二极管62施加反向偏压。在该状态下，在对光电二极管62照射光的光检测期间，与光的强度相应，基于反向偏压的光电流在光电二极管62中流动。结果，电荷存留在积分电容63，栅极电位VINT成为从电源电压VDD减去施加到积分电容31的电压后的电压。即，栅极电位VINT与光的强度相应而下降。

接着，进入检测信号读取期间，之后，在TFT66的栅极施加高电平的行选择信号RWS。由此，TFT66成为接通(ON)，从而按照与栅极电位VINT的电平相应的即与光的强度相应的放大率进行控制的电压，作为检测信号从TFT66的源极输出。

像这样，2T方式的光传感器电路通过比3T方式的光传感器电路少的元件而构成，有利于增大像素的开口率。

〔实施方式2〕

如下所述，参照附图说明本发明的其它实施方式。此外，为了说明的方便，对于与在上述实施方式中说明过的构成要素相同的构成要素标注相同的符号，省略重复说明。后述的其它实施方式也与此相同。

(光电二极管中的半导体区域的布局1)

如图6所示，在上述实施方式1中，将光电二极管1、2形成在不同的Si岛。与此相对，在本实施方式中，2个光电二极管形成在1个Si岛。

图8(a)表示与图5所示的光电二极管1、2等价的光电二极管40。图5所示的光电二极管1、2中，N型半导体区域1c与N型半导体区域2a是不同的区域，且电连接，相对于此，在光电二极管40中，N型半导体区域1c与N型半导体区域2a被光电二极管1、2共有。

像这样，即使是在将2个光电二极管形成在1个Si岛中的结构中，也能够按照上述各半导体区域的相互的位置关系整体呈线对称或者点对称的位置关系的方式配置在上述基板上，并且能够起到与基准二极管相同的作用。

由此，与将2个光电二极管形成在各自的Si岛的情况相比，能够缩小在基板上所占的光电二极管的面积，所以，例如，在将光电二极管内置在1个像素(例如，上述子像素35R或子像素35B的任一个)的情况下，有利于该像素的小型化或者开口率的提高。

(光电二极管中的半导体区域的布局2)

图8(b)表示2个光电二极管共有P型半导体区域的结构的光电二极管41。

光电二极管40和光电二极管41，虽然P型半导体区域和N型半导体区域的排列顺序正相反，但是由于按照对构成阳极的P型半导体区域供给复位信号RST，在构成阴极的N型半导体区域连接有积分电容的方式布线，所以整体来说起到相同的作用。

图9表示用光电二级管41置换图1(a)所示的光电二极管1、2后的电路图。

即，图9所示的光传感器电路具备：

(1)TFT3，该TFT3在供给电源电压VDD的上述电源供给线6与输出光传感器电路的光检测信号的输出信号线7之间，形成漏极源极导电路；

(2)上述行选择信号线9，该行选择信号线9在光检测信号的读取期间中，供给经由电容提高TFT3的栅极的电位的上述行选择信号RWS；

(3)复位信号线8，该复位信号线8供给上述复位信号RST，该复位信号RST在光电二极管41的复位期间中，变化为对光电二极管41施加正向偏压的第一电压，在光检测期间中，变化为对光电二极管41施加反向偏压的第二电压。

在具备上述(1)～(3)的结构的基础上，进而，在图9的结构的情况下，

(4)上述光电二极管41具备第一光电二极管和第二光电二极管，该第一光电二极管的阴极与经由作为上述电容的第一电容CINT而连接行选择信号线9与TFT3的栅极的导电路连接，阳极与复位信号线8连接，该第二光电二极管的阴极与经由作为上述电容的第二电容CINT连接行选择信号线9与TFT3的栅极的导电路连接，阳极与复位信号线8连接。

(光传感器电路的布局1)

图10表示将光电二极管40内置在一个像素(例如，上述子像素35R、35G、35B的任一个)的光传感器电路的布局的一个例子。

在TFT：M1的栅极连接有光电二极管40的N型半导体区域，该TFT：M1的漏极与兼做电源供给线28的源极信号线21连接，该TFT：M1的源极与兼做输出信号线29的源极信号线21连接。

相对于与光电二极管40的各半导体区域所排列的上述特定方向平行延伸的行选择信号线33，电极42从光电二极管40的N型半导体区域延伸出，由此，行选择信号线33与电极42能够重叠，结果，形成有上述积分电容31。

进而，从与行选择信号线33平行延伸的复位信号线32，对光电二极管40的两端的P型半导体区域，以跨过行选择信号线33的方式形成有连接配线。

(光传感器电路的布局2)

图11表示将光电二极管41内置在1个像素(例如，上述子像素35R、35G、35B的任一个)的光传感器电路的布局的一个例子。

在TFT：M1中，与图10相同，漏极与兼做电源供给线28的源极信号线21连接，源极与兼做输出信号线29的源极信号线21连接。但是，从栅极延伸出两股的电极43，与处于光电二极管41的两端的N型半导体区域连接。

上述电极43经由N型半导体区域进而延伸到行选择信号线33，形成与行选择信号线33的重叠的结果是形成有上述积分电容31。

此外，从复位信号线32，对光电二极管40的P型半导体区域，以跨过行选择信号线33的方式形成有连接配线。

〔实施方式3〕

如下所述，参照附图说明本发明的其它实施方式。

如图12所述，本实施方式的光电二极管是将N个光电二极管并联连接的结构，其中N为4以上的偶数。即，N个光电二极管的阴极彼此电连接，并且阳极彼此电连接。此外，与图1(a)所示的光传感器电路相同，各阴极与上述TFT3的栅极连接，对各阳极输入上述复位信号RST。

进而，如前所述，沟道宽度从光电二极管的I-V特性对于沟道宽度的变化能够视为线性变化的范围中选择，所以N个光电二极管分别具有与基准二极管5相同的沟道长度L，沟道宽度成为基准二极管5的沟道宽度W的1/N即W/N。像这样，通过将已设定了沟道宽度和沟道长度的N个光电二极管电并联连接，能够起到与上述基准二极管5相同的作用。

下面，说明N个光电二极管的基板的布局。如图12中的包围框B所示，设2个光电二极管为1个套，多个套(N/2套)的光电二极管沿纵向排列。成为上述一个套的2个光电二极管的偏压方向相互反向，阴极彼此相对。

另外，分别构成N个光电二极管的各半导体区域的排列方向全部与上述特定方向平行，并且以上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在基板上。

因此，在基板上制作N个光电二极管时，即使在杂质的离子注入工序中使用的掩模产生位置偏移，构成1个套的2个光电二极管彼此也能够抵消在每个套各自的特性变化，所以通常能够稳定地制作与基准二极管5相同特性的光电二极管。

图13表示将图8所示的在1个Si岛内形成有2个光电二极管的套准备2个，将该2套的光电二极管并联连接的例子。

〔实施方式4〕

如下所述，参照附图说明本发明的其它实施方式。

在构成图14所示的光电二极管的N个光电二极管中，与上述特定方向的关系全部相同。即，分别构成N个光电二极管的各半导体区域的排列方向全部与上述特定方向平行，并且以上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在基板上。

在上述基础上，具备：将N/2个光电二极管电串联连接的第一组(包围框C)和将N/2个光电二极管电串联连接的第二组(包围框D)，上述第一组和第二组电串联连接。

位于上述第一组和第二组的各一端的光电二极管的阴极分别与经由上述积分电容4连接上述行选择信号线9与上述TFT3的栅极的导电路连接，位于上述第一组和第二组的各另一端的光电二极管的阳极分别与上述复位信号线8连接。

此外，沟道宽度从光电二极管的I-V特性相对于沟道宽度的变化能够视为线性变化的范围中选择，所以N个光电二极管的各沟道宽度全部为W/2。其理由如下所述。

在将沟道宽度为W/2的N/2个光电二极管电串联连接的情况下，施加到1个光电二极管的电压成为，对施加到N/2个光电二极管整体的电压乘以串联连接的个数即N/2的倒数后的值，减少到2/N。因此，将N/2个光电二极管电串联连接的情况下的I-V特性与构成N/2个光电二极管的1个二极管的I-V特性相比没有变化。

以该情况为基础，将上述第一组与第二组电并联连接，令上述沟道宽度为W/2，则从光电二极管整体的特性观察，上述结构，与并联连接设沟道宽度为W/2的2个二极管且与基准二极管的I-V特性相同的情况相比没有变化。

〔实施方式5〕

如下所述，参照附图对本发明的其它实施方式进行说明。

图15所示的光电二极管通过在一个Si岛内形成4个光电二极管，具有有利于缩小光电二极管在基板上所占的面积的结构，具体而言，按照下述(1)～(7)的方式构成。

(1)沿上述特定方向依次排列该4个光电二极管，成为第一光电二极管、第二光电二极管、第三光电二极管和第四光电二极管51、52、53、54，并且，例如P型半导体区域(第一半导体区域)55由上述第二光电二极管52和第三光电二极管53共有。

(2)上述第二光电二极管52与上述第四光电二极管54在结构上等价，上述第四光电二极管54配置为沿着上述特定方向相对于上述第三光电二极管53串联连接。

(3)上述第一光电二极管51与上述第三光电二极管53在结构上等价，上述第一光电二极管51配置为沿着上述特定方向相对于上述第二光电二极管52串联连接。

(4)上述第一光电二极管51和第二光电二极管52共有N型半导体区域(第二半导体区域)56。

(5)上述第三光电二极管53和第四光电二极管54共有其它的N型半导体区域(第二半导体区域)57。

(6)同时参照图16可知，上述P型半导体区域55与第一光电二极管和第四光电二极管51、54的各P型半导体区域58、59彼此相互电连接。

(7)上述N型半导体区域56、57彼此相互电连接。

此外，在将图15的光电二极管用于上述光传感器电路中时，如图16所示，向P型半导体区域55、58、59供给复位信号RST，另一方面，将N型半导体区域56、57与TFT3的栅极和积分电容4的一个电极连接。

根据上述(2)的结构，第二光电二极管52与第四光电二极管54中的各半导体区域的排列顺序相同，根据上述(3)的结构，第一光电二极管51与第三光电二极管53中的各半导体区域的排列顺序相同。若改变看的方法，则第二光电二极管52与第三光电二极管53中的各半导体区域的排列成为逆序即成为对称，第一光电二极管51与第四光电二极管54中的各半导体区域的排列也成为逆序即成为对称。

因此，上述结构满足条件“分别构成上述多个光电二极管的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上”。

进而，上述(6)(7)的结构表示电并联连接第一二极管至第四光电二极管51～54。因此，从光电二极管的I-V特性相对于沟道宽度的变化能够视为线性变化的范围选择沟道宽度的情况下，将沟道长度设定为上述L，将沟道宽度选择为W/4，由此，成为起到与基准二极管5同等的作用的光电二极管。

此外，图15和图16的光电二极管是并联连接4个光电二极管的例子，但是如上述(6)(7)的结构那样，如果连接N型半导体区域彼此，且连接P型半导体区域彼此，则个数N不限于4，能够是4以上的偶数。

如上所述，在详细的说明中涉及到的具体的实施方式或者实施例仅是用于明了本发明的技术内容，不应狭义地解释并限定于上述具体的例子，在本发明的发明宗旨和下述记载的权利要求的范围内能够进行适当地变更而加以实施。另外，在不同的实施方式中适当组合各自公开的技术手段所得到的实施方式也包含在本发明的技术范围内。

在本发明中，“本征半导体区域”只要是与相邻的显示出第一极性的半导体区域和显示出第二极性的半导体区域相比接近电中性的区域即可。但是，“本征半导体区域”优选完全不包含杂质的区域或者传导电子密度与空穴密度相等的区域。

另外，能够将本发明的二极管适用于TFT等的其它种类的半导体元件。这种情况下，该其它种类的半导体元件，与本发明的二极管相同，是下述元件，即如果分别适当地选择沟道宽度和沟道长度的取得范围，则在该选择的沟道宽度和沟道长度与特性之间，线性关系或者能够视为线性关系的关系成立。

能够按照下述方式特定上述半导体元件。

以下述半导体元件作为基准半导体元件，该半导体元件至少包含杂质浓度相对高的第一半导体区域、作为杂质浓度相对低的半导体区域的沟道区域和杂质浓度相对高的第二半导体区域，并且这些半导体区域沿着包含在基板的面内的特定方向依次排列。在将该基准半导体元件的沟道宽度设为W时，

具备N个半导体元件，其中N为2以上的偶数，该N个半导体元件不改变与基准半导体元件的沟道长度平行的上述特定方向的各半导体区域的尺寸，沟道宽度比上述沟道宽度W小，并且具备相互相等的沟道宽度W1，

分别构成上述多个半导体元件的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上，

上述多个半导体元件相互电连接，由此，能够起到与上述基准半导体元件同等的作用。

在根据上述结构特定的半导体元件，考虑到使用不同的掩模(N用和P用)，不仅适用设置有沟道的二极管，也能够适用通过不同的层设置有沟道长度的两端即具有非对称结构的半导体元件。

所谓上述的具有非对称结构的半导体元件是在例如n-区域和栅极端规定了沟道长度的TFT等。具体而言，对于上述的TFT而言，具备GOLD结构的TFT中，只在例如漏极侧具备LDD区域的单侧GOLD结构的TFT是符合的。此外，所谓上述GOLD结构是指，栅极电极不仅是与沟道区域相对，而且栅极电极与LDD区域按照重叠的方式相对的结构。

另外，本发明的显示装置只要是具备有源矩阵基板的显示装置即可，不仅是液晶显示装置，也可以是EL显示装置。

此外，能够按照下述方式构成本发明涉及的二极管。即，第一二极管和具备与第一二极管的各半导体区域实质上相等的尺寸的各半导体区域的第二二极管，按照使得第一二极管的偏压方向与第二二极管的偏压方向相互反向的方式对称地配置在上述基板上，并且第一二极管与第二二极管电并联连接，能够起到与2倍于第一二极管或第二二极管的沟道宽度的二极管同等的作用，其中，第一二极管中，杂质浓度相对高且显示出第一极性的第一半导体区域、作为杂质浓度相对低的半导体区域的沟道区域、和杂质浓度相对高且显示出与第一极性相反的极性的第二半导体区域相互接触，且沿着基板的面内方向依次排列配置。

根据上述结构，考虑到在第一二极管中，第一半导体区域、沟道区域、第二半导体区域沿着基板的面内方向按照该顺序配置的例子，根据“按照使得第一二极管的偏压方向与第二二极管的偏压方向相互反向的方式对称地配置在上述基板上”的条件，在第二二极管中的结构为，从接近第一二极管的一侧开始第二半导体区域、沟道区域、第一半导体区域沿着与第一二极管各半导体区域的排列方向相同的方向按照该顺序配置。

此外，由于第一二极管与第二二极管电并联连接，所以在上述的例子中，2个第一半导体区域彼此电连接，2个第二半导体区域彼此也电连接。

在上述配置的结构中，在通过杂质的离子注入形成第一半导体区域时使用的掩模，例如在向缩短第一二极管的沟道长度的第一方向移位时，第二二极管的掩模也向相同的第一方向移位。上述第一方向是指，对于第一二极管来说从第一半导体区域向着沟道区域的方向，对于第二二极管来说，是从沟道区域向着第一半导体区域的方向。

结果，在第二二极管，由于形成第一半导体区域的掩模向从沟道区域朝向第一半导体区域的方向移位，所以沟道长度变长。这时，在第二二极管沟道长度变长的长度与在第一二极管沟道长度变短的长度相等的关系成立。

因此，根据本发明，即使产生掩模的位置偏移，也能够由第二二极管中的沟道长度的伸长抵消第一二极管中的沟道长度的缩短。

此外，若随着沟道长度的缩短的二极管的I-V特性变化与随着沟道长度的伸长的二极管的I-V特性变化没有抵消，则由掩模的位置偏移的程度产生二极管的I-V特性出现偏差的其它问题，但是，本发明不是上述的情况，而是相反的2种特性变化相互抵消的发明。

上述说明能够通过“起到与2倍于第一二极管或第二二极管的沟道宽度的二极管同等的作用”的条件得到保证。若举出具体的例子，则为在使用上述二极管作为光电二极管的情况下，二极管通过受光而产生的光电流的大小通常与沟道宽度成比例，另一方面，如果适当选择沟道长度的范围，则基本与沟道长度成比例。

上述“起到与2倍于第一二极管或第二二极管的沟道宽度的二极管同等的作用”的条件表现的是二极管的I-V特性与沟道长度成比例的、适当选择了沟道长度的范围的结构的意思。

如上所述，根据本发明，用于形成第一半导体区域的掩模、或者用于形成第二半导体区域的掩模，无论怎样分别独立地位置偏移，通常都能够制造具有与2倍于第一二极管或第二二极管的沟道宽度的二极管同等的作用的具有稳定特性的二极管。

另外，若与2倍于沟道宽度的二极管相比较，则第一二极管和第二二极管的各沟道宽度成为1/2，所以能够使二极管在基板上的占有区域沿与沟道宽度平行的方向变窄。

在详细的说明中涉及到的具体的实施方式或者实施例只是用于明了本发明的技术内容，不应狭义地解释并限定于上述具体的例子，在本发明的发明宗旨和下述记载的权利要求的范围内能够进行多种变更而加以实施。另外，在不同的实施方式中适当组合各自公开的技术手段所得到的实施方式也包含在本发明的技术范围内。

如上所述，本发明所涉及的二极管，以下述二极管作为基准二极管，该二极管中，杂质浓度相对高且显示出第一极性的第一半导体区域、作为杂质浓度相对低的半导体区域的沟道区域、和杂质浓度相对高且显示出与第一极性相反的极性的第二半导体区域相互接触，并且沿着包含在基板的面内的特定方向依次排列，在将该基准二极管的沟道宽度设为W时，具备N个二极管，其中N为2以上的偶数，该N个二极管不改变与基准二极管的沟道长度平行的方向的各半导体区域的尺寸，沟道宽度比上述沟道宽度W小，并且具备相互相等的沟道宽度W1，分别构成上述多个二极管的各半导体区域的排列方向全部与上述特定方向平行，并且按照上述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在上述基板上，上述多个二极管相互电连接，由此，能够起到与上述基准二极管同等的作用。

因此，用于形成第一半导体区域的掩模、或者用于形成第二半导体区域的掩模，无论怎样分别独立地位置偏移，通常都能够起到制造与基准二极管具有同等的作用的、具有稳定特性的二极管的效果。

如上所述，本发明涉及的光传感器电路是使用上述任意的二极管作为光电二极管的结构。

因此，本发明涉及的光传感器电路能够具备不受制造工序中的掩模的位置偏移导致的影响的稳定的受光特性，在将上述光传感器电路内置于液晶显示装置的像素等的情况下，能够得到提高像素的开口率等的次要效果。

如上所述，本发明涉及的显示装置是在构成显示画面的多个像素的至少1个中内置上述光传感器电路的结构。

因此，其效果为，能够提供利用光传感器的功能的各种功能稳定，且能够进行明亮显示的性能优异的显示装置。

在详细的说明中涉及到的具体的实施方式或者实施例仅是用于明了本发明的技术内容，不应狭义地解释并限定于上述具体的例子，在本发明的发明宗旨和下述记载的权利要求的范围内能够进行多种变更而加以实施。

产业上的可利用性

本发明能够适用于在沟道宽度和沟道长度与特性之间构成线性关系或者能够视为线性关系的半导体元件、使用该半导体元件的电子电路和具备着该电子电路的装置。

Claims (14)

1.一种二极管，其特征在于：

以下述二极管作为基准二极管，该二极管中，杂质浓度相对高且显示出第一极性的第一半导体区域、作为杂质浓度相对低的半导体区域的沟道区域、和杂质浓度相对高且显示出与第一极性相反的极性的第二半导体区域相互接触，并且沿着包含在基板的面内的特定方向依次排列，在将该基准二极管的沟道宽度设为W时，

具备N个二极管，其中N为2以上的偶数，该N个二极管不改变与基准二极管的沟道长度平行的所述特定方向的各半导体区域的尺寸，沟道宽度比所述沟道宽度W小，并且具备相互实质上相等的沟道宽度W1，

分别构成所述N个二极管的各半导体区域的排列方向全部与所述特定方向平行，并且按照所述各半导体区域的相互的位置关系整体成为线对称或者点对称的位置关系的方式配置在所述基板上，

所述N个二极管相互电连接，由此，能够起到与所述基准二极管同等的作用。

2.如权利要求1所述的二极管，其特征在于：

所述N个二极管的各沟道区域的沟道长度，从表示二极管电流与施加到二极管的电压的关系的I-V特性相对于沟道长度的变化能够视为线性变化的范围中选择。

3.如权利要求1或2所述的二极管，其特征在于：

所述沟道宽度W1为W/N，

N个二极管相互并联连接。

4.如权利要求1或2所述的二极管，其特征在于：

包括：将N/2个光电二极管电串联连接的第一组；和将N/2个光电二极管电串联连接的第二组，

所述第一组与第二组电并联连接，

所述沟道宽度W1为W/2。

5.如权利要求1或2所述的二极管，其特征在于：

其是包含所述N为2的结构的二极管，

在将该2个二极管设为第一二极管和第二二极管时，第一二极管和第二二极管形成在1个Si岛中，

并且，所述第一半导体区域或者所述第二半导体区域由所述第一二极管和第二二极管共有。

6.如权利要求1或2所述的二极管，其特征在于：

其是包含所述N为4的结构的二极管，

在将该4个二极管按照沿所述特定方向排列的顺序设为第一二极管、第二二极管、第三二极管和第四二极管，且由所述第二二极管和第三二极管共有所述第一半导体区域的情况下，

所述第二二极管与所述第四二极管在结构上等价，所述第四二极管沿着所述特定方向与所述第三二极管串联连接而配置，

所述第一二极管与所述第三二极管在结构上等价，所述第一二极管沿着所述特定方向与所述第二二极管串联连接而配置，

所述第一二极管和第二二极管共有所述第二半导体区域，

所述第三二极管和第四二极管也共有所述第二半导体区域，

所述第一半导体区域彼此相互电连接，

所述第二半导体区域彼此也相互电连接。

7.一种光传感器电路，其特征在于：

使用权利要求1至6中任一项所述的二极管作为光电二极管。

8.如权利要求7所述的光传感器电路，其特征在于，包括：

(1)晶体管，该晶体管在供给电源电压的电源供给线与输出光传感器电路的光检测信号的输出信号线之间，形成漏极源极导电路；

(2)行选择信号线，该行选择信号线在所述光检测信号的读取期间中，供给经由电容提高所述晶体管的栅极的电位的行选择信号；和

(3)复位信号线，该复位信号线供给复位信号，该复位信号在所述光电二极管的复位期间中，变化为对所述光电二极管施加正向偏压的第一电压，在光检测期间中，变化为对所述光电二极管施加反向偏压的第二电压。

9.如权利要求8所述的光传感器电路，其特征在于：

构成所述光电二极管的所述N个光电二极管各自的阴极与导电路连接，该导电路经由所述电容连接所述行选择信号线与所述栅极，所述N个光电二极管各自的阳极与所述复位信号线连接。

10.如权利要求8所述的光传感器电路，其特征在于：

所述光电二极管包括：将N/2个光电二极管电串联连接的第一组；和将N/2个光电二极管电串联连接的第二组，

位于所述第一组和第二组的各一端的光电二极管的阴极分别与导电路连接，该导电路经由所述电容连接所述行选择信号线与所述栅极，位于所述第一组和第二组的各另一端的光电二极管的阳极分别与所述复位信号线连接。

11.如权利要求7所述的光传感器电路，其特征在于，包括：

(1)第一晶体管和第二晶体管，该第一晶体管和第二晶体管在供给电源电压的电源供给线与输出光传感器电路的光检测信号的输出信号线之间，以串联形成2个漏极源极导电路的方式串联连接；

(2)行选择信号线，该行选择信号线在所述光检测信号的读取期间中，对所述第二晶体管的栅极供给行选择信号；和

(3)复位信号线，该复位信号线供给复位信号，该复位信号在所述光电二极管的复位期间中，变化为对所述光电二极管施加正向偏压的第一电压，在光检测期间中，变化为对所述光电二极管施加反向偏压的第二电压，其中，

(4)所述光电二极管的阴极与所述第一晶体管的栅极连接，并且经由电容与所述电源供给线连接。

12.一种显示装置，其特征在于：

在构成显示画面的多个像素的至少1个中内置有权利要求7至11中任一项所述的光传感器电路。

13.如权利要求12所述的显示装置，其特征在于：

在所述多个像素中相邻的规定数量的多个像素中，各内置有1个所述光传感器电路，

在所述规定数量的多个像素中分散配置有构成1个该光传感器电路的所述二极管和其它元件。

14.如权利要求12所述的显示装置，其特征在于：

所述多个像素各自由红绿蓝三色的子像素构成，

在红色的子像素与蓝色的子像素中分散配置有构成1个所述光传感器电路的所述N个二极管。

Images