CN101925998B - 元件搭载用基板及利用该基板的元件容纳用封装件 - Google Patents

元件搭载用基板及利用该基板的元件容纳用封装件 Download PDF

Info

Publication number
CN101925998B
CN101925998B CN2010800010272A CN201080001027A CN101925998B CN 101925998 B CN101925998 B CN 101925998B CN 2010800010272 A CN2010800010272 A CN 2010800010272A CN 201080001027 A CN201080001027 A CN 201080001027A CN 101925998 B CN101925998 B CN 101925998B
Authority
CN
China
Prior art keywords
semiconductor element
element mounting
supporting mass
post portion
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010800010272A
Other languages
English (en)
Other versions
CN101925998A (zh
Inventor
川畑和弘
宫胁清茂
植田义明
中本真二
杉本努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN101925998A publication Critical patent/CN101925998A/zh
Application granted granted Critical
Publication of CN101925998B publication Critical patent/CN101925998B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种元件搭载用基板及利用该基板的元件容纳用封装件，该元件搭载用基板能够轻易地将功率用半导体元件设定为适于动作的温度中，并且起到能够使功率用半导体元件良好地发挥作用的效果。元件搭载用基板具备：支承体(3)，其具有用于在一个主面(31a)上装载功率用半导体元件(4)的元件搭载部(31)，并且具有设置为在厚度方向上远离元件搭载部(31)且互相隔着间隔而配置的多个柱部(32)；和蓄热区域，其设置在柱部(32)间，且热传导率比支承体(3)低。

Description

元件搭载用基板及利用该基板的元件容纳用封装件
技术领域
该发明涉及一种用于装载功率用半导体元件的元件搭载用基板及利用该基板的元件容纳用封装件。 
背景技术
作为半导体元件的材料，广泛使用了硅元素(Si)的单晶体，但是近几年开发了利用碳化硅(SiC)、氮化镓(GaN)、金刚石等耐热性突出的半导体材料的半导体元件(例如，参照专利文献1)。这些半导体元件与以往的Si制半导体元件相比，通电损耗小，且开关频率也高。另外，适于使由这些耐热性材料形成的半导体材料良好地进行动作的温度(以下称作“动作温度”)比Si制半导体元件的动作温度(15～120℃左右)高(SiC制半导体元件的动作温度：300～500℃左右)，因此期望作为流过大电流的功率用半导体元件来利用。 
但是，这样的高耐热性的半导体元件由于其动作温度区域比以往的Si制半导体元件的动作温度区域高，因此容纳在以往的封装件中来使用时，将封装件内的温度设定为半导体元件的动作温度是非常困难的。因此，要求一种能够将高耐热性的半导体元件容易地设定在可使其良好地发挥作用的温度范围内的新的封装件。 
发明内容
本发明的一实施方式的元件搭载用基板具备：支承体，其具有用于在一个主面上装载功率用半导体元件的元件搭载部，并且具有设置为在厚度方向上离开所述搭载面且互相隔着间隔而配置的多个柱部；和蓄热区域，其设置在所述柱部间，且热传导率比所述支承体低。 
本发明的一实施方式的元件搭载用基板具备与所述支承体的下表面接合的基体，所述支承体在内部形成有多个气孔。 
本发明的一实施方式的元件容纳用封装件具备：上述元件搭载用基板；框体，其在内部容纳所述元件搭载用基板，且设置为包围所述功率用半导体元件；和罩体，其接合在所述框体的上表面上。 
根据上述的元件搭载用基板及元件容纳用封装件，能够轻易地将功率用半导体元件设定为适于动作的温度，并且起到能够使功率用半导体元件良好地发挥作用的效果。 
附图说明
图1是表示本发明的一实施方式的元件容纳用封装件的一例的剖视图。 
图2是表示上述元件容纳用封装件的一例的立体图。 
图3是表示了上述元件容纳用封装件中的支承体的分解立体图。 
图4是表示在柱部间的基体中形成了切口部时的上述元件容纳用封装件的一例的剖视图。 
图5是表示了变形例1的支承体的分解立体图。 
图6是表示了变形例2的支承体的分解立体图。 
图7是表示了变形例3的支承体的分解立体图。 
图8是表示变形例4的元件容纳用封装件的一例的剖视图。 
图9是表示变形例5的元件容纳用封装件的一例的剖视图。 
图10是表示变形例6的元件容纳用封装件的一例的剖视图。 
图11是表示变形例7的元件容纳用封装件的一例的剖视图。 
具体实施方式
以下，参照附图说明本发明的实施方式。 
如图1以及图2所示，本实施方式的元件容纳用封装件1具备基体2、支承体3、功率用半导体元件4、框体5、功率供给用端子6以及罩体7。另外，在图2中，省略了罩体7的图示。在此，支承体3以及功率用半导体元件4构成本发明的元件搭载用基板的一实施方式。 
基体2例如由陶瓷材料、金属材料、玻璃材料或高耐热的树脂材料等形成。陶瓷材料例如是氧化铝质烧结体、多铝红柱石质烧结体、碳化硅 (SiC)质烧结体、氮化铝质烧结体、氮化硅质烧结体或玻璃陶瓷等。另外，金属材料例如是Fe系合金、无氧铜(oxygen free copper)或SUS等。另外，玻璃材料例如是硼硅酸玻璃或石英玻璃等。并且，高耐热性的树脂材料例如是聚酰亚胺等。 
支承体3接合在基体2的上表面上。另外，支承体3的上表面(具体而言是后述的元件搭载部31的主面)接合有功率用半导体元件4。在此，在本实施方式中，功率用半导体元件4是SiC制半导体元件，但是并非限于此，也可以是利用硅元素、氮化镓或金刚石等的半导体元件。即，针对本发明的功率用半导体元件4的种类并没有特别的限定。另外，一般的功率用半导体元件4通常将动作温度的范围例如设定在200℃以上500℃以下。 
在此，本实施方式的支承体3支承功率用半导体元件4，并且对从功率用半导体元件4产生的热进行绝热，且具有向外部进行散热的功能。在此，支承体3例如由陶瓷材料或金属材料等形成。陶瓷材料例如是氧化铝质烧结体、多铝红柱石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或玻璃陶瓷等。另外，金属材料例如是铜-钨复合材料、铜-钼复合材料等。 
如图3所示，支承体3包括具有柱部32的元件搭载部31。元件搭载部31是在主面(一个主面)31a上装载功率用半导体元件4的部件。即，在元件搭载部31的主面31a上装载功率用半导体元件4。由此，可由平板状的元件搭载部31扩散从功率用半导体元件4产生的热。另外，柱部32从元件搭载部31的内面(另一个主面)31b突出，并设有多个。而且，多个柱部32的下表面32a上接合有基体2。另外，针对柱部32间的间隔、柱部32的长度、柱部32的数量等，根据功率用半导体元件4的种类或使用状况而适当任意设定。而且，柱部32彼此之间设有空间P1。 
由于柱部32的热传导率比空间P1大，因此相邻的柱部32之间存在热传导率比柱部32低的蓄热区域。另外，柱部32的热传导率例如设定为1W/(m·K)以上400W/(m·K)以下。 
另外，为了降低从柱部32向基体2传递的热量从而使功率用半导体元件4处于动作温度的范围内，柱部32的下表面32a与基体2之间的接合材料使用例如银-铜钎料、金-锗焊锡、陶瓷粘接剂或高耐热性的树脂粘接剂等材料。 
功率用半导体元件4所产生的热中，大部分热可良好地从支承体3的上方通过下方的柱部32向基体2排出，但是一部分热经由支承体3的上方向空间P1内传递，具有该热滞留在空间P1内的倾向。因此，在功率用半导体元件4的附近区域中，通过降低支承体3的温度，能够防止功率用半导体元件4成为过度的高温。另外，在离开功率用半导体元件4的区域，即在柱部32间的空间P1的附近区域中，能够利用功率用半导体元件4所产生的热来进行良好的蓄热，在良好地抑制封装件内的温度过分降低的基础上，能够良好地抑制从封装件排出的热影响配置在封装件周围的其他电子部件的动作。 
另外，这样的元件容纳用封装件例如作为家电制品的变换器或在发电站/变电站中使用的功率变换装置等各种电子设备的部件而使用。 
框体5设置在基体2的上表面，且包围支承体3以及功率用半导体元件4。在此，框体5例如由陶瓷材料、金属材料、玻璃材料或高耐热的树脂材料等形成。另外，框体5可以与基体2一体形成，也可以与基体2分别独立形成。在框体5与基体2分别独立形成的情况下，例如通过焊锡或钎料等粘接剂来接合框体5与基体2。 
功率供给用端子6是用于向功率用半导体元件4提供功率的端子。因此，功率供给用端子6通过引线(接合引线)W而电连接在功率用半导体元件4上。 
罩体7接合于框体5的上表面。即，罩体7在框体5的上表面通过焊料或钎料材料等粘接剂接合，以便使得由框体5形成的容纳功率用半导体元件4的容纳空间，例如在空气、惰性气体或真空状态下密闭。 
如上所述，根据本实施方式的元件搭载用基板、利用该基板的元件容纳用封装件1，能够以简单的构成对从功率用半导体元件4产生的热进行绝热，并且能够进行散热。其结果，本实施方式的元件搭载用基板、利用该基板的元件容纳用封装件1起到能够在功率用半导体元件的动作温度范围内有效利用从功率用半导体元件所产生的热的效果。 
另外，即使是上述的构成，根据功率用半导体元件4的种类或使用状 况等，也会存在功率用半导体元件4的温度会超过动作温度的隐患。在这样的情况下，如图4所示，在柱部32间的基体2上形成切口部8。此时，滞留在柱部32间的空间P1内的热易从形成了切口部8的基体2向外散发。由此，能够降低从功率用半导体元件4产生的热的温度。也就是说，这是因为形成了切口部8的基体2的厚度变得比未形成切口部8的基体2的厚度薄。即，即使是如图4所示的构成，也能够以简单的构成对从功率用半导体元件4产生的热进行绝热，并且能够进行散热。另外，针对切口部8的深度、切口部8的数量等，根据功率用半导体元件4的种类或使用状况等而适当任意设定。 
另外，在上述内容中，说明了容纳在元件容纳用封装件1内的功率用半导体元件4为一个的情况，但是并未限于此。即，容纳在元件容纳用封装件1内的功率用半导体元件4的数量是任意的。也就是说，也可以在元件容纳用封装件1内容纳多个支承体3、分别装载在多个支承体3之上的多个功率用半导体元件4。另外，也可以在元件容纳用封装件1内容纳1个支承体3、装载在该支承体3之上的多个功率用半导体元件4。 
另外，上述的实施方式表示本发明的实施方式的一个具体例，能够进行各种变更。以下，表示几个主要的变形例。 
(变形例1) 
在上述的实施方式中，如图3所示，说明了具备以下各元件的元件搭载用基板：在主面31a上装载功率用半导体元件4的元件搭载部31、从元件搭载部31的内面31b突出的多个柱部32、与多个柱部32的下表面32a接合的基体2。但是，即使是这样地构成，根据功率用半导体元件4的种类或使用状况，也会存在过度地对从功率用半导体元件4产生的热进行散热的情况。因此，在变形例1的元件搭载用基板1a中，如图5所示，以在支承体3a中包括与多个柱部32的下表面32a连接的底板33为例进行说明。另外，在图5中，对于具有与图3相同功能的构成附加相同的参考标记，并省略其说明。 
如图5所示，变形例1的支承体3a具有元件搭载部31、柱部32、以及底板33。元件搭载部31是在主面31a上搭载功率用半导体元件4的部件。另外，柱部32从元件搭载部31的内面31b突出，并设有多个。另外， 底板33与多个柱部32的下表面32a连接。而且，底板33上接合有基体2。 
如上所述，根据变形例1的元件搭载用基板、以及利用该基板的元件容纳用封装件1a，连接多个柱部32d下表面32a与底部33，并且接合底板33与基体2，因此不会直接向基体2传递从功率用半导体元件4产生的热。因此，与上述的实施方式相比，易在柱部32间(即，元件搭载部31与底板33之间)的空间P1中滞留从功率用半导体元件4产生的热。另外，根据变形例1的元件搭载用基板、利用该基板的元件容纳用封装件1a，由于具备多个柱部32，因此能够从多个柱部32的侧面32b对从功率用半导体元件4产生的热进行散热。另外，也能够从与底板33接合的基体2对从功率用半导体元件4产生的热进行散热。如上所述，根据变形例1的元件搭载用基板、利用该基板的元件容纳用封装件1a，与上述的实施方式相比，能够更好地对从功率用半导体元件4产生的热进行绝热，而且在某一程度上进行散热。 
(变形例2) 
在上述的变形例1中，如图5所示，说明具备以下各元件的元件搭载用基板：主面31a上装载半导体元件4的平板状的元件搭载部31、从元件搭载部31的内面31b突出的多个柱部32、与多个柱部32的下表面32a连接的底板33、与底板33接合的基体2。但是，即使是这样的构成，根据功率用半导体元件4的种类或使用状况，也会存在过度地对从功率用半导体元件4产生的热进行散热的情况。因此，在变形例2的元件搭载用基板1b中，如图6所示，在支承体3上设置连接在元件搭载部31的内面31b上且包围多个柱部32的围绕部。在此，作为围绕部，以侧面板34为例进行说明。另外，在图6中，对于具有与图3相同功能的构成附加相同的参照标记，并省略其说明。 
如图6所示，变形例2的支承体3b具备元件搭载部31、柱部32、以及侧面板34。元件搭载部31是在主面31a上装载功率用半导体元件4的部件。另外，柱部32从元件搭载部31的内面31b突出，并设有多个。另外，侧面板34连接在元件搭载部31的内面31b上，且设置为围绕多个柱部32。而且，多个柱部32的下表面32a以及侧面板34的下表面34a上接合有基体2。 
即，根据变形例2的元件搭载用基板及利用该基板的元件容纳用封装件1b，具备连接在元件搭载部31的内面31b上且设置为围绕多个柱部32的侧面板34。因此，与变形例1相比，从功率用半导体元件4产生的热容易滞留在柱部32间(即，元件搭载部31与基体2之间)的空间P1中。另外，根据变形例2的元件搭载用基板及利用该基板的元件容纳用封装件1b，能够从侧面板34以及基体2对从功率用半导体元件4产生的热进行散热。如上所述，根据变形例2的元件搭载用基板及利用该基板的元件容纳用封装件1b，与变形例1相比，能够进一步对从功率用半导体元件4产生的热进行绝热，而且能够进行某一程度的散热。 
(变形例3) 
在上述的变形例2中，如图6所示，说明了具备以下元件的元件搭载用基板：主面31a上装载功率用半导体元件4的平板状的元件搭载部31、从元件搭载部31的内面31b突出的多个柱部32、与元件搭载部31的内面31b连接且设置为包围多个柱部32的侧面板34、与多个柱部32的下表面32a以及侧面板34的下表面34a接合的基体2。但是，即使是这样的构成，根据功率用半导体元件4的种类或使用状况，也会存在过度地对从功率用半导体元件4产生的热进行散热的情况。因此，在变形例3的元件搭载用基板1c中，如图7所示，以在支承体3c中包括连接了多个柱部32的下表面32a以及侧面板35的下表面35a的底板36为例进行说明。另外，在图7中，对于具有与图3相同功能的构成附加相同的参照标记，并省略其说明。 
如图7所示，变形例3的支承体3c具备元件搭载部31、柱部32、侧面板35、以及底板36。元件搭载部31是在主面31a上装载功率用半导体元件4的部件。另外，柱部32从元件搭载部31的内面31b突出，并设有多个。另外，侧面板35连接在元件搭载部31的内面31b上，且设置为围绕多个柱部32。另外，底板36与多个柱部32的下表面32a以及侧面板35的下表面35a连接。而且，底板36上接合有基体2。 
也就是说，根据变形例3的元件搭载用基板及利用该基板的元件容纳用封装件1b，由于多个柱部32的下表面32a以及侧面板35的下表面35与底板36连接，并且底板36与基体2接合，因此不会直接向基体2传递从功率用半导体元件4产生的热。并且，由于具备连接在元件搭载部31的内面31b上且设置为围绕多个柱部32的侧面板35，因此与变形例2相比，从功率用半导体元件4产生的热容易滞留在柱部32间(即，元件搭载部31与底板36之间)的空间P1中。另外，根据变形例3的元件搭载用基板及利用该基板的元件容纳用封装件1c，能够从侧面板35以及基体2对从功率用半导体元件4产生的热进行散热。如上所述，根据变形例3的元件搭载用基板及利用该基板的元件容纳用封装件1c，与变形例2相比，能够进一步对从功率用半导体元件4产生的热进行绝热，而且能够进行某一程度的散热。 
(变形例4) 
如图8所示，变形例4的元件容纳用封装件1d代替图1所示的支承体3而具备支承体3d。另外，在图8中，对于具有与图3相同功能的构成附加相同的参照标记，并省略其说明。 
如图8所示，变形例4的元件搭载用基板1d具备在上表面装载半导体元件4的支承体3d。另外，变形例4的基体2与支承体3d的下表面接合。而且，支承体3d在内部形成有多个气孔B。另外，在支承体3d例如由陶瓷材料形成的情况下，支承体3d内部的多个气孔B例如按照以下方式形成。即，预先在陶瓷材料中混合多个树脂珠。之后，通过将陶瓷材料与树脂珠一起在规定的温度下进行煅烧，从而使树脂珠分解。由此，不存在树脂珠的地方成为气孔B，并且在支承体3d的内部形成多个气孔B。另外，这仅仅是一个例子，对于在支承体3d的内部形成气孔B的方法并没有特别的限定。 
也就是说，根据变形例4的元件搭载用基板及利用该基板的元件容纳用封装件1d，由于在支承体3d的内部形成有多个气孔B，因此从功率用半导体元件4产生的热容易滞留在形成于支撑体3d的内部的多个气孔B中。另外，根据变形例4的元件搭载用基板及利用该基板的元件容纳用封装件1d，能够从与支承体3d的下表面接合的基体2对从功率用半导体元件4产生的热进行散热。如上所述，根据变形例4的元件搭载用基板及利用该基板的元件容纳用封装件1d，能够以简单的构成对从功率用半导体元件4产生的热进行绝热，并且能够进行散热。 
在此，如图8所示，优选形成在支承体3d的内部中的多个气孔B的气孔率随着从支承体3d的功率用半导体元件4侧向基体2侧而变高。即，气孔率越高，则热的传递特性就越低(很难传递热)。因此，根据随着从支承体3d的功率用半导体元件4侧向基体2侧气孔率变高，能够使从功率用半导体元件4产生的热滞留在基体2侧的支承体3d的气孔B中，而不是滞留在功率用半导体元件4侧的支承体3d的气孔B中。另外，即使从其他电子部件产生的热通过基体2传递到支承体3d，该热也有可能滞留在基体2侧的支承体3d的气孔B中。由此，能够降低功率用半导体元件4超过动作温度的可能性。 
(变形例5) 
在上述的实施方式以及变形例1～4中，说明了在元件容纳用封装件1、1a～1d内只容纳支承体3、3a～3d、以及功率用半导体元件4的例子。但是，如图9所示，也可以在元件容纳用封装件1e内，与支承体3以及功率用半导体元件4一起还容纳接合于基体2的上表面的台座11、装载于台座11的上表面的电子部件12。即，框体5设置为在基体2的上表面且包围功率用半导体元件4和电子部件12。在此，电子部件12例如是电阻器、压电元件、晶体振荡器或陶瓷振荡器等。由此，能够在元件容纳用封装件1e内容纳功率用半导体元件4以及电子部件12这两者。另外，也可以代替电子部件12而使用半导体元件(例如，SiC制半导体元件、Si制半导体元件、利用氮化镓或金刚石等的半导体元件)。 
另外，在图9中，图示了容纳在元件容纳用封装件1e内的支承体为上述的实施方式中所说明的支承体3(参照图3)的情况，但是并非限于此。即，容纳在元件容纳用封装件1e内的支承体可以是变形例1的支承体3a(参照图5)、变形例2的支承体3b(参照图6)、变形例3的支承体3c(参照图7)、变形例4的支承体3d(参照图8)。在此，为了使从功率用半导体元件4产生的热不会影响电子部件12，优选使用绝热性高的支承体。例如，是变形例2的支承体3b或者变形例3的支承体3c。 
另外，在上述中，说明了容纳在元件容纳用封装件1e内的电子部件12为一个的情况，但是并非仅限于此。即，容纳在元件容纳用封装件1e内的电子部件12的数量是任意的。 
(变形例6) 
在上述的变形例5的图9中，图示了台座11为长方体的例子。但是，在上述的变形例5中，从功率用半导体元件4产生的热通过支承体3、基体2、以及台座11传递到电子部件12。因此，电子部件12受到很大程度的从功率用半导体元件4产生的热的影响。因此，由于从功率用半导体元件4产生的热，存在电子部件12产生故障的可能性。因此，在变形例6中，如图10所示，说明在柱部132间的基体2中形成切口部14的例子。另外，代替电子部件12，也可以使用半导体元件(例如，SiC制半导体元件、Si制半导体元件、利用氮化镓或金刚石等的半导体元件)。 
如图10所示，变形例6的元件容纳用封装件1f的台座13具有在主面(一个主面)上装载有电子部件12的平板状的电子部件搭载部131、从电子部件搭载部131的内面(另一个主面)突出的多个柱部132。另外，在多个柱部132的下表面接合有基体2。 
在此，柱部132间的基体2中形成有切口部14。该切口部14随着远离功率用半导体元件4，在基体2的厚度方向上被深深地切入。由此，如图10的箭头(热的路径)所示，从功率用半导体元件4产生的热易从切口部14的下方的基体2散发至元件容纳用封装件1f的外部。因此，根据变形例6的元件容纳用封装件1f，电子部件12能够抑制从功率用半导体元件4产生的热的影响。 
(变形例7) 
在上述的实施方式中，如图3所示，说明了具备以下元件的元件搭载用基板：在主面31a上装载功率用半导体元件4的元件搭载部31、从元件搭载部31的内面31b突出的多个柱部32、与多个柱部32的下表面32a接合的基体2。但是，即使是这样的构成，根据功率用半导体元件4的种类或使用状况，也会存在过度地对从功率用半导体元件4产生的热进行散热的情况。在此，如图11所示，变形例7的元件容纳用封装件1d代替设置在图1所示的柱部彼此间的空间P1，在柱部彼此间设置了保温材料P2。另外，在图11中，对于具有与图3相同功能的构成附加相同的参照标记，并省略其说明。 
如图11所示，变形例7的支承体3a具备元件搭载部31、柱部32。 元件搭载部31是在主面31a上装载功率用半导体元件4的部件。另外，柱部32从元件搭载部31的内面31b突出，并设有多个。另外，底板33与多个柱部32的下表面32a连接。而且，底板33上接合有基体2。另外，在柱部32彼此间设有保温材料P2。 
保温材料P2由热传导率比柱部32低的材料构成。保温材料P2例如由玻璃、高耐热的树脂等材料构成，并且加工成纤维状或者由内部形成有气泡的材料构成。保温材料P2的热传导率例如设定为0.02W/(m·K)以上2W/(m·K)以下。 
如上所述，根据变形例7的元件搭载用基板及利用该基板的元件容纳用封装件1a，由于在多个柱部32彼此间设有保温材料P2，因此不会直接向基体2传递从功率用半导体元件4产生的热。因此与上述的实施方式相比，从功率用半导体元件4产生的热易滞留在柱部32间(即，元件搭载部31与底板33之间)的保温材料P2中。如上所述，根据变形例7的元件搭载用基板及利用该基板的元件容纳用封装件1a，与上述的实施方式相比，能够进一步在元件容纳用封装件1a内对从功率用半导体元件4产生的热保温。 

Claims (11)

1.一种元件容纳用封装件，具备：
元件搭载用基板，该元件搭载用基板具备：支承体，其具有用于在一个主面上装载功率用半导体元件的元件搭载部，并且具有设置为在厚度方向上离开所述元件搭载部且互相隔着间隔而配置的多个柱部；以及蓄热区域，其设置在所述柱部间，且热传导率比所述支承体低；
框体，其在内部容纳所述元件搭载用基板，且设置为包围所述功率用半导体元件；
台座，其在所述框体内装载电子部件；和
罩体，其接合在所述框体的上表面上。
2.根据权利要求1所述的元件容纳用封装件，其中，
在所述元件搭载用基板中，所述支承体还具备围绕部，该围绕部设置为包围所述多个柱部。
3.一种元件容纳用封装件，具备：
元件搭载用基板，该元件搭载用基板具备：支承体，其具有用于在一个主面上装载功率用半导体元件的元件搭载部，并且具有设置为在厚度方向上离开所述元件搭载部且互相隔着间隔而配置的多个柱部；以及蓄热区域，其设置在所述柱部间，且热传导率比所述支承体低；
框体，其在内部容纳所述元件搭载用基板，且设置为包围所述功率用半导体元件；和
罩体，其接合在所述框体的上表面上，
所述柱部间设有保温材料。
4.根据权利要求3所述的元件容纳用封装件，其中，
所述保温材料的热传导率比所述柱部的热传导率小。
5.根据权利要求1至4的任一项所述的元件容纳用封装件，其中，
所述功率用半导体元件是由SiC构成的半导体元件。
6.一种电子装置，具备：
权利要求1至4的任一项所述的元件容纳用封装件；和
容纳在所述元件容纳用封装件内的功率用半导体元件以及电子部件。
7.一种元件搭载用基板，具备：
支承体，其具有用于在一个主面上装载功率用半导体元件的元件搭载部，并且具有设置为在厚度方向上离开所述元件搭载部且互相隔着间隔而配置的多个柱部；
蓄热区域，其设置在所述柱部间，且热传导率比所述支承体低；和
基体，其通过所述柱部而与所述支承体接合，
所述柱部间的所述基体中形成有切口部。
8.根据权利要求7所述的元件搭载用基板，其中，
所述支承体还具备围绕部，该围绕部设置为包围所述多个柱部。
9.一种元件搭载用基板，具备：
支承体，其具有用于在一个主面上装载功率用半导体元件的元件搭载部，并且具有设置为在厚度方向上离开所述元件搭载部且互相隔着间隔而配置的多个柱部；
蓄热区域，其设置在所述柱部间，且热传导率比所述支承体低；和
基体，其通过所述柱部而与所述支承体接合，
所述柱部间设有保温材料。
10.根据权利要求9所述的元件搭载用基板，其中，
所述保温材料的热传导率比所述柱部的热传导率小。
11.根据权利要求7至10的任一项所述的元件搭载用基板，其中，
所述功率用半导体元件是由SiC构成的半导体元件。
CN2010800010272A 2009-01-22 2010-01-22 元件搭载用基板及利用该基板的元件容纳用封装件 Expired - Fee Related CN101925998B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009011751 2009-01-22
JP2009-011751 2009-01-22
JP2009-105165 2009-04-23
JP2009105165 2009-04-23
PCT/JP2010/050809 WO2010084955A1 (ja) 2009-01-22 2010-01-22 素子搭載用基板、およびこれを用いた素子収納用パッケージ

Publications (2)

Publication Number Publication Date
CN101925998A CN101925998A (zh) 2010-12-22
CN101925998B true CN101925998B (zh) 2012-06-27

Family

ID=42356005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800010272A Expired - Fee Related CN101925998B (zh) 2009-01-22 2010-01-22 元件搭载用基板及利用该基板的元件容纳用封装件

Country Status (5)

Country Link
US (1) US8837164B2 (zh)
EP (1) EP2390910A4 (zh)
JP (1) JP5484338B2 (zh)
CN (1) CN101925998B (zh)
WO (1) WO2010084955A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006402B4 (de) 2013-01-11 2024-07-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6099085B2 (ja) * 2013-01-24 2017-03-22 国立研究開発法人物質・材料研究機構 窒化物半導体素子の製造方法
US10015907B2 (en) * 2016-03-23 2018-07-03 Amulaire Thermal Technology, Inc. Heat dissipating device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239487B1 (en) * 1998-02-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Lead frame with heat spreader and semiconductor package therewith

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354720A (en) * 1980-10-20 1982-10-19 Amp Incorporated Connector assembly having improved latching means
US4620216A (en) * 1983-04-29 1986-10-28 International Business Machines Corporation Unitary slotted heat sink for semiconductor packages
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
EP0434264B1 (en) * 1989-12-22 1994-10-12 Westinghouse Electric Corporation Package for power semiconductor components
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5158912A (en) * 1991-04-09 1992-10-27 Digital Equipment Corporation Integral heatsink semiconductor package
US5206460A (en) * 1991-07-24 1993-04-27 Yang Mu K Oscillator package
JPH0567658A (ja) * 1991-09-09 1993-03-19 Advantest Corp Ｉｃキヤリア
US5736787A (en) * 1996-07-11 1998-04-07 Larimer; William R. Transistor package structured to provide heat dissipation enabling use of silicon carbide transistors and other high power semiconductor devices
JPH11111898A (ja) * 1997-10-06 1999-04-23 Zojirushi Vacuum Bottle Co 半導体素子の冷却装置
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices
JP4795602B2 (ja) * 2000-01-31 2011-10-19 京セラキンセキ株式会社 発振器
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6292367B1 (en) * 2000-06-22 2001-09-18 International Business Machines Corporation Thermally efficient semiconductor chip
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US6894903B2 (en) * 2001-02-28 2005-05-17 Sumitomo Electric Industries, Ltd. Optical data link
US6921971B2 (en) 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
JP2004296726A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 放熱部材および半導体素子収納用パッケージおよび半導体装置
JP4133635B2 (ja) * 2003-07-09 2008-08-13 株式会社豊田自動織機 電機器システム、電機器モジュールの冷却装置およびその冷却装置用多孔質放熱体
US20050110168A1 (en) * 2003-11-20 2005-05-26 Texas Instruments Incorporated Low coefficient of thermal expansion (CTE) semiconductor packaging materials
US7196907B2 (en) * 2004-02-09 2007-03-27 Wen-Chun Zheng Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
JP2006294890A (ja) * 2005-04-12 2006-10-26 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP4568202B2 (ja) * 2005-09-29 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4811936B2 (ja) 2006-08-02 2011-11-09 オムロンオートモーティブエレクトロニクス株式会社 電子機器の製造方法、電子機器
US8320102B2 (en) * 2006-09-27 2012-11-27 Kyocera Corporation Capacitor, capacitor device, electronic component, filter device, communication apparatus, and method of manufacturing capacitor device
US20080130935A1 (en) * 2006-09-27 2008-06-05 Yamaha Corporation Microphone package
JP4957208B2 (ja) 2006-11-28 2012-06-20 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP4385058B2 (ja) * 2007-05-07 2009-12-16 三菱電機株式会社 電子制御装置
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
US8791471B2 (en) * 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8368112B2 (en) * 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239487B1 (en) * 1998-02-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Lead frame with heat spreader and semiconductor package therewith

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-32881A 2005.02.03

Also Published As

Publication number Publication date
WO2010084955A1 (ja) 2010-07-29
EP2390910A4 (en) 2015-04-22
US8837164B2 (en) 2014-09-16
JP5484338B2 (ja) 2014-05-07
US20110273846A1 (en) 2011-11-10
EP2390910A1 (en) 2011-11-30
CN101925998A (zh) 2010-12-22
JPWO2010084955A1 (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5193452B2 (ja) パワー半導体素子とハウジングとを備えた装置の製造方法
US10366936B2 (en) Electronic device component with an integral diamond heat spreader
US5508559A (en) Power circuit package
KR101519813B1 (ko) 표면이 금속화된 세라믹 베이스를 구비하는 부품
TW200421577A (en) Package for housing semiconductor chip, fabrication method thereof and semiconductor device
CN101938261A (zh) 层压型晶体振子
CN101925998B (zh) 元件搭载用基板及利用该基板的元件容纳用封装件
JP5649958B2 (ja) メタライズされた表面を備えるセラミックボディを有するコンポーネント
JP2015177182A (ja) パワーモジュール
JP5496081B2 (ja) 金属被覆された構成部分を製造するための方法、金属被覆された構成部分、並びに金属被覆の際に構成部分を支持するための支持体
CN106415821B (zh) 元件收纳用封装以及安装结构体
JP2003163409A (ja) 半導体レーザーモジュール
CN104299953B (zh) 电子器件和用于制造电子器件的方法
JP2004235367A (ja) 熱電モジュール
KR102611687B1 (ko) 파워모듈
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP2003068916A (ja) 半導体素子収納用パッケージ
JP2014011271A (ja) 素子収納用パッケージおよび実装構造体
JP2003197803A (ja) 半導体パッケージ
US20210305197A1 (en) Method for connecting components during production of power electronic modules or assemblies
JP2003037204A (ja) 半導体素子収納用パッケージ
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
KR20140017824A (ko) 복합체 및 기판
JP5777456B2 (ja) セラミック回路基板および電子装置
JP2003100933A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20150122

EXPY Termination of patent right or utility model