CN101917316A - 一种高速实时工业以太网的通信方法及装置 - Google Patents

Abstract

本发明公开了一种高速实时以太网总线的通信方法及装置，该方法包括：数据传输采用总帧方式，通过解析数据报文中各从站数据段的地址，地址匹配后各从站通过对帧中相应字段进行数据交换，达到无竞争数据传输的目的，以满足***实时性。本发明具体实施是通过一般的网卡芯片及FPGA构成的高速实时总线的通信装置，其中FPGA主要是按照传输协议完成数据包接收、解析、转发的功能，所述方法及装置具有数据帧能及时到达目标端设备，达到了数据传输的实时性要求；数据传输的机制是边接收、边解析、边转发，没有竞争和抢占，实现了实时性，以通用以太网芯片为物理层，相对于传统工业总线提高了传输速度。

Description

一种高速实时工业以太网的通信方法及装置

技术领域

本发明涉及高速数据传输应用及机器人控制领域，尤其涉及一种高速实时总线的通信方法及装置。

背景技术

国际先进的数控机床和工业机器人控制***，采用现场总线连接数字伺服和IO设备，构成了现场总线计算机控制***。数控***队现场总线的性能要求总线传输的实时性、命令执行和状态反馈的同步性、命令发送的周期性，这些特性现有的总线(如CAN总线、以太网等)由于其实时性和通信带宽等方面的原因，并不适合应用于数控***。

传统的提供实时功能的以太网方案大多采用通过较高级的协议层禁止CSMA/CD存取过程，并使用时间片或轮询过程来取代它或者使用专用交换机，并家用精确的时间控制方式分配以太网数据包。但这些方案带宽的利用率很低，重新定向到输出或驱动控制器，以及读取数据所需的时间主要取决于执行方式，无法避免通信总线传输的延迟。

发明内容

本发明的目的是提供一种高速实时工业以太网的通信方法及装置，以解决数据传输实时性等问题。

本发明所述的一种高速实时工业以太网的通信方法，采用自定协议、精准的时钟同步方法、总帧传输的方式，将各从站的数据填入帧中相应字段，其通信方法包括：

数据帧到来时，从站首先进行寻址，即在总帧中找到本站的数据段；

地址匹配后，从站根据本站数据段中的命令，执行相应的读、写等操作；

从站在数据处理过程中，是边接收，边解析，边转发，每个时钟节拍传输2bit。

本发明所述的一种高速实时工业以太网的通信方法，通过修改普通以太网帧结构达到通信协议的帧结构即能满足自己的传输要求，又能够通过普通以太网芯片进行传输；此协议帧结构中普通以太网帧结构中的以太网类型字段保持不变、目的地址和源地址设为保留字，将长度、控制、数据字段按照需要，进行自定义。具体字段主要包括：保留字、以太网类型(此字段可定义两种不同以太网协议)、CASNET头(此字段包括有各从站数据字段的总长度及CASNET的类型，以此段结合以太网类型字段判断数据帧是否为CASNET帧)、子报文(为各从站的数据字段)、CRC冗余校验。

本发明所述的一种高速实时工业以太网的通信方法，各从站在数据帧到来时，首先判断数据帧是否为本***要传输的数据包，判断为是所需要的数据包就接收并做后续处理，否则丢弃；此过程就需要除了要判定以太网类型外，在协议帧机构头部的固定位加标示，由此以太网类型和此标示共同决定是否本协议支持的数据包。

本发明所述的一种高速实时工业以太网的通信方法，各从站在存取数据过程中，首先需要有本地地址、操作命令、内部寄存器偏移地址、要进行数据处理的长度等参数；

寻址，在帧中找到各自从站的数据段；

取本站数据段的命令字、数据位长度、命令处理相应的地址偏移量，通过这些主要字段在本站做相应的处理。

本发明所述的一种高速实时工业以太网的通信方法，为达到实时性这一特征，本***选用实时(如UCOS II)操作***，数据传输过程中，***一直在一实时任务下运行，能够实现数据传输的实时性。

本发明所述的一种高速实时工业以太网的通信方法，在主站和从站利用不同时钟源时，需要一套完整的时钟同步机制，以满足***的时钟同步要求，其关键步骤：

线路延迟补偿，主站读取同一周期内数据帧两次经过从站的时间戳，计算传输延迟，并发送给各从站进行延迟补偿。

时钟启动偏差补偿，***初始化阶段，主站算出各从站与基准从站的时钟偏移，并发给各从站进行偏移补偿。

漂移补偿，通过FPGA内部的加数寄存器、累加器、计数器使各站输出时钟计数器稳定在同一频率。本方法是通过发送同步数据包，调整加数寄存器的值，每次累加器值溢出时计数器加1，计数器的值即为本地时钟的值。

本发明所述的一种高速实时工业以太网的通信方法，所述漂移补偿在数据通信过程中要定期进行，即主站要在数据包传输过程中定时发送进行漂移补偿的同步包，通过发送同步包，使FPGA调整加数寄存器中的值，来调节时钟输出频率。

本发明所述的一种高速实时工业以太网的通信装置，硬件选用普通以太网物理芯片，接口选用普通以太网口RJ45，物理层传输为RMII协议，数据链路层是在FPGA中通过verilog编程实现的；FPGA中模块包括：

用于对数据帧的类型判断、地址查询及数据处理的接收模块；

用于将处理过的数据帧转发到下一从站的发送模块；

数据帧到来时产生中断、接收FIFO满产生中断、发送FIFO满产生

中断的中断控制模块；

用于完成***时钟同步的一系列操作的同步模块单元；

此外还有FIFO及μC接口等单元。

本发明所述的一种高速实时工业以太网的通信装置，其特征在于，通过对应用层接口的改变，可以应用于不同高速数据传输领域的一套独立的总线***，该***主、从站都是带普通网卡芯片和FPGA的板卡。

本发明主要通过改造设计普通以太网，充分利用以太网的传输速度，来提高现场控制领域的数据传输速率。采用总帧方式，通过FPGA中的控制程序，达到无竞争机制的数据传输，保证数据实时地达到目标设备，从而提供了较好的数据传输实时性能力。此外，本发明采用软硬结合的同步方式，为***提供了一种精准的同步时钟。

附图说明

图1是本发明的集总帧的帧结构示意图。

图2是本发明的帧中各从站数据段结构示意图。

图3是本发明***采用集总帧方式，主从站数据交换的过程示意图。

图4是本发明的***初始化流程图。

图5是本发明的数据传输过程中定时进行同步包传输流程图。

图6是本发明的从站FPGA内部模块框图。

图7是本发明的硬件原理框图。

图8是图2的总帧中各个从站数据段的字段组成示意图。

具体实施方式

本发明实施方式提供了一种高速实时总线的通信方法，该方法利用普通以太网的传输物理层，达到大大提高现场总线传输速度的目的。

传统以太网采用CSMA/CD方式进行数据传输，本发明通过改进普通以太网帧结构，将各从站数据字段嵌入一个长帧内，即采用总帧的方式，在数据传输过程中不会出现竞争抢占等问题，在数据帧传输过程中，整个帧流经从站时，从站通过地址匹配及命令判定，对帧中相应字段进行读写等操作。当帧通过每一个设备时，本发明从站控制器读取对应于该设备的数据。同样，设备反馈数据可以在报文通过时***报文中。

本***的同步方式，主要采用软硬件结合的方式，使***同步精度达到1μs以内。数据帧在各站间传输过程中，主要是用硬件对数据包进行处理，并带有CRC校验过程，这保证了数据在传输过程中误码率很低，充分保障了数据传输的可靠性。

为更好的说明该方法的实施方式，现结合附图对该方法进行详细说明。

本发明具体实施方式提供一种高速工业以太网实时总线的通信方法，通过自定义传输协议，采用总帧方式，实现快速实时的现场总线***。图1为总帧的基本结构，图1中字段主要包括：

以太网类型，此字段可定义两种不同以太网协议。

CASNET头，此字段包括有各从站数据段的总长度及CASNET的类型。以此段结合以太网类型字段判断数据帧是否为CASNET帧。

子报文即为各从站的命令、数据字段。

CRC冗余校验。

图2中的总帧中各个从站数据段的字段组成参见图8。

主从站间通信，是通过总帧方式，每个周期都由主站发起，主站程序将需要发送的命令和数据按照上述帧结构打包，通过普通以太网口发送出去，即主站的主要工作是把数据打包和做相应的数据运算。数据长帧经由各从站时，从站通过查询本站找到长帧中本站的数据字段，取字段中命令字、物理地址偏移、长度等，根据这些数据对本站数据段做相应的处理。整个长帧在线性拓扑的处理流程如图3所示。

***的拓扑结构如图4所示，数据帧传输过程：数据包由主站发出，沿线性拓扑依次传入到各从站，当到达最后的从站时，数据帧沿原路返回，返回的数据帧经各从站时不再做任何处理，直接转发直到数据帧返回主站。

***运行状态主要有***初始化状态和数据通信状态，此两个状态都是用同一数据帧结构通过在相同字段填写不同数据，来完成***初始化过程及数据通信过程。

***初始化过程流程图如图5所示。***的初始化过程，主要操作是：发送位置读命令帧，统计线状拓扑上从站数量；给各从站分配地址；选定第一从站时钟为基准数时钟，计算、补偿线路传输延迟；选定第一从站时钟为基准数时钟，计算补偿时钟偏移；多次发送同步数据包，进行初始化阶段的频率漂移补偿。

数据通信阶段主要有数据通信包和同步包，数据通信包通信过程中要定期发送同步包。其操作流程如图6所示。

为更好的描述本发明实施方式所述的方法，现结合具体数据帧处理实例对本发明的具体实施方式进行详细说明：

实施例1：本发明的具体实施方式提供的一种高速实时总线的通信方法，本实施例的技术场景为，主站板卡，从站板卡，外加普通以太网物理接口及网线。我们以正常数据通信周期为例，***挂有5个从站。

主站主要操作为：

由于此数据包为数据通信包，命令为FPRW读写命令，cmd字段为0x6，位置寻址地址各从站依次为1、2、3、4、5，物理地址偏移都为0，取应用层要传给各从站的数据写入各从站的相应数据段，并取各从站数据段长度及各个从站数据字段的总长度填入相应字段等等，即按照协议中长帧结构打包，然后将打好的数据包写入主站FPGA数据发送寄存器。

将整个长帧的长度写如发送长度寄存器中。

完成以上操作，向发送命令寄存器中写入ffff，数据帧即由主站网卡发送出去，按照RMII协议，每个时钟周期发送两个bit。

当有数据返回时，主站FPGA会产生一中断，主站程序响应中断，并在中断处理函数中将一信号量置位，信号量置位后即跳转到接收数据帧过程，解析接收数据包提取有用数据。

进入下一周期。

从站数据接收和转发过程，主要靠FPGA实现，从站数据处理模块框图如图7，从站在接收数据帧过程中，需要很多状态机，不同的数据段在不同的状态机下进行相应的操作，从站部分主要状态机操作分为几大步骤如下：

步骤1：Idle状态，当来自RMII协议的信号，i_Rx_DV为0时，***会一直工作在Idle状态。R_PRE、R_HEADER等状态机中，通过数据判断并经CRC校验后，直接转发出去。如果type段判断不为CASNET包或CRC校验错误，即返回Idle、R_PRE状态，直接丢弃该数据包。

步骤2：***在进入R_CMD、R_ADDR、R_OFF、R_LEN等状态机时，将本状态接收的数据存入相应寄存器。

步骤3：***在进入NOP状态机时，判断CMD是否在可匹配命令范围内，本例CMD的值为6，为读写命令。

步骤4：***在进入R_DATA状态机时，将接收到的数据存入寄存器。接收长度为R_LEN状态时接收到的本站data字段长度len。于此同时，由于传输过程中，是边接收，边解析，边转发，此数据段中的命令为读写，在此过程中，FPGA会将CPU提前存入读取寄存器的值填写到本站数据段并转发出去。

步骤5：当CRC校验通过后，整个帧转发完成，FPGA触发中断，告诉CPU此时有数据接收，可以读步骤4中所存数据。

以上传输过程简略了相关步骤，从站转发数据帧依旧是以普通以太网的物理传输介质，采用RMII协议，每个时钟周期传输两个bit。FPGA提供的时钟频率为漂移补偿调整后的时钟，稳定输出为40M，由于采用接收后即转发，即每两个bit在两个从站间除了物理线路延迟外只有25ns。整个长帧的传输周期在1ms以内。

本发明的硬件结构参见图7。在本发明技术实现中，接收以太网数据包，无需将其解码，再将过程数据复制到各个设备。***采用主从式结构，物理层采用标准的100Base-TX或100Base-FX及标准以太网卡，主站主要由软件实现，从站采用专用芯片控制。主站控制***传输周期，主站发出下行数据帧，一个数据帧可包含若干个子报文。数据帧遍历所有的从站设备，每个从站设备在数据帧经过时寻址到本机的报文，根据报文中的命令读入数据或写入数据到报文中指定位置，并且从站硬件把报文的工作计数器加1，表示该数据子报文被处理。整个过程会产生大约25NS的延迟。数据帧在访问位于整个***物理位置的最后一个从站后，该从站把经过处理的数据帧作为上行数据帧直接发送给主站。主站收到此上行数据帧后，处理返回数据，一次通信结束。转发过程是在从站控制器中通过硬件是实现的，因此与协议试运行***或处理器性能无关。

主要设备有主、从站硬件板卡。

主站装置包括主要硬件模块有：

发送单元将发送寄存器中的数据包发出去。

接收单元在数据帧传回时响应中断，接收数据包。

中断单元在数据帧传回时，中断响应。

从站装置包括的只要模块有：

接收模块，用于对数据帧的类型确定、寻址及数据处理等。

发送模块，用于将处理过的数据帧转发到下一从站。

中断模块，数据帧到来时响应中断，完成对本站数据段的读写。

同步模块单元，用于完成***时钟同步的一系列操作。

此外还有FIFO及μC接口等单元。

由上述的所提供的技术方案可以看出，本发明主要通过改造设计普通以太网，充分利用以太网的传输速度，来提高现场控制领域的数据传输速率。采用总帧传输方式，通过FPGA中的控制程序，达到无竞争机制的数据传输，保证数据实时地到达目标设备，提供了较好的数据传输实时性能力。此外，本发明采用软硬结合的同步方式，为***提供了一种精准的同步时钟。

本领域技术人员可以理解附图只是一个优选实施例的示意图。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

综上所述，本发明具体实施方式提供的技术方案，数据能快速达到目标端设备，以提供较好的数据传输实时性的优点。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种高速实时工业以太网的通信方法，采用自定协议、精准的时钟同步方法、总帧传输的方式，将各从站的数据填入帧中相应字段，其通信方法包括：

数据帧到来时，从站首先进行寻址，即在总帧中找到本站的数据段；

查询到本站数据段后，从站根据本站数据段中的命令，执行相应的读、写等操作；

从站在数据处理过程中，是边接收，边解析，边转发，每个时钟节拍传输2bit。

2.根据权利要求1所述的一种高速实时工业以太网的通信方法，通信协议的帧结构既能满足自己的传输要求，又能够通过普通以太网芯片进行传输的实现方法是，通过修改普通以太网帧结构达到；此协议帧结构中普通以太网帧结构中的以太网类型字段保持不变、目的地址和源地址设为保留字，将长度、控制、数据字段按照需要，进行自定义；具体字段主要包括：保留字、以太网类型、CASNET头、子报文、CRC冗余校验。

3.根据权利要求1所述的一种高速实时工业以太网的通信方法，各从站在数据帧到来时，首先判断数据帧是否为本***要传输的数据包，判断为是所需要的数据包就接收并做后续处理，否则丢弃；此过程就需要除了要判定以太网类型外，在协议帧结构头部的固定位加标示，由此以太网类型和此标示共同决定是否本协议支持的数据包。

4.根据权利要求1所述的一种高速实时工业以太网的通信方法，各从站在存取数据过程中，首先需要有本地地址、操作命令、内部寄存器偏移地址、要进行数据处理的长度等参数；

寻址，通过地址匹配在帧中找到各自从站的数据段；

取本站数据段的命令字、数据位长度、命令处理相应的地址偏移量，通过这些主要字段在本站做相应的处理。

5.根据权利要求1所述的一种高速实时工业以太网的通信方法，为达到实时性这一特征，主站采用实时操作***，数据传输在实时任务下运行，实现实时的数据传输。

6.根据权利要求1所述的一种高速实时工业以太网的通信方法，主站和各从站采用不同时钟源时，需要一套完整的时钟同步机制，以满足***的时钟同步要求，其关键步骤：

线路延迟补偿，主站读取同一周期内数据帧两次经过从站的时间戳，计算传输延迟，并发送给各从站进行延迟补偿。

时钟启动偏差补偿，***初始化阶段，主站算出各从站与基准从站的时钟偏移，并发给各从站进行偏移补偿。

漂移补偿，通过FPGA内部的加数寄存器、累加器、计数器使各站输出时钟计数器稳定在同一频率。本方法是通过发送同步数据包，调整加数寄存器的值，每次累加器值溢出时计数器加1，计数器的值即为本地时钟的值。

7.根据权利要求6所述的一种高速实时工业以太网的通信方法，所述漂移补偿在数据通信过程中定期进行，主站在数据包传输过程中定时发送进行漂移补偿的同步包，此数据包通过读基准从站的输出时钟值，将此值写给其它各从站，由FPGA根据此数值调整权利要求6中的加数寄存器的值。

8.一种高速实时工业以太网的通信装置，其特征在于，硬件选用普通以太网物理芯片，接口选用普通以太网口RJ45，物理层传输为RMII协议，数据链路层是在FPGA中通过verilog编程实现的；FPGA中模块包括：

用于对数据帧的类型判断、数据解析的接收模块；

用于将处理过的数据帧转发到下一从站的发送模块；

用于数据帧到来时产生中断、接收FIFO满产生中断、发送FIFO

满产生中断的中断控制模块；

用于完成***时钟同步的一系列操作的同步模块单元；

此外还有FIFO及μC接口等单元。

9.根据权利要求8所述的一种高速实时工业以太网的通信装置，其特征在于，通过对应用层接口的改变，可以应用于不同高速数据传输领域的一套独立的总线***，该***主、从站都是带普通网卡芯片和FPGA的板卡。

Images