CN101916754B - 通孔和通孔形成方法以及通孔填充方法 - Google Patents
通孔和通孔形成方法以及通孔填充方法 Download PDFInfo
- Publication number
- CN101916754B CN101916754B CN201010222721.9A CN201010222721A CN101916754B CN 101916754 B CN101916754 B CN 101916754B CN 201010222721 A CN201010222721 A CN 201010222721A CN 101916754 B CN101916754 B CN 101916754B
- Authority
- CN
- China
- Prior art keywords
- hole
- extends
- parts
- layer
- extend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种电子或微机械器件有第一表面(11)和第二表面(12)以及一个通孔,其从第一表面延伸穿过该器件到第二表面。通孔包括整体成形的第一部分(84,86)、第二部分(82)和第三部分(88)。第一部分(84,86)从第一表面(11)延伸到第二表面(12)。第二部分(82)延伸覆盖在器件的一部分第一表面(11)上。第三部分(88)延伸覆盖在器件的一部分第二表面(12)上。优选地,第一部分包括第一和第二部件,第二部件延伸穿过器件的活性区,并且其宽度比第一部件更窄。同时,本发明也披露了一种形成和填充该通孔的方法。
Description
【技术领域】
本发明涉及通孔和通孔形成方法以及通孔填充方法,特别涉及但不限于一种硅通孔(TSV)。
【背景技术】
电子器件,特别是便携式器件如移动电话,正变得越来越小型化,但同时又能够提供越来越广泛的功能,有需要集成多功能芯片,又不增加器件的尺寸,保持较小的外观尺寸。在一个2D结构里,增加电子元件数目必将增加尺寸,达不到这些目的,因此,3D封装被日益采用,以便能够提供更多的功能性和更高的元件密度,但具有较小的外观尺寸。
在一个3D结构里,电子元器件,如具有各种有源IC器件的半导体芯片,可能是多层叠层结构。传统上,使用引线键合(如美国专利6,933,172)来建立芯片之间的电互连,但引线键合(wire bonding)需要较大的平面内尺寸(in-plane size)和平面外尺寸(out-of-plane size),与最大化元件密度的目标不一致。为了电连接在不同层里的元件,硅通孔(TSV)技术可以被用来提供电互连,并提供机械支撑。在TSV技术里,在一个具有不同有源IC器件或其它器件的硅芯片上,制作一个通孔,并在此通孔内填充金属如铜、金、钨、焊料、或一种高掺杂的半导体材料如多晶硅。因此,TSV能够连接元件顶表面上的键合焊盘和元件底表面上的键合焊盘。因此,具有这种通孔的多个元件被叠层并被键合在一起。另外重要的是,电子器件的电路径可以被缩短,从而导致更快的运行速度。
尽管TSV频繁地应用到电子元件中,但它们也可以应用到微机械元件中,如MEMS器件。
图1(a)到(g)显示形成一个用于NAND闪存晶圆的TSV的传统方法的步骤。
在图1(a)的步骤,提供一个电子器件(在该例子里是一个存储器晶圆)。晶圆有第一“上”表面11和与第一表面相反的第二“下”表面12。晶圆包括晶圆上部分的一个硅区域20和晶圆下部分的一个活性区域30。活性区域包括一个焊盘40。更具体地,在所述例子里,活性区域40包括多个电迹线(electrical trace)和/或导电线,其被嵌入在硅区域20和焊盘40之间的隔离层(如氧化硅)34内。在所述例子里,活性区域30包括多个介质线(dielectic line)32、多晶硅线36、和M4线38,其被嵌入在硅层20和焊盘40之间的硅氧化物隔离层34内。焊盘是由金属形成,并有多个突出部分39,其向上突出到硅氧化物区内。突出部分39可以有特别的结构,在所述例子里,这些向上突出的部分是T型,T的交叉点是在焊盘的远端。
图1(b)到(f)描述形成通孔的方法。在图1(b)的步骤里,添加一层光刻胶层50以保护不被蚀刻的器件部件,通过蚀刻去除一部分硅层20和一部分多晶硅层32。在图1(c)的步骤里,通过蚀刻去除一部分隔离层34。在图1(d)的步骤里,通过蚀刻去除一部分阻隔金属层M4。在图1(e)的步骤里,通过蚀刻去除一部分硅氧化物隔离层。如图1(b)到(e)所示,不同层在不同的蚀刻步骤里被去除。由于去除的材料是不同的,因此需要不同的蚀刻过程。此外,在每个步骤里,蚀刻宽度几乎是相同的,从而通孔有一个几乎一致的宽度。完全形成的通孔60如图1(e)所示。其从器件顶表面11向下延伸到焊盘40,有一个均匀的宽度或直径。但是,通孔60不会延伸穿过焊盘40。
在图1(f)的步骤里,一个包含介质材料的隔离层70被沉积在通孔60内部。隔离层70覆盖通孔的内侧壁,并覆盖硅层20的顶表面11。在图1(g)的步骤里,进行电镀以在通孔内填充金属82、84,通常该金属可能是铜。金属层82、84是实心的,并形成一个T型。其包括通孔内的一个垂直部分84和延伸在器件顶表面11上方的一个水平或“交叉”部分82。电镀金属84的垂直部分的底部与焊盘40机械连接和电连接,但没有与焊盘整体成形。即通孔没有延伸穿过焊盘40,且没有到达器件的第二表面12。尽管焊盘40和电镀层82、84都是由铜制成,但它们不是整体的。它们是分开的部件,由不同制作方法形成的具有不同晶粒结构的独立部件(因为焊盘40不是通过电镀形成的)。
用以上方法形成TSV是一个耗时过程,因为需要在几个不同的步骤里进行蚀刻。而且,一些蚀刻步骤应该在不同腔室内或在抽空房间后进行,以避免出现污染。这样会增加方法的复杂性和所需时间,从而增加制造成本。此外,上述方法不可能总是牢固地将电镀层82、84附着到焊盘或通孔侧壁。因而,如果在制作或使用过程中对器件施加压力,会出现问题。所以,期望能够找到更快捷且更有成本效益的形成通孔方法,并且该方法还能够保证器件的机械完整性。
【发明概述】
本发明的第一方面是提供一种电子或微机械器件,其有第一和第二表面以及一个通孔,该通孔从第一表面延伸穿过该器件到第二表面,通孔通常是I型。通孔的I型特征有助于扣紧该通孔到器件。
优选地,通孔包括一整体成型的导电材料(如金属)层。在通孔顶部,在器件的第二表面上方,可以有另一导电层,在通孔和另一导电层之间可以有一阻隔层。I型(或另一导电层)的顶部和底部可以形成电接触,用于连接该器件和该器件上方或下方的另一器件。焊料可以添加在接触顶部。
本发明的第二方面是提供一种电子或微机械器件,其有第一和第二表面以及一个通孔,该通孔从第一表面延伸穿过该器件到第二表面,通孔包括整体成形的第一、第二和第三部分,第一部分从第一表面延伸到第二表面,第二部分延伸覆盖在器件的一部分第一表面上,第三部分延伸覆盖在器件的一部分第二表面上。这种构造有助于扣紧通孔到该器件。
因此,通孔包括一整体成形的导电层。在通孔顶部,在通孔第一部分的上方,可以有另一导电层,在通孔和另一导电层之间可以有一阻隔层。
通孔的第二和第一部分(或另一导电层)可以形成电接触,用于连接该器件和该器件上方或下方的另一个器件。焊料可以添加在接触顶部。
通孔还可以包括一个或多个阻隔层、填料层、溅射金属层和介质层,每层都延伸穿过器件的非活性区域和至少部分活性区域。
本发明的第三方面是提供一种形成通孔的方法,该通孔延伸穿过一个具有第一表面和第二表面的电子或微机械器件,本方法包括:形成一个通孔,其从第一表面延伸穿过器件到第二表面;进行电镀以添加一整体成形的金属层,其从所述第一表面延伸穿过所述通孔到所述第二表面;所述整体成形的金属层包括延伸覆盖器件部分所述第一表面上的一部分和延伸覆盖器件部分所述第二表面上的一部分。
本发明的第四方面是提供一种电子或微机械器件,其有第一和第二表面以及一个通孔,该通孔从第一表面延伸穿过该器件到第二表面,其中器件有一非活性层和一活性层,其中通孔第一部分延伸穿过非活性层,通孔第二部分主要延伸穿过活性层,通孔第一部分的宽度比通孔第二部分更宽。由于通孔第二部分更窄,这有助于降低对器件活性层的破坏。
通孔的第一和/或第二部分可以是锥形的,它们在从器件第一表面到器件第二表面的方向上有一个下降宽度。这有助于在制作该器件期间使用自底而上的电镀。
本发明的第五方面是提供一种形成通孔的方法,该通孔延伸穿过一个电子或微机械器件,本方法包括:通过蚀刻形成通孔第一部分;以及通过激光钻孔形成通孔第二部分。由于仅有一个蚀刻步骤,激光仅用于第二步骤,但是不一定要完全凿穿器件,该过程相当快捷。优选地,第二去除部分的宽度比第一部分更窄。
优选地,该器件有第一和第二相反的表面,并且优选地,通孔从第一表面延伸穿过该器件到第二表面。特别地,优选地,通孔延伸穿过器件的活性区域,其可以包括一个键合焊盘。
本发明的第六方面是提供一叠层组件,其包括安装在第二器件顶部的第一器件,至少一个所述第一和第二器件是符合本发明第一、第二或第四方面的器件,或符合本发明第三或第五方面制造的器件。
【附图说明】
图1(a)到(g)显示形成一个TSV的传统方法的步骤。
图2(a)到(d)是本发明实施例的通孔的结构示意图。
图3详细显示一个通孔。
图4(a)到(d)显示本发明各种实施例的通孔下部分的截面图。
图5到19显示形成图3通孔的方法的步骤;和
图20显示本发明一个实施例的一对具有通孔的叠层器件。
【发明详述】
图2(a)到(d)是本发明实施例的通孔的结构示意图。通孔延伸穿过一个基板。基板可以是一个电子器件或一个机械器件。例如,器件可以是一个存储器芯片、一个处理器或一个MEMs器件,但本发明并不受限于这些范例。基板通常包含硅。
通孔从第一表面11延伸穿过基板到一个相反的第二表面12。通孔通常是I型。其包括一个金属层,有通过电镀整体形成的第一部分84、86、第二部分82和第三部分88。第二部分82延伸覆盖在基板第一表面11上方。第一部分84、86延伸穿过基板,第三部分88延伸在基板第二表面上方。由于通孔的三个部分整体形成一个部件,这能够提供结构的机械完整性。由于通孔的电镀部分是一起整体形成,它们具有几乎相同的晶粒度(grain size),这与图1结构相反,其中T型通孔84与焊盘40不是整体形成为一体,因此在图1内,尽管焊盘40和通孔84是由相同材料制成,但它们不是整体形成,焊盘和通孔84有不同的内部结构和晶粒度。相比较而言,图1(g)内的结构不够牢固,因为焊盘40可能从通孔84分离。
在图2(a)-(d)和图3内,通孔的“I型”使通孔紧紧连接到基板和焊盘。由于通孔的第二和第三部分是在基板的相反面上,并整体地与通孔第一部分形成在一起,结构的机械完整性得以增强。
通孔的所有三个部分是一个金属层,其通常是铜,因为铜成本低且具有良好的导电性。但是,本发明不受限于铜,可以使用任何合适的金属。例如,金和钨是可能的代替物,或其他对本领域技术人员是显而易见的代替物。
通孔的第一部分84、86从第一表面11延伸穿过器件到第二表面12。通孔的第一部分包括两个部件。第一部件84比第二部件86更宽。更宽意味着第一部件具有更大的直径或更大的横截面积(在垂直于从第一表面11延伸到第二表面12的通孔的垂直长度的方向上)。从图2(a)从左到右的方向上的宽度,能够看到在两个部件之间的尺寸比较。第一部件84延伸穿过器件的非活性区域20,而第二部件86主要延伸穿过器件的活性区域30。活性区域可以包括一个焊盘。由于延伸穿过活性区域的第二部件86的横截面积相对小于第一部件84的横截面积,这样可以最小化对活性区域30的损害。
第一和第二部件中的其中一个或两个可以是锥形的。优选地,第一部件84是锥形,其在靠近第一表面11的末端比靠近活性区域30的末端更宽(有一个更大的横截面积)。优选地,第二部件86是锥形的,其在靠近第二表面12的末端比靠近非活性区域20的末端更窄(更小的横截面积)。
在图2(d)和图3内,如上所述,第一部件84和第二部件86是锥形的。这种锥形在制作过程里有两个主要优势。第一个优势是进行电镀时通孔的底部(靠近表面12的部分)可以更快速地被填充,因为所需的金属量更少。这有助于自底向上的电镀工艺。第二个优势是在活性和非活性层之间结合处的更大开口与区域30内的倾斜通孔侧壁,能够增强溅射薄膜金属120的均匀性。
这种锥形不是必需的,并可能有其它的构造,其中第一和第二部件中没有一个或仅有一个是锥形的。参照图2(a)到2(c)。在图2(a)内,两个部件都不是锥形的。在图2(b)内,第二部件86是锥形的。在图2(c)内,第一部件84是锥形的。
优选地,通孔包括一个电镀金属层,其围绕一个聚合物填料。这种金属-聚合物-金属结构有助于补偿基板非活性区域20(通常由硅形成)和电镀金属层(通常由铜形成)的热膨胀系数。通常,电镀金属的热膨胀系数比非活性区域20的热膨胀系数大很多。简单的填料有助于降低由热膨胀系数差异引起的问题,首先通过减少电镀层的数目,其次通过具有一个自身的热膨胀的中间系数。此外,填料层有一定的弹回度。因此,如果由于温度变化电镀层膨胀时,这种膨胀能够通过“压挤”填料层得以调节。这样,可能导致器件非活性层和活性层破裂或损坏的附加应力能够被最小化或避免。
图3详细显示本发明一个通孔的详细结构示意图。通孔从第一表面11延伸穿过一个器件基板到第二表面12。器件包括一个非活性硅层20和一个活性层30。活性层30包括一个键合焊盘40和一个在键合焊盘40和非活性层20之间的硅氧化物隔离层34。多个迹线、导电路径和其它结构嵌入其内,并延伸穿过隔离层34。在所述例子里,这些迹线包括介质线32、多晶硅线36和M4线38。多个结构39从焊盘40突出来。在活性层里的这些不同结构可以用来从焊盘传递电信号到一个逻辑门电路或器件的其它部分。这种结构可以形成一个ESD(静电放电)保护结构。
通孔包括一个较宽的第一部件,其延伸穿过非活性层,以及一个较窄的第二部件,其延伸穿过活性层。由于第二部件更窄,其对活性层里的各种结构几乎不会造成损害。
现在将从外至内描述通孔的各个层。通孔有一个外部聚合物层100、一个阻隔层110、一个溅射金属(如铜)层120、一个电镀(如铜)层84和一个内部聚合物层140。每一层都有延伸穿过器件的非活性区域的第一部件和延伸穿过器件的活性区域的第二更窄部件。在所述例子里,第一和第二部件是锥形的,但这不是必需的,如图2(a)到(c)所示,可以是非锥形的或仅部分是锥形的。
通孔通常是I型,如上所述,电镀层有第一部分84、86、第二部分82和第三部分88。这些部分是整体成形的。器件的上表面11被覆盖上一个部件95,其包括一个阻隔层95a、一个溅射金属层95b、一个电镀层95c和焊料95d。
优选地,通孔86第一部分的第二部件包括单个“支柱”,其延伸穿过活性区域。如图3和图4(a)所示,图4(a)是一个沿着图3线A-A的横截面。为了便于描述,横截面仅显示通孔86的电镀部分和活性区域30。如图4(a)所示,优选地,通孔有一个圆形横截面。但是,也可能有不同形状的横截面,如图4(c)或(d)所示。另外,也可能有多个“支柱”向下延伸穿过活性区域,如图4(b)的86a到86d所示。
现在将描述一种形成通孔的方法。
图5显示在通孔形成之前的电子器件晶圆。其包括之前所述的相同部件,并使用相同的参照码。在所述例子里,该器件是一个存储器晶圆,但本方法也可以应用到处理器、其它电子器件和微机械器件。
在图6和7内,通孔以两个步骤形成。在第一步骤,如图6所示,通过一种蚀刻方法如RIE(反应式离子蚀刻),去除一部分非活性层。仅需要一个蚀刻过程。优选地,通孔是锥形的,在顶部(靠近第一表面11)更宽,尽管这不是必需的。在图7,通过激光钻孔形成通孔的第二部分。即通过激光对活性区域进行钻孔。通孔的第二部分的尺寸是由钻孔的可调整激光光束的尺寸确定。结果,通孔(包括第一部分60a和第二部分60b)从第一表面11延伸穿过器件到第二表面12。光刻胶101被添加到器件的第二表面12以保护键合焊盘40的表面。
在图8的步骤里,一个绝缘层100被沉积在通孔的内侧壁上。绝缘层可以包括一种聚合物材料。在图9内,包括阻隔层110和溅射层120的薄金属层被沉积在通孔内部。在图10内,再添加电镀层。使用一种自底而上的电镀工艺。通常,“自底而上”电镀是指在通孔底部(靠近表面12)的电镀金属的沉积率将比通孔的上部分更快。因此,靠近表面12的部分(活性区域)首先被电镀金属封闭,而靠近表面11的部分在电镀之后可以仍然是开口的。与其它电镀方法如等向性(conformal)电镀或自上而下电镀方法相比,自底而上工艺具有如下优势,即通孔内不太可能形成空隙。此外,在此例子里,在顶部不需要特别的化学材料诱导自底而上的电镀或抑制电镀,通孔的第二部分60b比第一部分60a更窄,自然采用自底而上电镀工艺,因为“底”部分填充更为迅速。电镀形成一个电镀层,其通常是I型,包括整体成形的第一部件84、86、第二部件82和第三部件88。第二部件延伸覆盖在器件的第一表面11,第一部件延伸穿过器件,第三部件延伸覆盖在器件的第二表面12。
在图11内,添加一种填料,形成“内部”聚合物层140。从而,通孔有金属-聚合物-金属结构,因为内部聚合物层被电镀金属层围绕。
在图12内,一个阻隔层95a和溅射金属层95b被添加到第一表面11上。在图13内,一层光刻胶102被旋转涂敷到第一和第二表面11、12。在图14内,另一个电镀层95c被添加在溅射金属层95b的顶部上。在图15内,焊料95d被添加到电镀层95c的顶部上。在图16内,从第一表面11去除光刻胶。在图17内,上部薄金属层的不需要的部分(到通孔的侧面)被蚀刻掉。在图18内,从第二表面12去除光刻胶。在图19内,在第一表面11的顶部上,使焊料充满在薄金属层95a-c的周围。
因此,器件20、30有一个延伸穿过它的通孔(TSV)。第一电镀层的第三部件88和通孔的另一个电镀层95c可以被用作电接触,用于连接该器件和在器件20、30上方或下方的另一个器件。通常焊料95d将被施加到另一个电镀层,焊料250也可以施加到第三部件88,以方便电连接。图20显示两个叠层器件。
第一器件有一个非活性层200a和一个活性层200b。第二器件有一个非活性层300a和一个活性层300b。第一通孔210延伸穿过第一器件的左边,并连接第二通孔220,其延伸穿过第二器件的左边。第三通孔230延伸穿过第一器件的右边(横向与第一通孔210相间隔)。第三通孔230连接第四通孔240,其延伸穿过第二器件的右边。
尽管图20的叠层配置仅有两个器件,但是可以有更多的器件叠层在其顶部。另外,尽管图20所示的两个器件有图3实施例特征的通孔,但这不是必要的。通孔可以有其它实施例或其组合的特征。另外,尽管两个器件有一个或多个本发明的通孔是优选的,但是其中一个器件有现有技术类型的通孔,或者根本没有通孔,也是可能的,但仅有电表面特征用于连接到第一器件的通孔。
附图和上述方法以及器件仅是优选实施例,不应该被看作是限制本发明。对所述的特别结构、材料和方法的修改和等同物对本领域技术人员而言是显而易见的,属于由所附权利要求定义的本发明范围内。
Claims (20)
1.一种电子或微机械器件,有第一和第二表面以及一个通孔,该通孔从第一表面延伸穿过该器件到第二表面,该通孔包括第一、第二和第三部分,第一部分从第一表面延伸到第二表面,第二部分延伸覆盖该器件的一部分第一表面,第三部分延伸覆盖该器件的一部分第二表面,所述第一、第二和第三部分是通过电镀工艺一起整体形成的通孔的电镀层。
2.根据权利要求1所述的器件,其中另一个电镀层形成在该器件的第一表面上方。
3.根据权利要求2所述的器件,其中在所述第一电镀层和所述另一个电镀层之间提供一个阻隔层。
4.根据权利要求1所述的器件,其中通孔的第一部分包括第一部件和第二部件,第一部件的横截面积比第二部件的横截面积更大。
5.根据权利要求4所述的器件,其中第一部件是锥形的。
6.根据权利要求4所述的器件,其中第二部件是锥形的。
7.根据权利要求1所述的器件,其中通孔包括被电镀金属层围绕的聚合物填料。
8.根据权利要求1所述的器件,其中该器件被叠层在第二器件或基板的顶部或下方,并通过通孔电连接到第二器件。
9.一种形成通孔的方法,该通孔延伸穿过一个电子或微机械器件,该器件有第一表面和第二表面,本方法包括:形成一个通孔,该通孔从第一表面延伸穿过该器件到第二表面;进行电镀以添加一一起整体成形的金属层,其从所述第一表面延伸穿过所述通孔到所述第二表面;所述一起整体成形的金属层包括延伸覆盖本器件部分所述第一表面的一部分和延伸覆盖本器件部分所述第二表面的一部分。
10.根据权利要求9所述的方法,包括添加一聚合物层在金属层内,被金属层围绕。
11.根据权利要求9所述的方法,其中电镀是通过一个自底而上的工艺执行,其中靠近第二表面的部分比靠近第一表面的部分被电镀金属封闭得更快。
12.根据权利要求9所述的方法,其中该方法还包括叠层所述器件在第二器件顶部或下方的步骤,使得所述器件和所述第二器件通过通孔被电连接。
13.一种电子或微机械器件,有第一和第二表面以及一个通孔,该通孔从第一表面延伸穿过该器件到第二表面,该通孔包括第一、第二和第三部分,第一部分从第一表面延伸到第二表面,其中该器件有一非活性层和一活性层,其中第一部分的第一部件延伸穿过非活性层,第一部分的第二部件延伸穿过活性层,第一部件的宽度比第二部件的宽度更宽,第二部分延伸覆盖该器件的一部分第一表面,第三部分延伸覆盖该器件的一部分第二表面,所述第一、第二和第三部分是通过电镀工艺一起整体形成的通孔的金属电镀层。
14.根据权利要求13所述的器件,其中通孔包括被金属电镀层围绕的一聚合物层,所述聚合物和电镀层都延伸穿过该器件的活性和非活性层。
15.一种形成通孔的方法,该通孔延伸穿过一个电子或微机械器件,该器件有第一表面和第二表面,该方法包括:通过蚀刻形成通孔的第一部分,通过激光钻孔形成通孔的第二部分;该通孔从第一表面延伸穿过该器件到第二表面;进行电镀以添加一一起整体成形的金属层,其从所述第一表面延伸穿过所述通孔到所述第二表面;所述一起整体成形的金属层包括延伸覆盖本器件部分所述第一表面的一部分和延伸覆盖本器件部分所述第二表面的一部分。
16.根据权利要求15的方法,其中通孔的第二部分延伸穿过器件的至少部分活性区域。
17.根据权利要求16的方法,其中该器件的活性区域包括一个键合焊盘。
18.根据权利要求15的方法,其中通孔的第二部分的宽度比通孔的第一部分的宽度更小。
19.根据权利要求15的方法,还包括步骤:进行电镀以填充或部分填充一导电金属层在通孔内。
20.根据权利要求19的方法,还包括:添加被电镀金属层围绕的一聚合物层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010222721.9A CN101916754B (zh) | 2010-06-29 | 2010-06-29 | 通孔和通孔形成方法以及通孔填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010222721.9A CN101916754B (zh) | 2010-06-29 | 2010-06-29 | 通孔和通孔形成方法以及通孔填充方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101916754A CN101916754A (zh) | 2010-12-15 |
CN101916754B true CN101916754B (zh) | 2012-08-29 |
Family
ID=43324219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010222721.9A Active CN101916754B (zh) | 2010-06-29 | 2010-06-29 | 通孔和通孔形成方法以及通孔填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101916754B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455354B2 (en) | 2010-09-18 | 2016-09-27 | Fairchild Semiconductor Corporation | Micromachined 3-axis accelerometer with a single proof-mass |
KR101443730B1 (ko) | 2010-09-18 | 2014-09-23 | 페어차일드 세미컨덕터 코포레이션 | 미세기계화 다이, 및 직교 오차가 작은 서스펜션을 제조하는 방법 |
EP2616389B1 (en) | 2010-09-18 | 2017-04-05 | Fairchild Semiconductor Corporation | Multi-die mems package |
US9278846B2 (en) | 2010-09-18 | 2016-03-08 | Fairchild Semiconductor Corporation | Micromachined monolithic 6-axis inertial sensor |
US8813564B2 (en) | 2010-09-18 | 2014-08-26 | Fairchild Semiconductor Corporation | MEMS multi-axis gyroscope with central suspension and gimbal structure |
CN103221331B (zh) | 2010-09-18 | 2016-02-03 | 快捷半导体公司 | 用于微机电***的密封封装 |
US10065851B2 (en) | 2010-09-20 | 2018-09-04 | Fairchild Semiconductor Corporation | Microelectromechanical pressure sensor including reference capacitor |
US9488693B2 (en) | 2012-04-04 | 2016-11-08 | Fairchild Semiconductor Corporation | Self test of MEMS accelerometer with ASICS integrated capacitors |
EP2647955B8 (en) | 2012-04-05 | 2018-12-19 | Fairchild Semiconductor Corporation | MEMS device quadrature phase shift cancellation |
EP2648334B1 (en) | 2012-04-05 | 2020-06-10 | Fairchild Semiconductor Corporation | Mems device front-end charge amplifier |
EP2647952B1 (en) | 2012-04-05 | 2017-11-15 | Fairchild Semiconductor Corporation | Mems device automatic-gain control loop for mechanical amplitude drive |
US9625272B2 (en) | 2012-04-12 | 2017-04-18 | Fairchild Semiconductor Corporation | MEMS quadrature cancellation and signal demodulation |
DE102013014881B4 (de) | 2012-09-12 | 2023-05-04 | Fairchild Semiconductor Corporation | Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien |
CN115706080A (zh) * | 2021-08-05 | 2023-02-17 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6190493B1 (en) * | 1995-07-05 | 2001-02-20 | Hitachi, Ltd. | Thin-film multilayer wiring board and production thereof |
CN1716558A (zh) * | 2004-06-29 | 2006-01-04 | 新光电气工业株式会社 | 贯通电极及其形成方法 |
JP2006295073A (ja) * | 2005-04-14 | 2006-10-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP1920461A1 (de) * | 2005-08-31 | 2008-05-14 | Forschungsverbund Berlin e.V. | Verfahren zur erzeugung von durchkontaktierungen in halbleiterwafern |
CN101276801A (zh) * | 2007-03-23 | 2008-10-01 | 国际商业机器公司 | 具有贯穿晶片的通孔的晶片及其制造方法 |
CN101553903A (zh) * | 2006-10-17 | 2009-10-07 | 丘费尔资产股份有限公司 | 晶片通孔形成 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3034829B2 (ja) * | 1997-09-24 | 2000-04-17 | 新藤電子工業株式会社 | 両面テープキャリアの製造方法 |
US7674719B2 (en) * | 2005-08-01 | 2010-03-09 | Panasonic Corporation | Via hole machining for microwave monolithic integrated circuits |
-
2010
- 2010-06-29 CN CN201010222721.9A patent/CN101916754B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6190493B1 (en) * | 1995-07-05 | 2001-02-20 | Hitachi, Ltd. | Thin-film multilayer wiring board and production thereof |
CN1716558A (zh) * | 2004-06-29 | 2006-01-04 | 新光电气工业株式会社 | 贯通电极及其形成方法 |
JP2006295073A (ja) * | 2005-04-14 | 2006-10-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP1920461A1 (de) * | 2005-08-31 | 2008-05-14 | Forschungsverbund Berlin e.V. | Verfahren zur erzeugung von durchkontaktierungen in halbleiterwafern |
CN101553903A (zh) * | 2006-10-17 | 2009-10-07 | 丘费尔资产股份有限公司 | 晶片通孔形成 |
CN101276801A (zh) * | 2007-03-23 | 2008-10-01 | 国际商业机器公司 | 具有贯穿晶片的通孔的晶片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101916754A (zh) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101916754B (zh) | 通孔和通孔形成方法以及通孔填充方法 | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
US8232626B2 (en) | Via and method of via forming and method of via filling | |
US7994048B2 (en) | Method of manufacturing a through electrode | |
US8567051B2 (en) | Process for the vertical interconnection of 3D electronic modules by vias | |
US8034713B2 (en) | Method for stacking and interconnecting integrated circuits | |
KR20120002499A (ko) | 스트레스 완화 메커니즘을 갖는 관통 홀 비아들을 포함하는 반도체 디바이스 | |
CN106206409A (zh) | 堆叠电子装置及其制造方法 | |
CN103378034A (zh) | 具有硅通孔内连线的半导体封装 | |
US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
US20210134757A1 (en) | Fanout integration for stacked silicon package assembly | |
CN102376689A (zh) | 具有台阶的硅通孔结构及其制备工艺 | |
US8921984B2 (en) | Through silicon via in semiconductor device | |
CN116598286A (zh) | 半导体装置中的单片导电柱及相关联的方法 | |
CN100481416C (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
CN113782507A (zh) | 半导体装置 | |
US20060267190A1 (en) | Semiconductor device, laminated semiconductor device, and method for producing semiconductor device | |
US7926165B2 (en) | Micro antenna and method of manufacturing the same | |
US8853073B2 (en) | Method for producing vias | |
KR20020062796A (ko) | 반도체 장치 및 그 제조 방법 | |
US8008134B2 (en) | Large substrate structural vias | |
US8564102B2 (en) | Semiconductor device having through silicon via (TSV) | |
CN113272941A (zh) | 半导体模块及其制造方法 | |
CN218482232U (zh) | 半导体器件 | |
TWI420641B (zh) | 導通體及導通體形成方法及導通體填充方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |