CN101908082A - 印刷电路板的阻抗设计方法及阻抗设计装置 - Google Patents
印刷电路板的阻抗设计方法及阻抗设计装置 Download PDFInfo
- Publication number
- CN101908082A CN101908082A CN 201010165321 CN201010165321A CN101908082A CN 101908082 A CN101908082 A CN 101908082A CN 201010165321 CN201010165321 CN 201010165321 CN 201010165321 A CN201010165321 A CN 201010165321A CN 101908082 A CN101908082 A CN 101908082A
- Authority
- CN
- China
- Prior art keywords
- layer
- impedance
- signals
- data
- record
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种印刷电路板的阻抗设计方法。该印刷电路板的阻抗设计方法包括：根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；获取各个图层对应的数据，并根据所获取的数据创建数据列表；循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。本发明同时提供一种印刷电路板的阻抗设计装置。
Description
技术领域
本发明涉及印刷电路板(Printed Circuit Board，PCB)技术，特别地，涉及一种印刷电路板的阻抗设计方法及阻抗设计装置。
背景技术
在传统的印刷电路板设计中，阻抗通常是通过在该印刷电路板中形成的电感、电容和电阻来形成的。其中，电感主要取决于金属层的厚度以及线路的长度；电容主要取决于线路的宽度、介电层厚度以及介电常数；而电阻主要取决于线路的长度、线路的宽度、金属层的厚度以及金属层的电阻参数。
为了产品的实际阻抗值达到理论最佳值，在印刷电路板的设计过程中，除了需要严格控制阻抗测试模块的线路长度、线路宽度和金属层厚度以外，还必须根据实际阻抗设计要求，处理各种阻抗线信号屏蔽问题。
现有技术的阻抗设计方法是预先建立多个(比如，几十个)参考性模板，工程师在实际设计时，复制相关的参考性模板，再逐层进行修改。不过，对于不同的印刷电路板，其层数通常是各不相同的，并且其压合叠构也是不一样的，另外，客户阻抗要求也千差万别，因而各层之间阻抗线参考往往非常错综复杂。因此，在印刷电路板的阻抗测试模块设计中，如何实现阻抗线的信号屏蔽一直是困扰印刷电路板工程设计的一个大问题，因为其需要耗费大量设计时间，而且在实际中还可能出现由于漏改或错改屏蔽层的设计，而导致整个阻抗测试模块设计模拟失效。
发明内容
为了解决现有技术存在的问题，有必要提供一种可解决以上问题的印刷电路板的阻抗设计方法。
本发明提供的印刷电路板的阻抗设计方法包括：根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；获取各个图层对应的数据，并根据所获取的数据创建数据列表；循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。
优选地，该阻抗参数包括阻抗线的线宽和阻抗线的线距。
优选地，该图层包括信号层、参考层和无功能层。
优选地，所述获取各个图层对应的数据，并根据所获取的数据创建数据列表的步骤包括：通过对记录的各个信号层和参考层的数据进行循环，获取到各个信号层和参考层的相关数据；根据循环获取到的数据，创建一数据列表，该数据列表用于逐一分析判断阻抗参考关系及相应的信号屏蔽要求。
优选地，所述循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录的步骤包括：若在循环过程中判断出该图层为信号层时，将其记录在信号层记录中；若判断出该图层为参考层时，将其记录在参考层记录中；若判断出该图层为无功能层时，将其记录在无功能层记录中。
优选地，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤包括：循环该信号层记录，判断各个信号层中的正负极性；若发现负极性的信号层，***进行错误报警并退出；若没有发现负极性的信号层，根据该信号层记录，判断信号层的数目；若所述信号层的数目为多个，判断是否存在两个信号层为相邻层，若为相邻层，记录其层别并控制软件将所述两层的信号线的位置避开，若不存在相邻层，运行脚本控制软件设计该图层的形状。
优选地，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤还包括：循环该参考层记录，判断每个参考层是否有对应相同的信号层；若有，判断该信号层在对应的参考层之间是否还有其它信号层；若还有其它信号层，判断该夹在参考层之间的信号层中的信号线是否与本信号层中的信号线位置相互错开；若该夹在参考层之间的信号层中存在与本信号层中的信号线位置重叠的情况，***进行错误报警并退出；若不存在重叠的情况，判断参考层的正负极性并根据该参考层的极性，运行脚本控制软件设计该图层。
优选地，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤还包括：循环该无功能层记录，逐层判断无功能层的正负极性，并根据该无功能层的极性运行脚本控制软件添加该图层的图形形状；判断该无功能层是否为底层或者顶层，若是，运行脚本控制软件进行淘铜，以屏蔽信号层新路的阻抗干扰。
优选地，该软件为GENSIS设计软件。
与现有技术相比，本发明提供的印刷电路板的阻抗设计方法可实现根据客户的具体阻抗要求逐一分析判断阻抗参考关系及相应的信号屏蔽要求，并在此基础上通过软件控制进行对应图层的设计，比如对阻抗线对应位置进行填铜或削铜等编辑动作，从而避免在设计过程中漏改或错该屏蔽铜层的问题。由此，本发明提供的阻抗测试模块设计方法可以有效解决印刷电路板的阻抗设计中存在的阻抗信号屏蔽问题，提升阻抗设计效率，保证设计的正确率。
本发明还提供一种印刷电路板的阻抗设计装置，其包括：数据记录模块，其用于根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；数据列表创建模块，其用于获取各个图层对应的数据，并根据所获取的数据创建数据列表；图层记录生成模块，其用于循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；控制模块，其用于分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一实施例，并配合所附图式，作详细说明如下。
附图说明
图1为本发明印刷电路板的阻抗设计方法一种实施例的流程图。
图2为图1所示印刷电路板的阻抗设计方法中可采用的阻抗设计对话菜单的示意图。
图3为图1所示印刷电路板的阻抗设计方法中可采用的参数配置人机交换界面的示意图。
图4为本发明印刷电路板的阻抗设计方法一种实施例的结构示意图。
具体实施方式
为了实时控制信号层与参考层的对应关系，以及多种阻抗隔层参考等复杂信号屏蔽问题，本发明通过研究了各种阻抗设计情形，确定通过逐层推理参考的方法，利用脚本控制设计软件来实现印刷电路板的自动设计。
为便于理解，以下以目前应用非常广泛的GENESIS软件作为设计软件为例，对本发明印刷电路板的阻抗设计方法的具体实现方式进行详细说明。
请参阅图1，其为本发明印刷电路板的阻抗设计方法的流程图。该阻抗设计方法包括：
步骤S1，根据输入的阻抗参数，获取各组阻抗的要求并记录各信号层、参考层的数据，其中，所述阻抗参数具体可以为客户要求的阻抗参数；
以在印刷电路板制造制前工程应用最广泛的GENESIS设计软件为例，在本发明中，可以在该设计软件中嵌入安装源并且设置快捷启动键。当利用安装有所述设计软件的***进行印刷电路板的计算机辅助制造(Computer AidedManufacturing，CAM)设计的时候，设计人员可以通过该快捷启动键，启动所述阻抗测试模块设计，并调出阻抗设计对话菜单，以便进行阻抗测试模块的设计。如图2所示，其为所述阻抗设计对话菜单的示意图。所述阻抗设计对话菜单可以包括阻抗线类型选项，通过该选项可以选定设计的阻抗线是属于特性阻抗(单线)还是属于差动阻抗(双线)。
在选定阻抗线类型之后，***可进入参数配置人机交换界面，如图3所示。通过所述人机交换界面，设计人员可以将客户要求的阻抗参数输入到所述设计***中，所述阻抗参数可以具体包括阻抗线的线宽和阻抗线的线距。具体地，用户可以选择对应的信号层和参考层，并输入相关的阻抗线的线宽和阻抗线的线距。
根据设计人员通过所述人机交换界面输入的阻抗参数，该***可以获取到各组阻抗的要求，并分别记录各个信号层以及参考层的数据。
步骤S2，获取各个图层对应的数据，并根据所获取的数据创建数据列表A。
具体而言，在本步骤中，该***可以对其记录到的各个信号层和参考层的数据进行循环，从而获取到各个信号层和参考层的相关数据。进一步地，该***可以根据其循环获取到的数据，创建一数据列表A。该数据列表A可用于逐一分析判断阻抗参考关系及相应的信号屏蔽要求。
步骤S3，循环该数据列表A，逐层判断各个图层的类型，并按照类型分别对各图层进行记录。比如，若在循环过程中判断出当前图层为信号层时，将其归入在信号层记录A-signal中；如判断出当前图层为参考层时，将其归入在参考层记录A-gnd中；若判断出当前图层为无功能层时，将其归入在无功能层记录A-misc中。
步骤S4，分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。
具体而言，步骤S4可以包括：循环该信号层记录，判断各个信号层中的正负极性；若发现负极性的信号层，***进行错误报警并退出；若没有发现负极性的信号层，根据该信号层记录，判断信号层的数目；若所述信号层的数目为多个，判断是否存在两个信号层为相邻层，若为相邻层，记录其层别并控制GENSIS软件将所述两层的信号线的位置避开，若不存在相邻层，运行脚本控制GENSIS软件设计该图层的形状。
进一步地，步骤S4还可以包括：循环该参考层记录，判断每个参考层是否有对应相同的信号层；若有，判断该信号层在对应的参考层之间是否还有其它信号层；若还有其它信号层，判断该夹在参考层之间的信号层中的信号线是否与本信号层中的信号线位置相互错开；若该夹在参考层之间的信号层中存在与本信号层中的信号线位置重叠的情况，***进行错误报警并退出；若不存在重叠的情况，判断参考层的正负极性并根据该参考层的极性，运行脚本控制GENSIS软件设计该图层。
进一步地，步骤S4还可以包括：循环该无功能层记录，逐层判断无功能层的正负极性，并根据该无功能层的极性运行脚本控制GENSIS软件添加该图层的图形形状；接着，判断该无功能层是否为底层或者顶层，若是，运行脚本控制GENSIS软件进行淘铜，以屏蔽信号层新路的阻抗干扰。
与现有技术相比，本发明提供的印刷电路板的阻抗设计方法可实现根据客户的具体阻抗要求逐一分析判断阻抗参考关系及相应的信号屏蔽要求，并在此基础上通过软件控制进行对应图层的设计，比如对阻抗线对应位置进行填铜或削铜等编辑动作，从而避免在设计过程中漏改或错该屏蔽铜层的问题。由此，本发明提供的阻抗测试模块设计方法可以有效解决印刷电路板的阻抗设计中存在的阻抗信号屏蔽问题，提升阻抗设计效率，保证设计的正确率，如下表所示。
基于上述印刷电路板的阻抗设计方法，本发明还进一步提供一种印刷电路板的阻抗设计装置。请参阅图4，本发明的印刷电路板的阻抗设计装置100可以包括：
数据记录模块110，其用于根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；
数据列表创建模块120，其用于获取各个图层对应的数据，并根据所获取的数据创建数据列表；
图层记录生成模块130，其用于循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；
控制模块140，其用于分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。
应当理解，以上各个模块可以通过软件结合硬件实现，且其具体功能可以参阅上述方法实施例，以下不再赘述。
虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种印刷电路板的阻抗设计方法，其特征在于，包括：
根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；
获取各个图层对应的数据，并根据所获取的数据创建数据列表；
循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；
分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。
2.根据权利要求1所述的印刷电路板的阻抗设计方法，其特征在于，该阻抗参数包括阻抗线的线宽和阻抗线的线距。
3.根据权利要求2所述的印刷电路板的阻抗设计方法，其特征在于，该图层包括信号层、参考层和无功能层。
4.根据权利要求3所述的印刷电路板的阻抗设计方法，其特征在于，所述获取各个图层对应的数据，并根据所获取的数据创建数据列表的步骤包括：
通过对记录的各个信号层和参考层的数据进行循环，获取到各个信号层和参考层的相关数据；
根据循环获取到的数据，创建一数据列表，该数据列表用于逐一分析判断阻抗参考关系及相应的信号屏蔽要求。
5.根据权利要求1所述的印刷电路板的阻抗设计方法，其特征在于，所述循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录的步骤包括：
若在循环过程中判断出该图层为信号层时，将其记录在信号层记录中；
若判断出该图层为参考层时，将其记录在参考层记录中；
若判断出该图层为无功能层时，将其记录在无功能层记录中。
6.根据权利要求5所述的印刷电路板的阻抗设计方法，其特征在于，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤包括：
循环该信号层记录，判断各个信号层中的正负极性；若发现负极性的信号层，***进行错误报警并退出；若没有发现负极性的信号层，根据该信号层记录，判断信号层的数目；若所述信号层的数目为多个，判断是否存在两个信号层为相邻层，若为相邻层，记录其层别并控制软件将所述两层的信号线的位置避开，若不存在相邻层，运行脚本控制软件设计该图层的形状。
7.根据权利要求6所述的印刷电路板的阻抗设计方法，其特征在于，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤还包括：
循环该参考层记录，判断每个参考层是否有对应相同的信号层；若有，判断该信号层在对应的参考层之间是否还有其它信号层；若还有其它信号层，判断该夹在参考层之间的信号层中的信号线是否与本信号层中的信号线位置相互错开；若该夹在参考层之间的信号层中存在与本信号层中的信号线位置重叠的情况，***进行错误报警并退出；若不存在重叠的情况，判断参考层的正负极性并根据该参考层的极性，运行脚本控制软件设计该图层。
8.如权利要求6所述的印刷电路板的阻抗设计方法，其特征在于，所述分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计的步骤还包括：
循环该无功能层记录，逐层判断无功能层的正负极性，并根据该无功能层的极性运行脚本控制软件添加该图层的图形形状；
判断该无功能层是否为底层或者顶层，若是，运行脚本控制软件进行淘铜，以屏蔽信号层新路的阻抗干扰。
9.如权利要求1所述的印刷电路板的阻抗设计方法，其特征在于，该软件为GENSIS设计软件。
10.一种印刷电路板的阻抗设计装置，其特征在于，包括：
数据记录模块，其用于根据输入的阻抗参数，获取各组阻抗的要求并记录各个图层的数据；
数据列表创建模块，其用于获取各个图层对应的数据，并根据所获取的数据创建数据列表；
图层记录生成模块，其用于循环该数据列表，逐层判断各个图层的类型，并按照类型分别对各图层进行记录；
控制模块，其用于分别循环各个不同的图层记录，分析判断各个图层的阻抗参考关系及相应的信号屏蔽要求，并通过软件控制进行对应图层的设计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010165321A CN101908082B (zh) | 2010-04-30 | 2010-04-30 | 印刷电路板的阻抗设计方法及阻抗设计装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010165321A CN101908082B (zh) | 2010-04-30 | 2010-04-30 | 印刷电路板的阻抗设计方法及阻抗设计装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908082A true CN101908082A (zh) | 2010-12-08 |
| CN101908082B CN101908082B (zh) | 2012-10-24 |
Family
ID=43263541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010165321A Active CN101908082B (zh) | 2010-04-30 | 2010-04-30 | 印刷电路板的阻抗设计方法及阻抗设计装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908082B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109241561A (zh) * | 2018-08-01 | 2019-01-18 | 四川英创力电子科技股份有限公司 | 一种在Genesis环境下的全自动化脚本及其使用方法 |
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及*** |
| CN113268940A (zh) * | 2021-05-07 | 2021-08-17 | 胜宏科技（惠州）股份有限公司 | 一种阻抗测试条的自动生成方法及*** |
| CN115660389A (zh) * | 2022-12-27 | 2023-01-31 | 惠州市金百泽电路科技有限公司 | 一种pcb工程排单自动处理方法和*** |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108388760A (zh) * | 2018-05-31 | 2018-08-10 | 郑州云海信息技术有限公司 | 一种印刷电路板布线方法、装置及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1481535A (zh) * | 2000-11-10 | 2004-03-10 | 惠亚集团公司 | 监控和改进多层pcb制造的尺寸稳定性和配准精度的***和方法 |
| CN1866515A (zh) * | 2005-05-20 | 2006-11-22 | 恩益禧电子股份有限公司 | 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法 |
| CN101526972A (zh) * | 2009-04-21 | 2009-09-09 | 上海闻泰电子科技有限公司 | 一种电路板的设定装置及方法 |
-
2010
- 2010-04-30 CN CN201010165321A patent/CN101908082B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1481535A (zh) * | 2000-11-10 | 2004-03-10 | 惠亚集团公司 | 监控和改进多层pcb制造的尺寸稳定性和配准精度的***和方法 |
| CN1866515A (zh) * | 2005-05-20 | 2006-11-22 | 恩益禧电子股份有限公司 | 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法 |
| CN101526972A (zh) * | 2009-04-21 | 2009-09-09 | 上海闻泰电子科技有限公司 | 一种电路板的设定装置及方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109241561A (zh) * | 2018-08-01 | 2019-01-18 | 四川英创力电子科技股份有限公司 | 一种在Genesis环境下的全自动化脚本及其使用方法 |
| CN109241561B (zh) * | 2018-08-01 | 2024-01-16 | 四川英创力电子科技股份有限公司 | 一种在Genesis环境下的全自动化脚本的使用方法 |
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及*** |
| CN109815609B (zh) * | 2019-01-31 | 2023-05-23 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及*** |
| CN113268940A (zh) * | 2021-05-07 | 2021-08-17 | 胜宏科技（惠州）股份有限公司 | 一种阻抗测试条的自动生成方法及*** |
| CN113268940B (zh) * | 2021-05-07 | 2024-03-29 | 胜宏科技（惠州）股份有限公司 | 一种阻抗测试条的自动生成方法及*** |
| CN115660389A (zh) * | 2022-12-27 | 2023-01-31 | 惠州市金百泽电路科技有限公司 | 一种pcb工程排单自动处理方法和*** |
| CN115660389B (zh) * | 2022-12-27 | 2023-09-15 | 惠州市金百泽电路科技有限公司 | 一种pcb工程排单自动处理方法和*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908082B (zh) | 2012-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11604916B2 (en) | Method, system, and electronic device for detecting open/short circuit of PCB design layout | |
| CN101908082B (zh) | 印刷电路板的阻抗设计方法及阻抗设计装置 | |
| CN108536915B (zh) | 一种印刷电路板pcb设计图中焊盘设计方法和装置 | |
| CN104267964B (zh) | 一种模板生成装置 | |
| CN109308386B (zh) | 工程图墙体识别方法、装置及电子设备 | |
| CN102855337A (zh) | 自动化布线检查***及方法 | |
| CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
| CN115827436A (zh) | 数据处理方法、装置、设备及存储介质 | |
| CN111428430B (zh) | 电路设计中的电路器件信息获取方法、装置、设备及介质 | |
| US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
| US20120026902A1 (en) | Computing device and crosstalk information detection method | |
| CN109800496A (zh) | 一种沿pcb板边添加过孔的方法 | |
| JP2015158771A (ja) | 回路設計およびプリント基板設計用クラウド型電子ｃａｄシステム | |
| CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
| US10331837B1 (en) | Device graphics rendering for electronic designs | |
| CN109977602A (zh) | 一种铜皮的挖空方法以及设备 | |
| CN103116662B (zh) | 布线自动化检查***及方法 | |
| CN110502848B (zh) | 删除pcb设计图中背钻孔的方法、装置、设备和存储介质 | |
| CN107272989A (zh) | 应用启动方法、装置及终端设备 | |
| TW201426365A (zh) | 佈線檢查系統及方法 | |
| CN112685992A (zh) | 一种基于Skill快速查找跨平面走线的方法和*** | |
| CN103369834B (zh) | 用于pcb制作的靶标参数处理方法和装置 | |
| JP4670482B2 (ja) | 工程フロー図作成支援システムおよび方法 | |
| CN117473939B (zh) | Pcb模块化布局器件匹配方法、装置、电子设备及介质 | |
| CN117892674B (zh) | Pcb的odb++格式文件转换成xfl格式文件的转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |