CN109977602A - 一种铜皮的挖空方法以及设备 - Google Patents

一种铜皮的挖空方法以及设备 Download PDF

Info

Publication number
CN109977602A
CN109977602A CN201910283936.2A CN201910283936A CN109977602A CN 109977602 A CN109977602 A CN 109977602A CN 201910283936 A CN201910283936 A CN 201910283936A CN 109977602 A CN109977602 A CN 109977602A
Authority
CN
China
Prior art keywords
copper sheet
area
hollowing
region
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910283936.2A
Other languages
English (en)
Other versions
CN109977602B (zh
Inventor
郑家雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910283936.2A priority Critical patent/CN109977602B/zh
Publication of CN109977602A publication Critical patent/CN109977602A/zh
Application granted granted Critical
Publication of CN109977602B publication Critical patent/CN109977602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种铜皮的挖空方法,包括步骤:构建具有多层结构的印制电路板模型;对印制电路板模型的每层结构的铜皮分别根据预设条件进行挖空,以使铜皮得到若干个第一区域和若干个第二区域;判断铜皮的第一区域和/或第二区域之间是否存在重叠区域;响应于第一区域与第二区域存在重叠区域,将存在重叠区域的第一区域和第二区域删除,并根据第二区域的属性对铜皮进行重新挖空。本发明公开的方法能够让铜皮可以选择性的针对普通情况和特殊情况进行挖空。

Description

一种铜皮的挖空方法以及设备
技术领域
本发明涉及印制电路板领域,特别涉及一种铜皮的挖空方法以及设备。
背景技术
PCB(Printed Circuit Board)印刷电路板,又称印制线路板,是电子产品中电子元件的载体,也是电子元器件线路连接的提供者。传统的电路板采用印刷蚀刻阻剂的方法做出电路的线路及图面,即对一块完整的桐皮面,通过蚀刻的方法去除不需要的部分,剩下的铜皮就承载了传递电流(信号)的功能,因此被称为印刷电路板或印刷线路板。
随着21世纪人类进入信息化社会,产品的功能越来越强,集成度越来越高,信号的速率越来越快,从电气性能的角度看,封装和互连对于信号不再是畅通和透明的,互联通道对信号的影响越来越明显,信号的畸变已经到了影响电路功能实现的程度,那么如何将一组信号“完整的”“不变形”的传输到接收端,就成为了一门新的学科,也就是我们称呼的信号完整性(SI)。
通常情况下,一些高速信号互连的协议都会对链路中的以上可能影响到信号完整性的要素做出要求,优化无源链路以达到相应的速率要求。其中,传输链路中过孔的优化是其中的重中之重。过孔是用于连接不同层走线的,因为其形状与走线差异极大,且缺乏包裹的参考面,所以其对阻抗一致性的破坏是巨大的,对于过孔的优化,主要是针对于过孔附近第一区域的优化,通过过孔附近区域的经过仿真计算得到的第二形状,控制过孔与附近铜皮的耦合,来达到控制过孔链路的阻抗。
主流的PCB设计软件Allegro中,在挖空时,避让导体和避让“route keepout”区域是同时判决并同时存在的,在避让时,会将两者应该避让的区域进行一个“布尔与”运算,表现形式为将二者重叠后得到的形状。如何让铜皮既能自动完成对普通导体的一般尺寸的避让,又能针对于我们设计的第二区域route keepout进行特殊处理,而不启动一般尺寸的自动避让导体功能,成为了限制工作效率和产品成功率的问题。
发明内容
有鉴于此,为了克服上述问题的至少一个方面,本发明实施例的提出一种铜皮的挖空方法,包括如下步骤:
构建具有多层结构的印制电路板模型;
对所述印制电路板模型的所述每层结构的铜皮分别根据预设条件进行挖空,以使所述铜皮得到若干个第一区域和若干个第二区域;
判断铜皮的所述第一区域和/或第二区域之间是否存在重叠区域;
响应于所述第一区域与所述第二区域存在重叠区域,将存在所述重叠区域的所述第一区域和所述第二区域删除,并根据所述第二区域的属性对所述铜皮进行重新挖空。
在一些实施例中,对所述印制电路板模型的所述每层结构的铜皮分别根据预设条件进行挖空包括:
将所述铜皮设置为动态铜皮;
设置挖空数值和特殊的挖空需求;
根据所述挖空数值和所述特殊的挖空需求对动态铜皮进行自动挖空。
在一些实施例中,判断铜皮的第一区域和第二区域之间是否存在重叠区域包括步骤:
对所述若干层结构的区域进行选取;
判断所述区域是否为所述铜皮;
响应于所述区域为铜皮,判断所述铜皮是否为所述动态铜皮;
响应于所述铜皮为所述动态铜皮,将所述动态铜皮转换为静态铜皮。
在一些实施例中,判断铜皮的第一区域和第二区域之间是否存在重叠区域还包括步骤:
判断所述静态铜皮的第一区域和/或第二区域之间是否存在重叠区域。
在一些实施例中,对所述若干层结构的区域进行选取进一步包括:
根据预设选择规则选择所述印制电路板模型的所述多层结构中的若干层结构。
在一些实施例中,所述预设选择规则包括手动选择规则和自动选择规则。
在一些实施例中,选择的所述若干层为所述印制电路板模型的所有结构层、所有正片层、所有负片层或者指定选取的一层或多层。
在一些实施例中,根据所述第二区域的属性对所述铜皮进行重新挖空进一步包括:
根据所述第二区域的边框信息生成多边形;
根据所述多边形对所述铜皮进行挖空。
在一些实施例中,第一区域对应于避让导体的区域,第二区域对应于routekeepout区域。
根据本发明的另一个方面,本发明的实施例还提供了一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,所述处理器执行所述程序时执行如上所述的任一种铜皮的挖空方法的步骤。
本发明具有以下有益技术效果:能够让铜皮可以选择性的针对普通情况和特殊情况进行挖空。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的铜皮的挖空方法的流程示意图;
图2为本发明的实施例提供的计算机设备的结构示意图;
图3为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
根据本发明的一个方面,如图1所示,本发明实施例的提出一种铜皮的挖空方法,能够让铜皮可以选择性的针对普通情况和特殊情况进行挖空,其包括如下步骤:
构建具有多层结构的印制电路板模型。
在一些实施例中,可以在Allegro设计软件中构建印制电路板模型(PCB模型)。
在一些实施例中,本发明实施例提供的铜皮的挖空方法还可以包括步骤:对所述印制电路板模型的所述每层结构的铜皮分别根据预设条件进行挖空,以使所述铜皮得到若干个第一区域和若干个第二区域。
在一些实施例中,可以首先将所述铜皮设置为动态铜皮,然后利用动态铜皮根据预先设置的挖空数值和特殊的挖空需求进行自动挖空。
在一些实施例中,第一区域对应于避让导体的区域,第二区域对应于routekeepout区域。具体的,在Allegro中,铜皮(shape)可以分为动态铜皮和静态铜皮两种,其中动态铜皮可根据设定的避让数值自动避让其他导体,不需要人工干预即可得到第一区域,例如可以主动改变shape边框、在shape内进行挖空操作等,使得shape和导体的间距达到要求,并且,为了应对特殊的挖空需求,还可以通过设定“route keepout”区域来实现,动态铜会自动避让“route keepout”区域,以得到第二区域。这样,动态铜皮根据预先设置的挖空数值和特殊的挖空需求进行挖空后即可得到若干个第一区域和若干个第二区域。
在一些实施例中,本发明实施例提供的铜皮的挖空方法还可以包括步骤:判断铜皮的第一区域和/或第二区域之间是否存在重叠区域。
在一些实施例中,可以首先在PCB模型中的多层结构选取若干层结构,接着对若干层结构的区域进行选取,并逐一判断选择的区域是否是铜皮,若是铜皮,则再判断是否为动态铜皮,若为动态铜皮,则将动态铜皮转换成静态铜皮,最后对静态铜皮的若干个第一区域和/或若干个第二区域进行判断。
在一些实施例中,本发明实施例提供的铜皮的挖空方法还可以包括步骤:响应于所述第一区域与所述第二区域存在重叠区域,将存在所述重叠区域的所述第一区域和所述第二区域删除,并根据所述第二区域的属性对所述铜皮进行重新挖空。
具体的,可以先将skill程序的源文件“toOptionalVoid.il”放入Allegro的配置文件夹“pcbenv”中,之后在skill的初始导入文件“allegro.ilinit”中加入“load(“toOptionalVoid.il”)”这一行,接着启动Allegro,在Allegro的交互窗口,输入“ov”,回车后即可进入相应选择界面。
在选择界面,可以对PCB模型中的多层结构的选取模式进行选择,其可以包括手动(manually)和自动(automacially)两种模式。
A.手动选取模式,可以用鼠标选取需要的层,可以点选也可以框选。
B.自动选取模式,按照需求选取所有的结构层或者某一层,进入自动选取模式,会弹出新的窗口,让使用者选择自动选取的结构层的数量以及种类,可以在该窗口选择所有结构层、所有正片层、所有负片层或者指定选取一层或多层,之后程序会根据选择自动选取符合条件的结构层。
在选择完毕后,所有被选取的结构层都被程序读入,之后,可对这些结构层进行需要的处理操作,可以包括以下步骤。
对选择出的若干个结构层的区域(shape)进行选取,然后将所有被选取的shape的ID,记录到一个集合(list)中,然后根据这个集合对shape逐个进行处理。
针对任一个被选取的shape,首先要对其进行筛选,包括其是否是导体shape,如果是导体shape即铜皮,其是否是动态铜皮,然后筛选出的动态铜皮进入接下来的处理阶段。
由于删除挖区域只能在静态铜皮上进行,因此可以先将通过筛选的动态铜皮转换成静态铜皮,而且动态铜皮所有自动避让的第一区域都被完整保留下来了。接着遍历静态铜皮中的所有第一区域,判断每个第一区域内是否存在route keepout区域,也即判断第一区域与第二区域是否存在重叠区域,若不存在,则遍历下一个第一区域,若存在,则说明该区域的挖空有特殊要求。
对于判断有特殊要求的第一区域,可以删除原先的第一区域和第二区域,然后根据该区域内存在的route keepout区域的边框信息生成一个多边形,并根据生成的多边形对铜皮进行挖空,此时该区域已更改为仅按照特殊要求即route keepout区域进行挖空。
需要说明的是,在挖空时,避让导体和避让“route keepout”区域是同时判决并同时存在的,在避让时,会将两者应该避让的区域进行一个“布尔与”运算,表现形式为将二者重叠后得到的形状。因此,在判断出第一区域与第二区域存在重叠区域时,将二者均进行删除操作,然后再根据第二区域的属性进行重新挖空。
在遍历完该铜皮中所有第一区域后,进入选取的shape集合中下一个shape的处理,直到遍历完集合中所有的shape。
本发明提出的实施例解决了Allegro中对动态铜皮挖空时同时避让导体和特殊的挖空设置(route keepout),不能实现精准的按照特殊的挖空要求进行避让的缺陷,使得铜皮可以自动检测到特殊的挖空需求以进行有选择的挖空,以满足信号完整性的要求。使用本方法,铜皮既可自动避让一般导体,满足生产或者其他的一般性需求,又可以针对由于信号完整性的考虑有特殊需求的第一区域,进行精准挖空,即有选择的针对普通情况和特殊情况进行挖空。在不放弃动态铜自动避让带来了工作量和工作效率提高的同时,又实现了例如保障信号链路完整性的一些第二要求,提高了产品的成功率和性能。
基于同一发明构思,根据本发明的另一个方面,如图2所示,本发明的实施例还提供了一种计算机设备501,包括:
至少一个处理器520;以及
存储器510,存储器510存储有可在处理器上运行的计算机程序511,处理器520执行程序时执行如上的任一种铜皮的挖空方法的步骤。
基于同一发明构思,根据本发明的另一个方面,如图3所示,本发明的实施例还提供了一种计算机可读存储介质601,计算机可读存储介质601存储有计算机程序610,计算机程序610被处理器执行时执行如上的任一种铜皮的挖空方法的步骤。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,典型地,本发明实施例公开的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及***单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文所述的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个***的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种铜皮的挖空方法,包括如下步骤:
构建具有多层结构的印制电路板模型;
对所述印制电路板模型的所述每层结构的铜皮分别根据预设条件进行挖空,以使所述铜皮得到若干个第一区域和若干个第二区域;
判断铜皮的所述第一区域和第二区域之间是否存在重叠区域;
响应于所述第一区域与所述第二区域存在重叠区域,将存在所述重叠区域的所述第一区域和所述第二区域删除,并根据所述第二区域的属性对所述铜皮进行重新挖空。
2.如权利要求1所述的挖空方法,其特征在于,对所述印制电路板模型的所述每层结构的铜皮分别根据预设条件进行挖空包括:
将所述铜皮设置为动态铜皮;
设置挖空数值和特殊的挖空需求;
根据所述挖空数值和所述特殊的挖空需求对所述动态铜皮进行自动挖空。
3.如权利要求2所述的挖空方法,其特征在于,判断铜皮的所述第一区域和第二区域之间是否存在重叠区域包括步骤:
对所述若干层结构的区域进行选取;
判断所述区域是否为所述铜皮;
响应于所述区域为铜皮,判断所述铜皮是否为所述动态铜皮;
响应于所述铜皮为所述动态铜皮,将所述动态铜皮转换为静态铜皮。
4.如权利要求3所述的挖空方法,其特征在于,判断铜皮的所述第一区域和第二区域之间是否存在重叠区域还包括步骤:
判断所述静态铜皮的所述第一区域和第二区域之间是否存在重叠区域。
5.如权利要求3所述的挖空方法,其特征在于,对所述若干层结构的区域进行选取进一步包括:
根据预设选择规则选择所述印制电路板模型的所述多层结构中的若干层结构。
6.如权利要求5所述的挖空方法,其特征在于,所述预设选择规则包括手动选择规则和自动选择规则。
7.如权利要求5所述的挖空方法,其特征在于,选择的所述若干层为所述印制电路板模型的所有结构层、所有正片层、所有负片层或者指定选取的一层或多层。
8.如权利要求1所述的挖空方法,其特征在于,根据所述第二区域的属性对所述铜皮进行重新挖空进一步包括:
根据所述第二区域的边框信息生成多边形;
根据所述多边形对所述铜皮进行挖空。
9.如权利要求1所述的挖空方法,其特征在于,所述第一区域对应于避让导体的区域,所述第二区域对应于route keepout区域。
10.一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如权利要求1-8任意一项所述的方法。
CN201910283936.2A 2019-04-10 2019-04-10 一种铜皮的挖空方法以及设备 Active CN109977602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910283936.2A CN109977602B (zh) 2019-04-10 2019-04-10 一种铜皮的挖空方法以及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910283936.2A CN109977602B (zh) 2019-04-10 2019-04-10 一种铜皮的挖空方法以及设备

Publications (2)

Publication Number Publication Date
CN109977602A true CN109977602A (zh) 2019-07-05
CN109977602B CN109977602B (zh) 2022-08-19

Family

ID=67083809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910283936.2A Active CN109977602B (zh) 2019-04-10 2019-04-10 一种铜皮的挖空方法以及设备

Country Status (1)

Country Link
CN (1) CN109977602B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114340157A (zh) * 2021-11-26 2022-04-12 苏州浪潮智能科技有限公司 一种制造印刷电路板的方法、***、设备和存储介质
CN117460169A (zh) * 2023-12-26 2024-01-26 苏州元脑智能科技有限公司 Pcb板上铜皮的铺设方法、装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779196A (zh) * 2011-05-13 2012-11-14 比亚迪股份有限公司 一种处理重叠铜箔的方法及***
CN107466161A (zh) * 2017-07-07 2017-12-12 郑州云海信息技术有限公司 一种挖空差分对过孔处铜箔的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779196A (zh) * 2011-05-13 2012-11-14 比亚迪股份有限公司 一种处理重叠铜箔的方法及***
CN107466161A (zh) * 2017-07-07 2017-12-12 郑州云海信息技术有限公司 一种挖空差分对过孔处铜箔的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114340157A (zh) * 2021-11-26 2022-04-12 苏州浪潮智能科技有限公司 一种制造印刷电路板的方法、***、设备和存储介质
CN114340157B (zh) * 2021-11-26 2023-07-14 苏州浪潮智能科技有限公司 一种制造印刷电路板的方法、***、设备和存储介质
CN117460169A (zh) * 2023-12-26 2024-01-26 苏州元脑智能科技有限公司 Pcb板上铜皮的铺设方法、装置及电子设备
CN117460169B (zh) * 2023-12-26 2024-03-12 苏州元脑智能科技有限公司 Pcb板上铜皮的铺设方法、装置及电子设备

Also Published As

Publication number Publication date
CN109977602B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
CN110058856A (zh) 页面配置方法及装置
CN110799942B (zh) 管理网络设备和服务的方法、设备和计算机可读介质
CN103475682B (zh) 文件迁移方法及设备
CN109543307A (zh) Pcb设计版图的开短路检查方法、检测***及电子设备
CN109977602A (zh) 一种铜皮的挖空方法以及设备
CN104346502B (zh) 一种基于odb++文件转化为可编辑pcb版图的方法
CN110855458B (zh) 配置命令生成方法及设备
CN111522551B (zh) Web端在线表单设计器的实现方法和装置
CN108259200A (zh) 一种物理网络功能pnf迁移方法及相关设备
CN111865662B (zh) 网络设备配置方法及***
WO2023087718A1 (zh) 信号线的布线方法、装置、设备及可读存储介质
WO2024113819A1 (zh) 容器组的配置方法、装置、设备及非易失性可读存储介质
CN113535225A (zh) 应用软件的环境配置文件处理方法、装置、设备和介质
CN114124948A (zh) 一种云端组件高可用的方法、装置、设备及可读介质
CN110502811A (zh) 一种pcb设计方法、设备以及存储介质
CN111368494A (zh) 一种快速绘制全板差分线过孔椭圆形限制区域的方法和装置
CN105320662A (zh) 网页生成方法及装置
US8856342B2 (en) Efficiently relating adjacent management applications managing a shared infrastructure
CN109635400A (zh) 一种pcb设计中静态铜转动态铜的方法
CN113419722B (zh) 梯形图编辑方法、装置、电子设备及存储介质
WO2021013044A1 (zh) 电路连线保存方法、fpga***及存储介质
US11153388B2 (en) Workflow engine framework for cross-domain extension
CN114627226A (zh) 在线建模方法及装置
CN114297977A (zh) 一种切断丝印的方法和装置
CN116702689A (zh) 量子芯片版图的构建方法和装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant