CN101894771B - 多层堆叠电阻转换存储器的制造方法 - Google Patents

多层堆叠电阻转换存储器的制造方法 Download PDF

Info

Publication number
CN101894771B
CN101894771B CN2010102063295A CN201010206329A CN101894771B CN 101894771 B CN101894771 B CN 101894771B CN 2010102063295 A CN2010102063295 A CN 2010102063295A CN 201010206329 A CN201010206329 A CN 201010206329A CN 101894771 B CN101894771 B CN 101894771B
Authority
CN
China
Prior art keywords
wafer
semiconductor
layer
multilayer stacked
manufacturing approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102063295A
Other languages
English (en)
Other versions
CN101894771A (zh
Inventor
张挺
宋志棠
刘波
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2010102063295A priority Critical patent/CN101894771B/zh
Publication of CN101894771A publication Critical patent/CN101894771A/zh
Application granted granted Critical
Publication of CN101894771B publication Critical patent/CN101894771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种多层堆叠电阻转换存储器的制造方法,包括如下步骤:制造半导体第一晶圆;制造半导体第二晶圆;键合第一晶圆和第二晶圆;沉积第一电极材料;通过半导体工艺,在原第一晶圆顶部镶嵌的第一位线上方形成对应的多层结构单元;沉积绝缘介质材料;在所述基底上通过半导体工艺制造沟槽;填充存储材料,并进行回刻工艺,仅保留沟槽内的存储材料;填充第三金属材料层,并进行化学机械抛光平坦化,原位地、免光刻地在沟槽内形成第二字/位线。本发明提出的多层堆叠电阻转换存储器的制造方法,通过键合法实现多层堆叠电阻转换存储器的制造,工艺与电阻转换存储器工艺兼容,而且具有良好的可靠性。

Description

多层堆叠电阻转换存储器的制造方法
技术领域
本发明属于半导体技术领域,涉及一种存储器的制造方法,尤其涉及一种多层堆叠的电阻转换存储器的制造方法,用于半导体器件的制造。
背景技术
人们对半导体器件要求的日益提升,在过去的数十年内,半导体器件的密度和性能都经历了高速的发展,现今,半导体器件多层堆叠已经是集成电路发展的必然趋势。多层堆叠的半导体器件实现的不仅仅是集成度的成倍上升,而且获得了器件速度的大幅提升,与此同时,在适当的堆叠层数范围内,器件的单位成本也会得到显著的降低,从而使半导体器件更具竞争力。
在存储器方面,相变存储器、电阻随机存储器等电阻转换存储器成为当今炙手可热的下一代非易失性半导体存储器候选,具有广阔的市场前景。电阻转换存储器的存储密度高、制造工艺简单、速度快、并且具有良好的数据保持能力,将在不久的将来在各个领域得到广泛的应用,有望成为一种通用的存储器。也正如其他半导体器件的发展趋势,半导体存储器的多层堆叠也是存储器发展的重要方向,对于电阻转换存储器来说也是如此。
在半导体器件的三维多层堆叠中,晶圆键合是一种重要的工艺手段然而,众所周知,介质材料与金属的键合能力较弱,不仅较难以键合,而且键合后可靠性很差。这也是键合技术在电阻转换存储器应用中的瓶颈之一,极大限制了键合技术在电阻转换存储器中的应用。在现有的键合技术中,还不可避免地含有高温工艺,这些高温的工艺与电阻转换存储器技术也是不兼容的。
金属-金属键合相比之下具有较低的工艺温度,并且两者之间较易键合,结合力也较强,现已成为键合的重要的发展方向。
从存储器件制造成本上考虑,具有简单的、可重复的制造工艺对于降低存储器制造的成本至关重要。本发明应用金属-金属的键合,提出一种简单的、可重复的制造工艺,有望降低多层堆叠存储器的制造成本,并且提升器件的性能和可靠性。
发明内容
本发明所要解决的技术问题是:提供一种多层堆叠电阻转换存储器的制造方法,能够使工艺与电阻转换存储器工艺兼容,而且具有良好的可靠性。
为解决上述技术问题,本发明采用如下技术方案:
本发明利用金属-金属键合的工艺,通过可重复的简单的工艺步骤实现多层电阻转换存储器的堆叠,实现存储器密度和性能的提升。
一种多层堆叠电阻转换存储器的制造方法,包括如下步骤:(A)制造半导体第一晶圆,第一晶圆上含有***电路和与之相连的至少一层电阻转换存储器,所述电阻转换存储器依次包括第一字线和位线、与第一字或位线相连的第一选通管阵列和与第一选通管阵列对应相连的第一电阻转换存储单元阵列,第一晶圆上方第一位线镶嵌在第一晶圆内;在平坦的第一晶圆上方依次沉积第一过渡层材料和第一金属材料;
(B)制造半导体第二晶圆,在第二晶圆的其中一表面形成多层掺杂的半导体层,通过离子注入在上述多层掺杂的半导体层下方形成特殊掺杂层,依次在平坦的晶圆表面沉积第二过渡层材料和第二金属材料;
(C)键合第一晶圆和第二晶圆,第一晶圆表面的第一金属与第二晶圆表面的第二金属进行可靠的接触,随后利用形成的特殊掺杂层去除第二晶圆上多余的半导体;
(D)沉积第一电极材料,该电极材料在刻蚀中还具备作为硬掩模的功用;
(E)通过半导体工艺,在原第一晶圆顶部镶嵌的第一位线上方形成对应的多层结构单元,单元中包含第一电极材料层、多层掺杂半导体和由第一金属和第二金属(以及相应的过渡层)一起构成的导电金属层;
(F)沉积绝缘介质材料,并以化学机械抛光平坦化其表面,使第一电极材料层上覆盖有绝缘介质材料;
(G)在所述基底上通过半导体工艺制造沟槽,沟槽的深度直到第一电极材料上方,在俯视图上,沟槽与原第一晶圆表面镶嵌的第一位线在俯视方向上相交,角度在45度到90度之间;
(H)作为可选择的一步,在沟槽内制造绝缘侧墙,用于缩小存储材料与第一电极材料的接触面积;
(I)填充存储材料,并进行回刻工艺,仅保留沟槽内的存储材料;
(J)填充第三金属材料层,并进行化学机械抛光平坦化,原位地、免光刻地在沟槽内形成第二字/位线,如此形成的第二字/位线就镶嵌在得到的多层晶圆的表面,为后续的工艺提供保证。
作为本发明的一种优选方案,在步骤(J)之后,还包括步骤(K):重复步骤(A)到(J)。
作为本发明的一种优选方案,所述的需要被键合的第一晶圆表面的字/位线需要镶嵌在第一晶圆上。
作为本发明的一种优选方案,所述电阻转换存储单元阵列为相变存储单元阵列、电阻随机存储单元阵列、或Sb基电阻转换存储单元阵列中的一种或者多种。
作为本发明的一种优选方案,所填充的存储材料为相变材料、或为强关联材料、或为氧化物、或为含锑材料、或为其他能够在电信号作用下实现器件单元电阻转变的材料。
作为本发明的一种优选方案,所述第一和第二选通管包括PN二极管、肖特基二极管、双极型晶体管、PIN二极管中的一种或者多种。
作为本发明的一种优选方案,所述第一电极材料层含有至少一层导电材料。
作为本发明的一种优选方案,所述的第一、第二和第三金属材料层含有至少一层含金属元素的材料。
作为本发明的一种优选方案,所述的工艺如采用肖特基二极管作为选通单元,第二过渡层材料与第二晶圆上的轻掺杂半导体形成肖特基势垒。
作为本发明的一种优选方案,所述的工艺如采用肖特基二极管作为选通单元,第一电极层与第二晶圆上的轻掺杂半导体形成肖特基势垒。
作为本发明的一种优选方案,步骤(B)中,采用原子扩散和离子注入中的一种或者两种方法形成所述的多层掺杂半导体层。
作为本发明的一种优选方案,所述过渡层与基底和金属具有较好的黏附力,用于增强金属层与晶圆的结合力。
作为本发明的一种优选方案,步骤(C)中,去除第二晶圆另一表面的部分半导体采用以下四种工艺中的一种或者多种:
步骤C1、化学机械抛光;
步骤C2、湿法腐蚀;
步骤C3、退火剥离工艺,通过第二晶圆的半导体中离子注入形成的特殊掺杂层,采用退火使该特殊掺杂层形成缺陷,并使半导体在特殊掺杂层处裂开,从而剥离去除多余的部分半导体;
步骤C4、干法刻蚀。
作为本发明的一种优选方案,步骤(C)中,采用退火剥离工艺时,通过离子注入H和B形成的特殊掺杂层,在不高于400℃的退火下,实现剥离。
作为本发明的一种优选方案,转换存储单元阵列采用浅轨结构,存储单元与电极的接触形状为四边形,存储材料具有上宽下窄的条状结构。
本发明的有益效果在于:本发明提出的多层堆叠电阻转换存储器的制造方法,通过键合法实现多层堆叠电阻转换存储器的制造,工艺与电阻转换存储器工艺兼容,且具有良好的可靠性。
附图说明
图1A-图1R为一种制造多层堆叠电阻转换存储器工艺流程示意图。
图2A-图2Q为另一种制造多层堆叠电阻转换存储器工艺流程示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
请参阅图1,本发明揭示了一种多层堆叠的电阻转换存储器的制造方法,包括如下步骤:
【步骤1】在基底1上制造含有***电路、选通肖特基二极管和对应的相变存储单元的第一晶圆,图1A中,2为电极,3为绝缘层,4为长条形的绝缘侧壁,5为相变材料,例如SiSbTe或者SiSb等材料,6为第一层位线,位线可以具备多层结构,位线与相变材料之间可以有一过渡的薄层,用于增强两者之间的黏附力,并提升加热效率,从图可以看到,该位线是镶嵌在第一晶圆内部的(位线的最高处低于圆晶表面)。图1A中,沿A-A方向的投影如图1B所示,可以看到相变材料层为长条型的“浅轨”结构。实施例中采用的相变材料可以是其它类型的存储材料,甚至不局限于相变材料,可以是其它任何类型的能够在电信号的作用下实现电阻转换的存储材料,包括但不局限于金属氧化物、含Sb材料以及巨磁阻材料等。肖特基二极管可以用PN二极管或者双极型晶体管或者PIN二极管所取代。
【步骤2】得到平坦的表面后,在第一晶圆的表面沉积第一过渡层7和第一金属8,如图1C所示,过渡层的目的在于增强第一金属与第一晶圆之间的结合力,如果选用的第一金属与第一晶圆之间粘附力足够,则不需要设置第一过渡层7。
【步骤3】制造第二晶圆。不分先后地通过原子扩散或或者离子注入等方法在第二晶圆9的表面形成掺杂,根据期望得到的选通单元(如肖特基或者PN二极管)选择不同的掺杂结构;在多层或者单层掺杂层11的底部,通过离子注入法实现特殊的掺杂层10,例如H和B的同时掺杂(或者是H和O以及C和O等的掺杂),该掺杂的目的在于在键合后低温剥离第二晶圆表面层半导体(见图1D)。随后,在平坦化的第二晶圆表面沉积第二过渡层12和第二金属13,采用的过渡层的目的也是如上所述要增强第二晶圆与金属之间的附着力。
【步骤4】键合,如图1E,键合完成后,在温度为450度以下的退火条件下实现表层半导体的剥离,利用的原理是特殊掺杂的H和B形成的缺陷能够在较低的温度下裂开,从而形成剥离。自然可以是其它的诸如“smart-cut”等工艺,甚至是背面减薄。通过上述办法的好处在于能够重复地利用剥离下来的基底,达到提升基底利用率的目的。
【步骤5】平坦化后,沉积电极材料14,电极材料层14可以在随后的半导体工艺中作为硬掩模的使用功能。因为本案采用肖特基二极管作为选通单元,因此,半导体层11与电极14和过渡层12之间有一面需要为肖特基接触,另一面则为欧姆接触,这就要求半导体层11的一面为轻掺杂,另一面为重掺杂,而在轻掺杂半导体的一侧,对应的电极和过渡层需要能够与轻掺杂的半导体形成肖特基势垒。
【步骤6】通过半导体工艺,在第一晶圆第一位线6的上方形成独立的单元15,每个单元包含的结构为硬掩模电极、多层掺杂的半导体层和金属、过渡层,如图1G所示,图中,沿B-B方向的投影如图1H所示。
【步骤7】填充绝缘介质材料16,介质材料的厚度要厚于上述独立单元的厚度,平坦化后,在硬掩模电极的上方还保留一定厚度的介质材料,如图1I所示,图中沿C-C方向的投影如图1J所示。
【步骤8】采用半导体工艺形成与第一晶圆位线6在俯视图上相交的沟槽17,沟槽分布在硬掩模的上方,相交的角度再45度到90度之间的任意角度,优选为正交,如图1K所示,该结构沿D-D方向的投影如图1L所示。
【步骤9】形成侧墙结构17,如图1M所示,俯视图如1N所示,侧墙是一个长条形的结构,目的在于缩小相变材料与下电极的接触面积,以降低编程功耗。
【步骤10】沉积相变材料18,例如SiSbTe或者是SiSb相变材料,通过回刻工艺,在具有侧墙结构的沟槽内填充沟槽的下部,而沟槽的开口处经过相应的工艺后则无相变材料,见图10。
【步骤11】填充金属材料,并进行化学机械抛光,自对准地形成了第二位线19,并且该位线镶嵌在晶圆的表面,如图1P所示,图中沿F-F方向的投影如图1Q所示,可以看到存储材料18是一个线条。金属19可以包含多层结构,在其与相变材料SiSbTe相交的表面可以有过渡层,一方面增加电极与相变材料的粘附力,另一方面增加存储单元的热量使用效率,降低功耗的同时提升器件的可靠性。
【步骤12】可以重复步骤1到步骤11,实现更多层的堆叠,图1R所示的为四层堆叠的肖特基选通的相变存储器,这里需要说明的是层数不局限于四层,可以是任意的层数;此外,在同一个多层存储器芯片中,可以采用不同的存储材料和结构,例如既采用SiSbTe相变材料,还采用SiSb材料,甚至可以在同一个芯片中含有其它不同原理的电阻转换材料,如金属氧化物作为存储单元;结构也不局限于浅轨,在某些层中,可以不包含侧壁结构;最后,同一个芯片中还可以包含其它类型的选通管,使得同一个芯片中包含多种存储单元、多种选通单元。
本实施例采用肖特基二极管作为选通单元,相比之下,具有更为简单的结构和制造工艺,因此具有较强的竞争力,此外,上述的步骤具有可重复性,不会增加制造工厂的设备的负担,有利于控制成本。
综上所述,本发明提出的多层堆叠电阻转换存储器的制造方法,通过键合法实现多层堆叠电阻转换存储器的制造,工艺与电阻转换存储器工艺兼容,而且具有良好的可靠性。
实施例二
本实施例中,本发明多层堆叠电阻转换存储器的制造方法包括如下步骤:
【步骤1】在半导体基底31上制造具有***电路、选通PN二极管和对应的电阻随机存储单元(包括电极32、存储材料34、金属层35)的第一晶圆,如图2A所示,图中沿G-G方向的投影如图2B所示,金属层35作为位线,是镶嵌在第一晶圆表面的金属导线。平坦化后,在第一晶圆的表面沉积第一过渡层36和第一金属37。本实施例中的存储材料优选为金属氧化物,例如NiOx,或者CuOx等。肖特基二极管可以用PN二极管和双极型晶体管取代,而本发明也不局限于电阻随机存储器(金属氧化物),显然存储单元也可以是相变存储单元,也可以是Sb基存储单元等。采用的过渡层的目的要增强第一晶圆与金属之间的附着力,第一过渡层和第一金属也可以是一种材料,即为单层结构。
【步骤2】制造第二晶圆。通过原子扩散或者离子注入法在第二晶圆的表面形成多层结构的掺杂层40,根据期望得到的选通单元(如肖特基或者PN二极管)选择不同的掺杂结构;平坦化后,在光滑的第二晶圆表面沉积第二过渡层41和第二金属42,采用的过渡层的目的要增强第二晶圆与金属之间的附着力,并且与半导体之间形成可靠的欧姆接触。在多层掺杂层的底部,通过离子注入法实现特殊的掺杂层39,例如H和O的同时掺杂,该掺杂的目的在于在键合后剥离第二晶圆表面层半导体。
【步骤3】键合,在退火条件下实现表层半导体的剥离。平坦化后,沉积电极材料43,电极材料可以在随后的半导体工艺中作为硬掩模的使用功能,电极与半导体层之间形成可靠的欧姆接触。
【步骤4】通过半导体工艺,在第一晶圆字线的上方形成独立的单元44,每层单元包含的结构为硬掩模电极、多层掺杂的半导体层和金属、过渡层,如图2G所示,图中沿H-H方向的投影如图2H所示。
【步骤5】填充介质材料45,介质材料的厚度要高于上述独立单元的厚度,平坦化后,在硬掩模电极的上方还保留一定厚度的介质材料,得到的图2I中沿I-I方向的投影如图2J所示。
【步骤6】采用半导体工艺形成与第一晶圆位线在俯视图上相交的沟槽46,沟槽分布在上述硬掩模电极的上方,如图2K所示,俯视图如图2L所示,图中所示的沟槽43与第一位线35成正交,而在实施例中,沟槽43与第一位线的角度在45度与90度之间,除了正交,典型的角度例如为89度、75度、60度等。
【步骤7】沉积存储材料,例如NiO47,通过回刻工艺,在沟槽内填充沟槽的底部,沟槽的开口出无NiO材料,如图2M所示,俯视图如图2N。
【步骤8】填充金属材料,并进行化学机械抛光,形成了第二位线48,位线可以是多层,也是镶嵌在晶圆的表面。图20所示的沿K-K方向的投影如图2P所示。
【步骤9】可以重复步骤1到步骤8,实现更多层堆叠,如图2Q。这里需要说明的是层数不局限于四层,可以是任意的层数;此外,在同一个多层存储器芯片中,可以采用不同的存储材料和结构,例如采用电阻转换材料(如氧化物)的同时,还采用SiSbTe相变材料或SiSb材料;同一个芯片中还可以包含其它类型的选通管,使得同一个芯片中包含多种存储单元、多种选通单元。
这里本发明的描述和应用是说明性的,并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的,对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是,在不脱离本发明的精神或本质特征的情况下,本发明可以以其它形式、结构、布置、比例,以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下,可以对这里所披露的实施例进行其它变形和改变。

Claims (13)

1.一种多层堆叠电阻转换存储器的制造方法,其特征在于,包括以下步骤:
(A)制造半导体第一晶圆,第一晶圆上含有***电路和与之相连的至少一层电阻转换存储器;所述电阻转换存储器包括第一字线和位线、与第一字或位线相连的第一选通管阵列和与第一选通管阵列对应相连的第一电阻转换存储单元阵列,第一晶圆上方第一位线镶嵌在第一晶圆内;在平坦的第一晶圆上方依次沉积第一过渡层材料和第一金属材料;
(B)制造半导体第二晶圆,在第二晶圆的其中一表面形成多层掺杂的半导体层,通过离子注入在上述多层掺杂的半导体层下方形成特殊掺杂层,依次在平坦的第二晶圆表面沉积第二过渡层材料和第二金属材料;
(C)键合第一晶圆和第二晶圆,第一晶圆表面的第一金属与第二晶圆表面的第二金属进行可靠的接触,随后利用形成的特殊掺杂层去除第二晶圆上多余的半导体;
(D)沉积第一电极材料;
(E)通过半导体工艺,在原第一晶圆顶部镶嵌的第一位线上方形成对应的多层结构单元,多层结构单元中包含第一电极材料层、多层掺杂半导体和由第一金属、第二金属、相应过渡层构成的导电金属层;
(F)沉积绝缘介质材料,并以化学机械抛光平坦化其表面,使第一电极材料层上覆盖有绝缘介质材料;
(G)在步骤(F)后获得的结构上通过半导体工艺制造沟槽,沟槽的深度直到第一电极材料上方,沟槽与原第一晶圆表面镶嵌的第一位线在俯视方向上相交;
(I)填充存储材料,并进行回刻工艺,仅保留沟槽内的存储材料;
(J)填充第三金属材料层,并进行化学机械抛光平坦化,自对准地在沟槽内形成第二字/位线,如此形成的第二字/位线就镶嵌在得到的多层晶圆的表面。
2.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所述方法包括步骤(G)、步骤(I)之间还包括步骤(H):在沟槽内制造绝缘侧墙,用于缩小存储材料与第一电极材料的接触面积。
3.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:在步骤(J)之后,还包括步骤(K):重复步骤(A)到(J)。
4.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所填充的存储材料为能够在电信号作用下实现器件单元电阻转变的材料。
5.根据权利要求4所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所填充的存储材料为相变材料。
6.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所述第一选通管阵列包括PN二极管、肖特基二极管、双极型晶体管、PIN二极管中的一种或者多种。
7.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所述第一电极材料层含有至少一层导电材料。
8.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:所述的第一、第二和第三金属材料层含有至少一层含金属元素的材料。
9.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:步骤(B)中,采用原子扩散和离子注入中的一种或者两种方法形成所述的多层掺杂的半导体层。
10.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:步骤(C)中,去除第二晶圆上多余的半导体采用以下四种工艺中的一种或者多种:
步骤C1、化学机械抛光;
步骤C2、湿法腐蚀;
步骤C3、退火剥离工艺,通过第二晶圆的半导体中离子注入形成的特殊掺杂层,采用退火使该特殊掺杂层形成缺陷,并使半导体在特殊掺杂层处裂开,从而剥离去除多余的部分半导体;
步骤C4、干法刻蚀。
11.根据权利要求10所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:步骤(C3)中,采用退火剥离工艺时,通过离子注入H和B形成的特殊掺杂层,在不高于400℃的退火下,实现剥离。
12.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:转换存储单元阵列采用浅轨结构,存储单元与电极的接触形状为四边形,存储材料具有上宽下窄的条状结构。
13.根据权利要求1所述一种多层堆叠电阻转换存储器的制造方法,其特征在于:步骤(D)中,所述电极材料在刻蚀中还具备作为硬掩模的功用;步骤(G)中,沟槽与原第一晶圆表面镶嵌的第一位线在俯视方向上相交,角度在45度到90度之间。
CN2010102063295A 2010-06-22 2010-06-22 多层堆叠电阻转换存储器的制造方法 Active CN101894771B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102063295A CN101894771B (zh) 2010-06-22 2010-06-22 多层堆叠电阻转换存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102063295A CN101894771B (zh) 2010-06-22 2010-06-22 多层堆叠电阻转换存储器的制造方法

Publications (2)

Publication Number Publication Date
CN101894771A CN101894771A (zh) 2010-11-24
CN101894771B true CN101894771B (zh) 2012-02-22

Family

ID=43103922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102063295A Active CN101894771B (zh) 2010-06-22 2010-06-22 多层堆叠电阻转换存储器的制造方法

Country Status (1)

Country Link
CN (1) CN101894771B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122636B (zh) * 2010-12-08 2013-06-19 中国科学院上海微***与信息技术研究所 三维电阻转换存储芯片制备方法
CN103208490A (zh) * 2012-01-11 2013-07-17 朱江 一种具有导体的半导体装置及其制备方法
US9825098B2 (en) * 2016-03-04 2017-11-21 Toshiba Memory Corporation Semiconductor memory device
US10665450B2 (en) * 2017-08-18 2020-05-26 Applied Materials, Inc. Methods and apparatus for doping engineering and threshold voltage tuning by integrated deposition of titanium nitride and aluminum films
CN110265546B (zh) * 2018-03-12 2022-10-14 联华电子股份有限公司 半导体结构及其形成方法
US11139430B2 (en) * 2018-10-31 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
CN111739792B (zh) * 2018-11-30 2021-06-08 长江存储科技有限责任公司 键合存储器件及其制造方法
CN111681687B (zh) * 2020-06-11 2023-08-08 武汉新芯集成电路制造有限公司 一种半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture

Also Published As

Publication number Publication date
CN101894771A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN101894771B (zh) 多层堆叠电阻转换存储器的制造方法
JP6059349B2 (ja) 3次元メモリアレイアーキテクチャ
CN102306655B (zh) 一种三维存储器阵列结构及其制造方法
CN108305887B (zh) 垂直型半导体器件及其制造方法和操作方法
KR101911361B1 (ko) 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US20080128853A1 (en) Non-Volatile Memory Devices with Discrete Resistive Memory Material Regions and Methods of Fabricating the Same
CN101720506B (zh) 存储器单元,存储器阵列以及形成它们的方法
US10553537B2 (en) Interconnects containing serpentine line structures for three-dimensional memory devices and methods of making the same
KR20130092930A (ko) 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
CN101477987A (zh) 三维立体堆叠的电阻转换存储器及其制造方法
US11456333B2 (en) Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
JP2011014909A (ja) 自己整列式縦ヒータと低抵抗率界面を備えた相変化メモリセル
CN101834152B (zh) 三维立体堆叠的电阻转换存储器的制造方法
CN102148329B (zh) 一种电阻转换存储器结构及其制造方法
CN101106151A (zh) 基于二极管单元选通的相变存储器及其制造方法
CN102263041B (zh) 多层堆叠电阻转换存储器的制造方法
US20130168633A1 (en) Semiconductor device and manufacturing method thereof
US8883590B2 (en) Phase change memory apparatus and fabrication method thereof
US9114980B2 (en) Field focusing features in a ReRAM cell
CN101488514B (zh) 电阻转换存储器
CN102064134A (zh) 三维立体结构电阻转换存储芯片的制备方法及芯片
CN101459129B (zh) 自对准肖特基二极管及相应电阻转换存储器制造方法
CN101436607B (zh) 电阻转换存储器及其制造方法
CN101882617B (zh) 肖特基二极管、半导体存储器及其制造工艺
CN101436614B (zh) 一种自对准制造基于含锑的肖特基二极管阵列的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant