CN101887751A - 用于工厂编程相变存储器的专用接口 - Google Patents

用于工厂编程相变存储器的专用接口 Download PDF

Info

Publication number
CN101887751A
CN101887751A CN2010101951580A CN201010195158A CN101887751A CN 101887751 A CN101887751 A CN 101887751A CN 2010101951580 A CN2010101951580 A CN 2010101951580A CN 201010195158 A CN201010195158 A CN 201010195158A CN 101887751 A CN101887751 A CN 101887751A
Authority
CN
China
Prior art keywords
volatile memory
memory devices
memory device
phase change
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101951580A
Other languages
English (en)
Other versions
CN101887751B (zh
Inventor
K·D·特德罗
N·亨德里克森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Numonyx BV
Micron Technology Inc
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101887751A publication Critical patent/CN101887751A/zh
Application granted granted Critical
Publication of CN101887751B publication Critical patent/CN101887751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器设备，具有专用串行编程端口，以提供数据通路到存储器设备。当用于正常设备操作的电源管脚不供电时，专用电源管脚为该编程端口供电，以接收数据和在该非易失性存储器中提供存储。

Description

用于工厂编程相变存储器的专用接口
技术领域
本申请涉及存储器领域。
背景技术
相变存储器(PCM)技术是由闪存技术产生的当前的非易失性存储器主流的有希望的替代物。目前，当使用闪存技术制造电子***的时候，在装配工厂中存储器件一般在被焊接到印刷电路板之前被编程。然而，当经受焊接高温的时候，PCM技术可能丢失数据，因此，在焊接之后需要节省成本的编程方法，以确保PCM装置的数据保持。
发明内容
根据本发明的一个方面，提供了一种非易失性存储器设备，该非易失性存储器设备具有专用串行编程端口以向存储器存储提供专用于工厂编程的数据通路。
根据本发明的另一方面，提供了一种相变存储器设备，该相变存储器设备包括：多功能管脚，用于执行在正常存储器模式中的存储功能和在工厂编程模式中的编程功能。
根据本发明的又一方面，提供了一种相变存储器设备，该相变存储器设备包括：
电源管脚，用于当操作在工厂编程模式的时候专用于提供电力给所述PCM设备；
编程端口，用于耦合到单线的串行链路以在缓冲器中接收用于存储的工厂编程数据，其中所述工厂编程数据被从所述缓冲器传输到相变存储器阵列并且所述编程端口锁定。
附图说明
在说明书的结论部分特别指出并显然地要求了本发明的主旨。然而，关于操作的组织和方法以及本发明的目标、特征和优点可以在参阅附图时通过参考以下详细描述来进行最好地理解，其中：
唯一的附图是示出了专用管脚的设备的实施方式，该专用管脚根据本发明输入工厂内(in-factory)数据到PCM设备。
可以理解，为了阐述的简单和清晰，在图中示出的元件没有必要按照比例画出。例如，为了清晰，一些元件的尺寸可以相对于其它元件而被夸大。此外，在认为合适的情况，附图标记在图之间被重复使用来指示相应或相似的元件。
具体实施方式
在下面的详细描述中，许多特定细节被阐明以便提供对本发明的彻底的理解。然而，本领域技术人员应当理解，本发明可以在没有这些具体细节的情况下实施。在其他实例中，公知的方法、过程、部件与电路没有被详细描述，免得使本发明变得模糊。
术语“耦合”和“连接”连同它们的派生词一起的使用可以被采用。应当理解，这些术语没有意图作为彼此的同义词。相反地，在特定的实施方式中，“连接”可用来表明两个或更多元件互相直接物理地或者电接触。“耦合”可用来表明两个或更多元件互相直接或者间接地(有其他的介于其间的元件)物理地或者电接触，和/或这两个或更多的元件相互合作或者相互作用(例如，在因果关系中)。
图1示出了存储设备14上的直接存取串行编程端口，其在高温焊接之后提供用于工厂内编程的编程路径。存储设备14可包括相变存储器(PCM)20多个存储单元(bank)，以为存储器阵列内代码和数据空间的分离提供灵活性。PCM阵列还可被称为相变随机存取存储器(PRAM或者PCRAM)、奥弗辛斯基电效应统一存储器(OUM)或者硫族化合物随机存取存储器(C-RAM)。PCM单元阵列包括元素周期表中VI族元素(例如Te或者Se这样的元素)的合金，其被称为硫族化合物或者硫族材料。
当存储器阵列有益地在相变存储器单元中采用硫族化合物以提供数据保持的时候，该数据即使在将电源从非易失性存储器上去掉之后仍可保持稳定。以Ge2Sb2Te5这种相变材料举例来说，两相或更多相被呈现，从而具有可用于存储装置的截然不同的电特性。应当注意的是，硫族材料可在介于非结晶和结晶状态之间的不同状态之间进行电转换，从而导致多级存储能力。
硫族化合物使用热来熔化材料，以获得针对任意特定位的两个能量状态。然而，当存储设备遭受外部热的时候，相变材料的高能带会导致数据保持的不稳定。举例来说，高阻非结晶状态具有足够的激活能以至易于由于外部加热的作用而张弛到结晶状态中，从而导致数据的丢失。
采用当前的闪存存储器，有可能在焊接之后编程数据以解决数据丢失的问题，但是一般不这么做，因为现有的闪存存储器接口不是很适合这个目的。举例来说，现有的闪存存储器仅有一个连接到***处理器的接口。该处理器可以被禁用以允许接口信号被外部编程设备所驱动，或者该处理器可被用来通过这个接口传递数据以编程存储器。
当处理器传递数据到存储器的时候，外部源使用数据通路来传输数据到处理器。然而，当PCM被用作闪存存储器的时候，这个数据通路是成问题的，因为该处理器的启动代码(boot code)不适用于初始化外部接口。一般地，这个启动代码被存储在存储器槽中，而存储器槽现在由PCM设备占用。所以，小型的闪存存储器设备被用于存储启动代码，因而增加了***的成本。
处理器的外部接口可能是低速接口，它导致在工厂中的编程时间问题。一个变通方案涉及利用多个编程站来并行地编程多个电路板，但是这增加了成本，因为每个电路板设计都需要适合于所采用的特定处理器和存储接口的定制解决方案。根据本发明，存储设备提供不连接到处理器而是专用于并被优化用于工厂编程的第二接口。
图1示出了直接存取串行编程端口104，它允许例如工厂编程器这种的主机设备在不影响存储设备所附着的***的情况下直接地连接到存储设备14。在主机和存储设备14之间的连接可以用适合于串行通信的电缆来实现。在存储设备14上的串行端口104经由该电缆与主机进行通信。这个串行链路的属性可以规定例如，线的数目、信号发送的方法(差分或者单端的)、编码类型(例如，曼彻斯特编码、不归零编码)、总线终端类型、数据包大小、握手协议、纠错方法、电缆类型(例如，双绞线、带状(ribbon)电缆)、电缆长度等等。尽管特定组的属性实现已经被定义为工业标准诸如USB、以太网、IEEE 1394(火线)或者JTAG，但是被用于本发明的串行链路可以是或者可以不是这些工业标准类型中的其中一个类型。使用本发明特征的各种实施方式还可以采用非标准组的实现。
存储设备14提供用于在串行链路上传递数据的多种操作方式，以及选择用于接收编程数据的最佳速度。从工厂立场来说，这种多速度方法允许工厂用单个主机和电缆设计来支持许多的存储器类型，从而降低工厂设备成本。串行链路可以被设计成用多种操作方式来操作，以支持不同的存储器类型。例如，串行链路的速度可以由嵌入存储设备内的逻辑晶体管来决定。用于不同存储设备的逻辑晶体管的速度可以变化，并且利用支持多种工作速度的串行链路，适合于特定存储设备的最佳编程速度可以被选择。
uC核16可用来发布设备查询命令，以识别被编程的存储器类型并能够为每个存储设备类型选择适合的操作方式。当该链路能够以比存储设备14可以处理的速度更快的速度来提供数据的时候，uC核16还可以执行数据节流协议。这允许存储设备14通过表明它何时准备好接收新的数据来控制数据速率。
为了获得快速的总体编程速度，数据流水线方案可以被采用，该方案允许在存储设备正在编程以前传送的数据时，该串行链路传送数据到存储设备。在数据流水线的一个实施方式中，存储设备可以配备有两个数据缓冲器，这两个数据缓冲器都可以被串行链路和存储设备所访问。该流水线操作通过使串行链路传输数据到第一缓冲器而开始，并且当第一缓冲器满载的时候，串行链路然后开始传输数据到第二缓冲器，同时存储设备从第一缓冲器开始编程。当第二缓冲器数据传输和第一缓冲器编程都完成的时候，该串行链路于是开始传输数据到第一缓冲器，同时存储设备从第二缓冲器开始编程。该交替缓冲循环重复进行，直到编程操作完成。
可见，当存储设备的编程速度等于串行链路的传输速度的时候，该流水线操作在总体编程速度方面与单个缓冲器实现相比提供了几乎两倍的增加，在单个缓冲器实现中，数据传输和编程操作被顺序地执行。通过提供表明何时切换缓冲器的查验(pinging)协议，数据流水线方案可以被进一步地改进。查验是串行链路询问存储设备下一个缓冲器是否可以用来接收新数据的操作。在一个实施方式中，在串行链路已完成加载缓冲器之后，该串行链路传输查验命令到存储设备。存储设备以两个响应中的一个予以回答：就绪或者忙碌。如果存储设备已经完成对当前缓冲器的编程，则它将响应它已就绪，否则它将响应它正忙碌。当串行链路接收就绪响应的时候，它将开始传输数据到新的缓冲器。可见，查验协议是数据节流(throttling)机制，从而保证了串行链路传输速度与存储设备编程速度相匹配。
串行链路的稳健性可以通过使用公知的通信信道纠错方案(ECC)而得到改善。在纠错方案的一个实施方式中，数据配有校验位，因而，存储设备14可以检测传输误差并且请求重新传输。纠错在工厂环境中会是尤其有益的，在工厂环境中，电机设备公知地产生电磁干扰噪声的突发，从而导致频繁的传输错误。
稳健性可以通过提供检验和(check-sum)读取能力而得到进一步地改善。在一个实施方式中，主机执行检验和命令，从而导致uC核16读取存储设备14的全部阵列。由存储设备14计算的检验和的值被返回到主机，以确定编程是否成功。检验和读取能力增加了稳健性，因为它校验了数据是正确地从主机通过串行链路传送到存储设备14以及传送进存储器阵列本身中的。
由专用端口104提供的便利存取可以造成针对一些应用的安全风险。例如，如果存储设备包含用于汽车发动机控制的指令，则汽车制造商将希望防止车主为了改变该发动机性能而改变这些指令。在这种情况下，寄存器112包括非易失性端口锁闭位，以在工厂编程操作完成之后封锁专用端口104。一旦被锁定，该端口就不对它的管脚上的信号进行响应，从而，防止了对存储内容的任何改变。锁闭操作可以通过从主机通过串行链路传输锁闭位编程命令到存储设备14来执行。
在工厂编程期间，端口管脚110直接地提供标准化供电电压到存储设备14，而不是通过板电源(board power supply)。通过使用端口管脚110来为工厂编程供电，电路板其它部分的供电是不需要的。这简化了适应板电源需求中巨大变化所必需的供电配置。更进一步地，由于电路板的处理器未被供电，所以启动问题可以被消除。应该注意到，用户使用端口管脚110是可选的，因为对工厂内编程来说，存储设备14从任何一个可用的电源自动地被供电。最佳选择是使用端口管脚110为存储设备14供电，以及次选选择是采用常规电源管脚作为存储器电源。当片上开关选择端口管脚110来供电的时候，内部电源结点从常规电源管脚断开，以防止从该端口电源到电路板的功率流(power flow)。在一个实施方式中，该端口的电源和数据可以通过单个管脚来提供。
一些储存设备可能具有有限的管脚数目，其防止了增加诸如用于工厂编程端口的专用端口104这样的管脚。对于这些储存设备，编程存储设备14的方法可包括将现有的管脚用作编程端口。在低的管脚数目的情况下，这些管脚用作多用途管脚并且提供多功能。在正常操作中，通过多功能管脚108来提供存储功能，以及在工厂编程操作中，提供工厂编程端口功能。因而，取决于存储设备14的操作方式，多功能管脚108选择两个期望管脚功能中的一个功能。预定义信号传输序列可以被应用到这些管脚以选择操作方式。该信号传输序列在正常设备操作期间不出现，而是被用于进入工厂编程模式。
多功能管脚方案的问题是外部主机和***处理器都连接到同样的管脚，从而产生争用问题。这可以通过在设备管脚和处理器之间在***板上增加电阻器以及连接主机到设备管脚从而减少在主机和处理器之间的争用电流的流量来解决。该电阻器将增加在处理器和存储设备之间的信号延迟，所以必须选择可以容忍缓慢的开关速度的管脚，例如串行闪存产品的write#管脚。注意，在全部其他的方面中，多功能管脚端口可以具有针对专用端口而讨论的那些特征。例如，它可以是即提供电源又提供数据的单个管脚。这将允许write#管脚是用于串行闪存产品的单个管脚工厂端口。
虽然本发明的某些特征已经在这里举例说明和描述，但本领域技术人员可想到很多修改、替换、改变和等同物。所以，应当理解的是，所附权利要求书是用来覆盖所有这类的属于本发明的实际精神的修改和改变。

Claims (20)

1.一种非易失性存储器设备，该非易失性存储器设备具有专用串行编程端口以向存储器存储提供专用于工厂编程的数据通路。
2.根据权利要求1所述的非易失性存储器设备，该非易失性存储器设备还包括用于所述编程端口的专用电源管脚，以当用于正常设备操作的电源管脚不供电时接收数据和在所述非易失性存储器中提供存储。
3.根据权利要求2所述的非易失性存储器设备，该非易失性存储器设备还包括片上电路，以当通过所述专用电源管脚供电时将非易失性存储器设备中的电源线与板电源线断开。
4.根据权利要求1所述的非易失性存储器设备，其中在所述非易失性存储器设备和主机之间的串行链路支持一种或多种速度。
5.根据权利要求4所述的非易失性存储器设备，其中设备查询命令允许所述主机确定连接到所述串行链路的存储器的类型。
6.根据权利要求4所述的非易失性存储器设备，其中所述非易失性设备包括两个缓冲器，所述两个缓冲器中的每个缓冲器都能由所述串行链路和所述非易失性存储器设备访问。
7.根据权利要求4所述的非易失性存储器设备，其中检验和读出命令在所述串行链路上从所述主机传输到所述非易失性存储器设备。
8.根据权利要求4所述的非易失性存储器设备，其中纠错方案检测所述串行链路上的传输误差并且所述非易失性存储器设备请求重新传输。
9.根据权利要求4所述的非易失性存储器设备，该非易失性存储器设备还使用数据节流机制，以将串行链路传输速度与非易失性存储器设备的编程速度相匹配。
10.根据权利要求1所述的非易失性存储器设备，其中所述非易失性存储器设备包括锁闭位，用于禁用所述专用串行编程端口。
11.根据权利要求1所述的非易失性存储器设备，其中所述专用串行编程端口是通用串行总线端口。
12.根据权利要求1所述的非易失性存储器设备，其中所述专用串行编程端口由支持电源和数据两者的单线组成。
13.一种相变存储器设备，该相变存储器设备包括：
多功能管脚，用于执行在正常存储器模式中的存储功能和在工厂编程模式中的编程功能。
14.根据权利要求13所述的相变存储器设备，其中所述多功能管脚耦合到串行链路，以在工厂编程操作完成之后接收封锁所述多功能管脚的锁闭命令。
15.根据权利要求14所述的相变存储器设备，其中所述多功能管脚通过为单线的所述串行链路接收编程。
16.根据权利要求14所述的相变存储器设备，其中在所述串行链路上的信号传输序列被所述相变存储器设备识别为激活所述多功能管脚的请求。
17.根据权利要求14所述的相变存储器设备，该相变存储器设备还包括存储位，用于在所述相变存储器设备已经被编程之后锁定所述多功能管脚。
18.根据权利要求13所述的相变存储器设备，其中当所述相变存储器设备未被供电时专用电源管脚提供电力到所述多功能管脚以接收数据，以及当通过所述专用电源管脚供电时片上电路将电源线与板电源线断开。
19.根据权利要求13所述的相变存储器设备，该相变存储器设备还包括数据节流协议，以控制所述相变存储器设备处理数据的数据速率以及表明何时数据准备好被接收。
20.一种相变存储器设备，该相变存储器设备包括：
电源管脚，用于当操作在工厂编程模式的时候专用于提供电力给所述相变存储器设备；
编程端口，用于耦合到单线的串行链路以在缓冲器中接收用于存储的工厂编程数据，其中所述工厂编程数据被从所述缓冲器传输到相变存储器阵列并且所述编程端口被锁定。
CN201010195158.0A 2009-05-11 2010-05-11 用于工厂编程相变存储器的专用接口 Active CN101887751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/464,036 2009-05-11
US12/464,036 US8176232B2 (en) 2009-05-11 2009-05-11 Dedicated interface to factory program phase-change memories

Publications (2)

Publication Number Publication Date
CN101887751A true CN101887751A (zh) 2010-11-17
CN101887751B CN101887751B (zh) 2014-07-09

Family

ID=43063091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010195158.0A Active CN101887751B (zh) 2009-05-11 2010-05-11 用于工厂编程相变存储器的专用接口

Country Status (6)

Country Link
US (1) US8176232B2 (zh)
JP (1) JP5410368B2 (zh)
KR (1) KR101597134B1 (zh)
CN (1) CN101887751B (zh)
DE (1) DE102010018762B4 (zh)
SG (1) SG166730A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637453A (zh) * 2012-02-17 2012-08-15 北京时代全芯科技有限公司 一种包括串行输入输出接口的相变存储器
US11496335B2 (en) * 2020-10-16 2022-11-08 Dominant Technologies (Singapore) Pte Ltd Dynamically addressable daisy-chained serial communication with configurable physical layer interfaces

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948384B1 (ko) * 2006-11-29 2010-03-22 삼성전자주식회사 권리객체의 이동이 가능한 디바이스와 휴대형 저장 장치 및권리객체의 이동 방법
US8804411B1 (en) 2009-09-11 2014-08-12 Micron Technology, Inc Dual mode clock and data scheme for memory programming
US8954824B2 (en) 2012-02-28 2015-02-10 Micron Technology, Inc. Error detection or correction of stored signals after one or more heat events in one or more memory devices
US10440644B2 (en) * 2012-06-29 2019-10-08 Qualcomm Incorporated Methods and apparatus for turbo decoder throttling
US9952879B2 (en) * 2012-08-30 2018-04-24 Microsoft Technology Licensing, Llc Application pre-layout in byte-addressable persistent random access memory
US9003241B2 (en) * 2013-02-01 2015-04-07 Telefonaktiebolaget L M Ericsson (Publ) Reporting errors on serial interfaces to application layers for flexible error handling approach selection
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10108372B2 (en) 2014-01-27 2018-10-23 Micron Technology, Inc. Methods and apparatuses for executing a plurality of queued tasks in a memory
US9454310B2 (en) * 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076243A1 (en) * 2001-10-23 2003-04-24 Chen Chien Chih Shared interface device
CN1637737A (zh) * 2003-11-03 2005-07-13 旺宏电子股份有限公司 具有配置初始化功能的内电路配置结构
CN1881205A (zh) * 2005-06-17 2006-12-20 艾默生网络能源***有限公司 快速编程/调试设备
CN101313287A (zh) * 2005-10-13 2008-11-26 桑迪士克股份有限公司 经由嵌入式控制器初始化快闪存储设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US7966429B2 (en) * 2007-05-28 2011-06-21 Super Talent Electronics, Inc. Peripheral devices using phase-change memory
US6715041B2 (en) * 2002-01-28 2004-03-30 M-Systems Flash Disk Pioneers Ltd. Non-volatile memory device with multiple ports
KR100478567B1 (ko) * 2002-08-22 2005-03-22 엠디에스테크놀로지 주식회사 경계주사열을 이용한 플래시롬 프로그래밍 방법
US7346784B1 (en) * 2002-08-29 2008-03-18 Xilinx, Inc. Integrated circuit device programming with partial power
JP2006018656A (ja) * 2004-07-02 2006-01-19 Sharp Corp マイクロコンピュータシステム、半導体装置、及び、無線タグ
US7761674B2 (en) * 2005-12-30 2010-07-20 Intel Corporation Identifier associated with memory locations for managing memory accesses
CN101292350B (zh) * 2005-10-17 2012-08-22 瑞萨电子株式会社 半导体器件及其制造方法
WO2007141865A1 (ja) * 2006-06-08 2007-12-13 Renesas Technology Corp. 半導体装置及びその製造方法
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
JP4353336B2 (ja) * 2006-12-26 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置及びそのプログラム方法
US7979625B2 (en) * 2007-11-27 2011-07-12 Spansion Llc SPI bank addressing scheme for memory densities above 128Mb
JP2009176147A (ja) * 2008-01-25 2009-08-06 Nec Corp 電子機器および電子機器のメモリアクセス許可判別方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076243A1 (en) * 2001-10-23 2003-04-24 Chen Chien Chih Shared interface device
CN1637737A (zh) * 2003-11-03 2005-07-13 旺宏电子股份有限公司 具有配置初始化功能的内电路配置结构
CN1881205A (zh) * 2005-06-17 2006-12-20 艾默生网络能源***有限公司 快速编程/调试设备
CN101313287A (zh) * 2005-10-13 2008-11-26 桑迪士克股份有限公司 经由嵌入式控制器初始化快闪存储设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637453A (zh) * 2012-02-17 2012-08-15 北京时代全芯科技有限公司 一种包括串行输入输出接口的相变存储器
CN102637453B (zh) * 2012-02-17 2015-05-06 北京时代全芯科技有限公司 一种包括串行输入输出接口的相变存储器
US11496335B2 (en) * 2020-10-16 2022-11-08 Dominant Technologies (Singapore) Pte Ltd Dynamically addressable daisy-chained serial communication with configurable physical layer interfaces

Also Published As

Publication number Publication date
KR101597134B1 (ko) 2016-02-24
DE102010018762B4 (de) 2020-11-05
SG166730A1 (en) 2010-12-29
KR20100122061A (ko) 2010-11-19
DE102010018762A1 (de) 2011-02-03
US8176232B2 (en) 2012-05-08
JP5410368B2 (ja) 2014-02-05
US20100287435A1 (en) 2010-11-11
JP2011018431A (ja) 2011-01-27
CN101887751B (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
CN101887751B (zh) 用于工厂编程相变存储器的专用接口
CN101887752B (zh) 编程相变存储器的无线接口
CN100458675C (zh) 具多重操作电压的闪存控制器及其使用方法
CN101430929B (zh) 用于对非易失性存储单元进行不可逆编程和读取的方法和设备
CN103502955A (zh) ***、装置、存储器控制器以及用于存储器初始化的方法
JP2011018431A5 (zh)
CN101354907A (zh) 减小上电峰值电流的多芯片封装
EP1947652A1 (en) Phase-change memory device with error correction capability
CN114706808A (zh) 一种基于spi菊花链结构的通信***、方法及设备
CN110489266A (zh) 代码字格式及结构
JP2019087938A (ja) 半導体装置、半導体システム及び半導体装置の制御方法
CN101753395A (zh) 通过现场总线耦合器的非循环数据传输
CN101901631A (zh) 相变存储设备及其测试电路
US10467024B2 (en) System and method for bus arrangement communications
CN101326585A (zh) 使用单节点数据、地址及控制总线的存储器
KR20090098228A (ko) 상 변화 메모리 장치 및 이의 부트 블럭 설정 방법
CN101206703B (zh) 一种具有程序内容对外保密功能的芯片及程序下载方法
CN116346117B (zh) Iic口扩展电路、传输方法、***、计算机设备及介质
US11895191B2 (en) Mobile IoT edge device using 3D-die stacking re-configurable processor module with 5G processor-independent modem
CN116705117A (zh) 存储器的访问方法及装置
CN205051614U (zh) 步进电机驱动装置及步进电机控制***
CN108984440B (zh) 降低集成电路功耗的方法及其控制电路
CN105262388A (zh) 步进电机驱动装置及步进电机控制***
US20120185640A1 (en) Controller and method for controlling memory and memory system
CN101383011A (zh) 用于存储介质的连接插槽的短路防止装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NICHOLAS HENDRICKSON

Effective date: 20150415

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: HENGYI COMPANY

Effective date: 20150415

Owner name: HENGYI COMPANY

Free format text: FORMER OWNER: KERRY DEAN TEDROW

Effective date: 20150415

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150415

Address after: Idaho

Patentee after: Micron Technology Co.,Ltd.

Address before: Swiss Rolle

Patentee before: NUMONYX B.V.

Effective date of registration: 20150415

Address after: Swiss Rolle

Patentee after: NUMONYX B.V.

Address before: California, USA

Patentee before: Tedrow Kerry Dean

Patentee before: Hendrickson Nicholas